KR100613098B1 - 반도체 소자의 게이트 산화막 제조 방법 - Google Patents
반도체 소자의 게이트 산화막 제조 방법 Download PDFInfo
- Publication number
- KR100613098B1 KR100613098B1 KR1020040115630A KR20040115630A KR100613098B1 KR 100613098 B1 KR100613098 B1 KR 100613098B1 KR 1020040115630 A KR1020040115630 A KR 1020040115630A KR 20040115630 A KR20040115630 A KR 20040115630A KR 100613098 B1 KR100613098 B1 KR 100613098B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate oxide
- semiconductor device
- gate
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 11
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract 2
- 239000010408 film Substances 0.000 description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 게이트 산화막 제조 방법에 관한 것으로, 실리콘 기판 상에 불순물을 주입하여 웰을 형성하는 단계; 상기 실리콘 기판 상에 동시 증착 방법을 사용하여 하프늄과 실리콘 증착하는 단계 및 급속 열처리로 어닐링하는 단계로 이루어짐에 기술적 특징이 있고, 하프늄과 실리콘을 동시 증착하고, 급속 열처리로 증착된 필름을 NH3 분위기에서 어닐링하여 HfSiON을 형성함으로써 효과적으로 산화막의 두께가 증가되어 전류의 손실을 감소시키고, 소자의 특성을 향상시키는 효과가 있다.
하프늄, HfSiON, 게이트 산화막
Description
도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 게이트 산화막 제조 방법을 나타내는 공정 단면도이다.
본 발명은 반도체 소자의 게이트 산화막 제조 방법에 관한 것으로, 보다 자세하게는 하프늄과 실리콘을 동시에 증착하고, 급속 열처리 공정으로 어닐링하는 게이트 산화막에 관한 것이다.
일반적으로 모스형 반도체 소자는 금속-산화막-반도체의 콘덴서 구조를 사용하는 것으로, 금속 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 위의 산화막 바로 밑에 전류의 통로가 되어 야할 채널이 형성되고, 그것이 바 이어스의 값에 의해 제어되는 것이 기본 원리이다. 따라서, 금속 전극으로서 가장 기본적인 전극 재료인 알루미늄을 게이트 전극으로 사용해서 반도체 소자의 개발이 시도되었다.
알루미늄 게이트의 경우에는 특히, 모스 트랜지스터의 소스/드레인 부분의 확산층을 형성한 다음 알루미늄 전극을 만들기 때문에, 알루미늄의 패턴을 접합하기 위한 글라스 마스크를 반도체 기판 상에 위치 조정할 때 오차분의 여유를 소스/드레인과 게이트 전극의 오버랩으로서 수취할 필요가 있다.
상기 오버랩은 점유 패턴 면적을 증가시킴과 동시에 게이트 전극과 드레인 전극간의 궤환 용량을 증가시켜 회로의 스위칭 스피드에 중대한 영향을 미치며, 결과적으로 게이트 전극 자체의 면적이 증가되어 입력 용량을 증가시킴으로써 회로의 스위칭 스피드를 저하시킨다.
이에 대응하여 자기 정합 게이트 형성이 가능하도록 한 것이 실리콘 게이트 전극이다. 이것은 채널 부분의 마스킹은 게이트 전극 자체로부터 이루어지므로 마스크 정렬 오차를 고려할 필요가 전혀 없고, 게이트 전극과의 소스/드레인의 오버랩은 극히 적으며 확산층의 가로방향이 늘어난 것뿐이다.
이 때문에 궤환 용량 및 게이트 용량 모두 대단히 적고, 회로의 스위칭 특성이 대폭적으로 향상된다. 그리고, 반도체 소자의 비트 라인(bit line) 등을 형성하기 위한 실리콘 게이트 기술은 게이트에 사용되고 있는 다결정 실리콘의 저항값을 저감하기 위해서 실리사이드를 형성하고 있다.
도 1a 및 도 1b는 종래의 폴리 실리콘 게이트 제조 방법을 나타내는 공정 단 면도이다. 먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(1)를 열산화하여 게이트 영역의 유전체 역할을 하는 게이트 산화막(2)을 양질의 순수한 실리콘산화막(SiO2)의 얇은 막으로 열 성장시킨다.
그리고, 열 성장된 게이트 산화막(2) 상부에 반도체 소자의 비트 라인 등과 같은 게이트를 형성하기 위하여, 폴리 실리콘막(3)을 화학 기상 증착법(chemical vapor deposition ; CVD)에 의해 증착시킨다. 이때, 폴리 실리콘막(3)을 형성하기 위한 화학 기상 증착은 가열로나 급속 열처리 공정(rapid thermal processing) 장비에서 사일엔(SiH4) 가스를 공급하여 결정(grain) 형태로 성장된 폴리 실리콘막이 되도록 한다.
그리고, 이온 주입 공정에 의해 인(P)이나 비소(As) 등의 불순물을 주입하여 도핑 폴리 실리콘막(3)을 형성하고, 어닐링(annealing)하여 폴리 실리콘막(3)의 내부 저항을 감소시켜 폴리 실리콘 고유의 전기적 특성을 회복시킨다. 그 다음, 폴리 실리콘막(3)의 접촉 저항을 감소시키기 위하여, 폴리 실리콘막(3) 상부에 텅스텐막(4)을 증착하고, 어닐링하여 텅스텐 실리사이드(4)를 형성한다. 그 다음, 텅스텐 실리사이드(4) 상부에 포토레지스트(5)를 도포하고, 게이트 패턴의 마스크를 이용하여 포토레지스트(5)를 노광 현상함으로써, 게이트 형성을 위한 포토레지스트 패턴(5)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 포토레지스트 패턴(5)을 마스크로 텅스텐 실리사이드(4), 폴리 실리콘막(3), 게이트 산화막(2)을 연속하여 식각한 후, 포 토레지스트 패턴(5)을 제거하여 폴리 실리콘 게이트를 완성한다.
상기와 같은 종래 기술은 소자가 집적화되고, 점점 단채널의 소자가 개발되면서 요구되는 게이트 산화막의 특성을 만족시키지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 스퍼터링 방식으로 하프늄(Hafnium)과 실리콘을 동시 증착(Co-Sputtering)하고, 급속 열처리로 증착된 필름을 NH3 분위기에서 어닐링하여 HfSiON(Hafnium Silicate Oxide Nitride)을 형성하여 효과적으로 산화막의 두께가 증가할 수 있는 반도체 소자의 게이트 산화막 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 실리콘 기판 상에 불순물을 주입하여 웰을 형성하는 단계; 상기 실리콘 기판 상에 동시 증착 방법을 사용하여 하프늄과 실리콘 증착하는 단계 및 급속 열처리로 어닐링하는 단계를 포함하여 이루어진 반도체 소자의 게이트 산화막 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설 명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2b는 본 발명에 따른 게이트 산화막 제조 방법을 나타내는 공정 단면도이다. 도 2a에 도시된 바와 같이, 실리콘 기판 상에 활성 영역에 p형 또는 n형 불순물을 주입하여 p형 또는 n형 웰(미도시)을 형성하고, STI(Shallow Trench Isolation) 방법을 이용하여 소자 분리막(미도시)을 형성한다.
이후, 게이트 산화막을 형성하는데, 상기 게이트 산화막 제조 방법은 다음과 같다. 스퍼터를 이용한 동시 증착(Co-Sputtering) 방법을 사용하여 하프늄과 실리콘층(110)을 실리콘 기판(100) 상에 물리적인 스퍼터링 방법으로 증착한다. 상기 동시 스퍼터링 증착 방법은 상온에서 Ar 분위기로 진행하고, 진공은 400mTorr로 하며, 두께는 20Å~40Å로 증착한다.
이후, 급속 열처리 방식으로 어닐링한다. 상기 급속 열처리 방식은 공정온도가 500℃~700℃이고, 공정시간은 10초~60초로 진행하는 동시에 질소(Nitrogen)를 주입하기 위해 NH3, O3, O2 분위기에서 급속 열처리 공정을 실시한다.
이후, HfSiON(Hafnium Oxynitride)(120)을 산화막으로 폴리 실리콘 게이트를 증착한 후, 패터닝하고, 이후 일련의 반도체 공정을 거쳐 반도체 소자의 제조를 완료한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양 한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 게이트 산화막 제조 방법은 하프늄과 실리콘을 동시 증착하고, 급속 열처리로 증착된 필름을 NH3 분위기에서 어닐링하여 HfSiON을 형성함으로써 효과적으로 산화막의 두께가 증가되어 전류의 손실을 감소시키고, 소자의 특성을 향상시키는 효과가 있다.
Claims (3)
- 반도체 소자의 게이트 산화막 제조 방법에 있어서,실리콘 기판 상에 불순물을 주입하여 웰을 형성하는 단계;상기 실리콘 기판 상에 동시 증착 방법을 사용하여 하프늄과 실리콘 증착하는 단계; 및급속 열처리로 어닐링하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 게이트 산화막 제조 방법.
- 제 1항에 있어서,상기 동시 증착 방법은 상온에서 Ar 분위기로 진행하고, 진공은 400mTorr, 두께는 20Å~40Å로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조 방법.
- 제 1항에 있어서,상기 급속 열처리는 NH3 분위기에서 공정온도가 500℃~700℃, 공정시간은 10 초~60초로 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115630A KR100613098B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 게이트 산화막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115630A KR100613098B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 게이트 산화막 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076999A KR20060076999A (ko) | 2006-07-05 |
| KR100613098B1 true KR100613098B1 (ko) | 2006-08-16 |
Family
ID=37169128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115630A KR100613098B1 (ko) | 2004-12-29 | 2004-12-29 | 반도체 소자의 게이트 산화막 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100613098B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160450B1 (ko) * | 2010-12-06 | 2012-06-28 | 연세대학교 산학협력단 | 후속의 ｎｈ₃열처리를 이용한 하프늄옥사이드 산화막의 결정화 조절방법 및 불순물 확산 억제층 형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020243A (en) | 1997-07-24 | 2000-02-01 | Texas Instruments Incorporated | Zirconium and/or hafnium silicon-oxynitride gate dielectric |
| US6395650B1 (en) | 2000-10-23 | 2002-05-28 | International Business Machines Corporation | Methods for forming metal oxide layers with enhanced purity |
| KR20030005778A (ko) * | 2001-07-10 | 2003-01-23 | 광주과학기술원 | Ｍｏｓ 트랜지스터 게이트 절연막 및 그 제조방법 |
| KR20040015359A (ko) * | 2001-07-18 | 2004-02-18 | 가부시키 가이샤 닛코 마테리알즈 | 게이트 산화막 형성용 하프늄 시리사이드 타겟트 및 그제조방법 |
-
2004
- 2004-12-29 KR KR1020040115630A patent/KR100613098B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020243A (en) | 1997-07-24 | 2000-02-01 | Texas Instruments Incorporated | Zirconium and/or hafnium silicon-oxynitride gate dielectric |
| US6395650B1 (en) | 2000-10-23 | 2002-05-28 | International Business Machines Corporation | Methods for forming metal oxide layers with enhanced purity |
| KR20030005778A (ko) * | 2001-07-10 | 2003-01-23 | 광주과학기술원 | Ｍｏｓ 트랜지스터 게이트 절연막 및 그 제조방법 |
| KR20040015359A (ko) * | 2001-07-18 | 2004-02-18 | 가부시키 가이샤 닛코 마테리알즈 | 게이트 산화막 형성용 하프늄 시리사이드 타겟트 및 그제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160450B1 (ko) * | 2010-12-06 | 2012-06-28 | 연세대학교 산학협력단 | 후속의 ｎｈ₃열처리를 이용한 하프늄옥사이드 산화막의 결정화 조절방법 및 불순물 확산 억제층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076999A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| JP2002198526A (ja) | 半導体装置の製造方法 | |
| JPH10125909A (ja) | 半導体装置の製造方法 | |
| KR0147626B1 (ko) | 타이타늄 카본 나이트라이드 게이트전극 형성방법 | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| KR100613098B1 (ko) | 반도체 소자의 게이트 산화막 제조 방법 | |
| KR100628225B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090071605A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR100666933B1 (ko) | 반도체 장치의 제조방법 | |
| KR100580050B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| CN103165441A (zh) | 一种High K栅极电介质/金属层叠栅极制作方法 | |
| KR100604045B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| KR100685602B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100443793B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR100294282B1 (ko) | 폴리실리콘게이트제조방법 | |
| KR20010004934A (ko) | 반도체 소자의 제조방법 | |
| KR0130626B1 (ko) | 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법 | |
| KR20010008616A (ko) | 반도체장치의 게이트절연막 형성방법 | |
| KR100573648B1 (ko) | 실리사이드 형성 방법 | |
| KR100267397B1 (ko) | 폴리실리콘을 이용한 게이트 전극 제조방법 | |
| KR960026925A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20040072790A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100722 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |