KR950002180B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR950002180B1
KR950002180B1 KR1019910003067A KR910003067A KR950002180B1 KR 950002180 B1 KR950002180 B1 KR 950002180B1 KR 1019910003067 A KR1019910003067 A KR 1019910003067A KR 910003067 A KR910003067 A KR 910003067A KR 950002180 B1 KR950002180 B1 KR 950002180B1
Authority
KR
South Korea
Prior art keywords
diffusion
region
impurity
source layer
arsenic
Prior art date
Application number
KR1019910003067A
Other languages
English (en)
Inventor
요시다카 츠나시마
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR950002180B1 publication Critical patent/KR950002180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법.
제 1 도a 내지 제 1 도c는 본 발명의 제 1 실시예에 따른 반도체장치의 제조방법을 집합적으로 나타낸 단면도.
제 2 도a 내지 제 2 도c는 본 발명의 제 2 실시예에 따른 반도체장치의 제조방법을 집합적으로 나타낸 단면도.
제 3 도a 내지 제 3 도c는 본 발명의 제 3 실시예에 따른 반도체장치의 제조방법을 집합적으로 나타낸 단면도.
제 4 도는 본 발명의 제 3 실시예에 형성된 불순물영역의 불순물농도 프로우파일을 나타낸 단면도.
제 5 도a와 제 5 도c는 본 발명의 제 4 실시예에 따른 반도체장치의 제조방법을 집합적으로 나타낸 단면도.
제 6 도a 내지 제 6 도c는 본 발명의 제 5 실시예에 따른 반도체장치의 제조방법을 집합적으로 나타낸 단면도.
제 7 도a와 제 7 도c는 각각 본 발명의 제 5 실시예에 따른 불순물영역의 불순물농도 프로우파일을 나타낸 단면도.
제 8 도a와 제 8 도c는 본 발명의 제 6 실시예에 따른 반도체장치의 제조방법을 집합적으로 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 필드산화막
3 : 도우프된 글래스막(실리콘산화막) 41: 실리콘질화막
42: 실리콘질화막패턴 8 : 게이트산화막
9 : 게이트전극
23 : 도우프된 글래스막(실리콘산화막)
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치의 제조공정에서 불순물도우핑을 위해 채용되는 고상확산방법의 개선에 관한 것이다.
[종래의 기술과 그 문제점]
최근, 기판으로서 Si 또는 GaAs와 같은 반도체재료를 사용하는 집적회로장치에 대한 요구가 증대되는 추세이고, 이러한 집적회로장치는 산업분야에서 점차 중요해지고 있다. 종래 반도체 집적회로장치의 제조방법은 다수의 불순물영역을 형성하기 위해 반도체기판의 표면영역내에 도전성 불순물을 도우핑하는 단계와, 층간절연막을 형성하는 단계 및, 기상증착에 의해 배선층을 형성하는 단계로 구성된다. 특히, P형 또는 n형 불순물영역을 형성하기 위한 반도체기판에 p형 또는 n형 불순물(도전성불순물)의 도우핑 단계는 장치형성공정에서 중요하게 된다.
예컨대 Si장치분야에서 도전성 불순물의 도우핑방법으로서는 고상확산법(固相擴散法)이 널리 알려져 있는데, 이 방법에서는 도전성 불순물이 첨가된 실리콘산화막, 즉 도우프된 글래스가 확산원으로서 사용됨과 더불어, 이 확산원으로부터 열확산에 의해 도전성불순물이 반도체기판의 표면영역내에 도입된다. 하지만, 이러한 고상확산법은 불순물 도우즈량의 제어능력면에서 이온주입법에 비해 열등하므로 이 분야에서 수용할 수 있는 일반적인 의견은 이온주입법이 고상확산법 대신에 채용될 수 있다는 것이다.
그러나, 집적회로의 밀도의 증가에 대한 고상확산법은 소자의 이러한 3차원구조와 소형화를 실현하기에 적절한 것으로 알려져 있어, 이러한 기술분야에서 다시 주목을 받고 있다.
도량형 캐패시터구조는 캐패시터에 의해 독립적으로 점유되는 영역을 증가시킴없이 캐패시턴스를 증가시킬 수 있기 때문에 예컨대 DRAM에는 그러한 도랑형 캐패시터구조가 채용되고 있다. 이러한 도랑형 캐패시터를 형성하기 위해서는 실리콘기판표면에 홈이 형성된 다음 그 홈의 측벽과 지면을 따라 캐패시터가 형성된다. 이 종래의 도랑형 캐패시터의 형성방법에는 홈의 표면을 따라 n+형 확산층을 형성하기 위해 비소로 도우프된 실리콘산화막에 의해 불순물확산이 채용되고, 이온주입법에서는 그러한 확산층이 형성될 수 없지만 상기한 확산방법에 의하면 홈의 측벽에 확산층을 형성할 수 있다.
또, 도우프된 글래스를 사용하는 고상확산방법은 이온주입법에 비해 확산층에서의 얕은 불순물 프로우파일을 실현할 수 있음에 유의해야 하고, 더욱이 MOS트랜지스터의 챈널길이를 짧게 하기 위해 얕은 소오스와 드레인영역을 형성해야 할 필요가 있는데, 고상확산법은 이러한 필요조건에 유용하게 부합된다.
이상에서 대략적으로 설명된 종래의 고상확산법에서 도우프된 불순물의 분배는 도우프된 글래스확산원에 함유된 불순물의 종류, 농도 등에 의해서 뿐만 아니라 열확산단계에서의 온도와 시간 및 분위기에 의해 거의 결정되고, 이상에서 주어진 조건이 변화되지 않는 한 필요에 따라 불순물의 확산을 제어할 수 없게 된다. 이는 단지 동일한 불순물 프로우파일의 불순물영역이 단일의 고상확산처리에 의해서만 형성될 수 있음을 의미한다.
한편, 최근 많은 경우에 소형화가 이루어지는 반도체소자의 제조시에 다른 불순물 프로우파일을 갖는 다수의 불순물영역 또는 국부적으로 다른 불순물 프로우파일을 갖는 단일의 불순물영역을 형성하는 것이 요구되고 있고, 당연히 단일의 도우핑단계에서 다른 프로우파일을 갖는 단일의 불순물영역 또는 다수의 불순물영역을 형성하는 것이 요구되고 있지만, 종래의 고상확산법에서는 필요에 따라 선택적인 방식으로 확산속도를 제어하는 것은 불가능하여 단일의 확산처리에서 얕은 확산층과 같은 확산층을 동시에 형성하는 것이 불가능하게 된다.
그리고, 확산계수가 서로 다른 다수의 불순물을 포함하는 도우프된 글래스를 확산원으로서 사용하는 경우에 단일의 확산처리시 국부적으로 다른 불순물 프로우파일을 갖는 확산층을 반드시 형성할 필요가 있지만, 이 경우에서도 불순물의 확산계수가 열확산 처리단계에서의 온도라던지 처리시간 및 분위기 등과 같은 조건에 의해 거의 결정되므로 반도체의 불순물 확산프로우파일이 선택적 및 독립적으로 제어되는 것이 불가능하게 되고, 예컨대 불순물중 하나의 불순물의 확산속도를 선택적으로 보다 낮게 할 수 없게 되는 결과, 이러한 기술은 단일의 확산단계에서 다른 확산프로우파일의 불순물영역을 형성할 수 있어 확산처리가 단축되면서 간단하게 될 수 있기는 하지만 거의 실용가치가 없는 것으로 고려되고 있다.
상기한 바와 같이 종래의 고상확산법은 형성대상인 불순물영역의 형상과 불순물 확산프로우파일이 사용되는 불순물의 고유한 확산계수에 의해 결정되므로 필요에 따라 불순물영역의 형상과 불순물 확산프로우파일을 제어할 수 없게 된다. 이러한 불리함은 고밀도 집적회로에 대한 장치형성공정에서 고상확산법의 적용범위를 현저하게 제한하게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 불순물의 확산속도를 선택적으로 제어할 수 있는 개선된 고상확산법을 제공하기 위한 것으로, 보다 상세하게는 개선된 고상확산법을 사용함으로써 필요에 따라 반도체장치에서 불순물영역의 형상과 불순물 확산프로우파일을 제어할 수 있는 반도체장치의 제조방법을 제공함에 있다.
또 본 발명은, 단일의 확산단계에서 다른 형상과 다른 불순물 프로우파일의 불순물영역을 형성할 수 있는 반도체장치의 제조방법을 제공함에 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따르면, 반도체기판의 표면상의 n형 도전성 불순물을 함유하는 제 1 영역과, n형 도전성 불순물을 함유하는 제 2 영역 및 이 제 2 영역에서 상기 도전성 불순물의 확산계수를 감소시키도록 기능하는 확산제어물질로서의 수소를 포함하는 고상확산원층을 형성하는 단계와, 불활성 분위기에서 도전성 불순물을 상기 고상확산원층으로부터 상기 반도체기판에 열확산시키는 단계로 이루어져, 상기 고상확산원층의 상기 제 2 영역 아래에 얕은 불순물영역을 형성함과 더불어 상기 고상확산원층의 상기 제 1 영역 아래에 깊은 불순물영역을 형성하도록 된 것을 특징으로 한다.
또 본 발명의 제 2 실시예에 따르면, 반도체기판의 표면상에 이 반도체기판이 n형 도전성을 나타내도록 작용하는 도전성 불순물을 함유하는 고상확산원층을 형성하는 단계와, 상기 고상확산원층에 함유된 도전성 불순물의 확산계수를 감소시키기 위해 가열에 따라 상기 도전성 불순물을 감소시키도록 작용을 하는 수소를 함유한 확산제어층을 상기 고상확산원층상에 형성하는 단계 및, 상기 반도체기판내에 도전성 불순물을 열확산시키기 위해 상기 고상확산원층과 확산제어층을 가열하는 단계로 이루어진 것을 특징으로 한다.
[작용]
상기와 같이 이루어진 본 발명은, 열확산단계시 확산원의 소정위치에서 도전성 불순물을 선택적으로 산화시키거나 환원시킬 수 있고, 확산원내에 함유된 도전성 불순물이 그 불순물의 산화 또는 환원단계에 의존하여 다른 확산계수를 나타내게될 수 있음에 유의해야 된다. 따라서, 고상확산원내의 소망하는 위치에서 불순물의 확산계수를 필요에 따라 선택적으로 제어할 수 있게 되어 고상확산원으로부터 반도체기판내에 확산되는 불순물의 단위시간당 양을 제어할 수 있게 된다. 또, 다수의 불순물들이 고상확산원내에 함유된 경우 확산원으로부터 반도체기판내에 확산되는 불순물의 종류를 제어할 수 있다. 따라서, 본 발명의 제조방법을 반도체기판내에 형성된 불순물영역의 불순물농도와 깊이 및 도전형을 필요에 따라 제어할 수 있게 된다.
[실시예]
이하, 본 발명에 따른 반도체장치의 제조방법을 예시도면에 의해 상세히 설명한다.
본 발명에서는 도전성 불순물을 함유하는 도우프된 글래스 즉, 고상확산원이 사용되는 바, 본 발명은 도우프된 글래스에 함유된 도전성 불순물의 확산반응이 불순물의 산화 또는 환원상태에 따라 현저하게 변화된다는 인식에 기초하고 있다.
일반적으로 확산원으로서 작용하는 도우프된 글래스는 CVD법, 스핀코팅법(즉, 소위 SOG) 등에 의해 형성되는데, 이 도우프된 글래스에 함유된 도전성 불순물은 도우프된 글래스의 형성방법에 의존하여 여러가지 화학적인 상태로 된다고 생각된다. 본 발명은 도우프된 글래스내에서의 도전성 불순물의 확산반응이 상기 도우프된 글래스내의 불순물의 화학적인 상태에 따라 상당히 영향을 받는다는 것을 알아내었다.
예컨대, 비소가 도우프된 글래스에 함유된 비소의 확산반응이 이하와 같이 실험적으로 확인되었다. 특히 비소원자가 SiO2네트워크에 포함된 산소원자에 결합되는 산화상태에서 비소가 도우프된 글래스내에서 매우 신속하게 확산되어지는 것이 확인되었지만, 환원상태에서 도우프된 글래스내로의 비소확산이 매우 적어지게 된다. 이와 유사한 현상은 개별적인 불순물이 산화와 환원에 대한 경항의 정도가 상호 다르기는 하지만 비소이외에도 안티몬이라더지 인과 같은 다른 도전성 불순물에 대해서도 발견되었다.
본 발명자들은 상기한 기술적인 개념을 충족하는 특허를 이미 출원, 즉 미합중국 특허출원 제07/517, 331호로 출원하였는데, 이 선행의 출원에 소개된 불순물의 화학적인 상태와 확산반응작용에 대한 기술적인 개념이 본 발명에서 참조된다.
또, 본 발명자들은 도우프된 글래스내에서의 비소의 화학적인 상태를 연구하려는 시도로 이하에서 설명되는 실험을 실행하였다. 특히, 비소를 함유하는 도우프된 글래스는 1000℃의 질소가스 분위기하에서 4시간동안 열처리가 수행된 다음 그 열처리가 수행되어진 도우프된 글래스에 X선에 의해 여기되는 전자스팩트럼분석(XPS)를 적용하였고, 또 동일한 도우프된 글래스는 10%의 수소를 함유하는 1000℃의 질소가스 분위기하에서 1시간동안 열처리가 수행된 다음 그 열처리가 수행되어진 도우프된 글래스에 XPS를 적용하였다. 여기서 질소가스 분위기에서의 열처리가 수행되는 도우프된 글래스의 경우에는 약 45eV의 결합에너지영역에서 AS2O3와 AS2O5에 대응하는 강력한 피크(peak)가 나타나는 것을 알 수 있지만, 수소를 함유하는 분위기하에서 열적으로 환원되는 도우프된 글래스는 약 45eV의 결합에너지영역에서의 피크가 약하게 되었다. 또, 비소에 대응하는 강력한 피크는 약 45eV의 결합에너지영역에서 나타나게 되는데, 이에 따라 본 발명에서 불순물의 산화상태는 XPS의 높은 결합에너지의 상태를 나타내도록 규정된다. 이와 마찬가지로, 불순물의 환원상태는 XPS에서 낮은 결합에너지 상태를 나타내도록 규정된다.
본 발명에서 수소는 도우프된 글래스에 함유된 불순물을 환원시키도록 기능하는 확산제어물질의 전형적인 예를 이루게 되는데, 이 수소는 질소분자, H+이온 또는 SiH3 +와 같이 수소가 첨가된 이온형태로 제공될 수 있다. 이 이온화수소는 비소원자와 같은 불순물원자 대신에 SiO2네트워크의 산소원자에 결합된다. 이 결과, 비소와 같은 불순물은 환원상태로 되기 위해 SiO2네트워크로부터 분리된다. 물론, 본 발명에서는 수소 이외의 다른 물질이 비소원자와 같은 불순물원자 대신에 SiO2네트워크내에서 산소원자에 결합되는 한 그 다른 물질이 불순물을 환원시키도록 작용하는 확산제어물질로서 사용될 수 있다.
보다 상세하게 본 발명에서는 불소 및 염소 등과 같은 할로겐원소가 확산제어물질로서 사용될 수 있다.
한편, 산소는 도우프된 글래스에 함유된 불순물을 산화시키도록 작용하는 확산제어물질의 전형적인 예를 이루는 바, 산소는 산소문자, 산소이온 또는 SiO+와 같은 산화이온의 형태로 제공될 수 있다.
반복하자면, 불순물의 확산을 제어하기 위해 이상에서 설명한 기술적인 개념을 기초로 하는 본 발명에서는 도우프된 글래스에 함유된 불순물의 화학적인 상태가 변화된다.
본 발명의 특유한 방법에서는 LDD구조와 같은 복합적인 구조의 불순물영역을 용이하게 형성할 수 있다.
제 1 도는 본 발명의 제 1 실시예에 따른 불순물영역을 형성하는 방법을 나타낸 도면으로, 제 1 단계에서는 제 1 도a에 도시된 바와 같은 필드산화막(2)이 LOCOS법 등과 같은 주지된 방법에 의해 P형(100)의 실리콘기판(1)의 표면상에 선택적으로 형성되는데, 상기 실리콘기판(1)은 예컨대 10Ω.cm의 비저항을 갖는다. 이어 소망하는 불순물영역이 후술하는 바와 같이 상기 필드산화막(2)에 의해 상호 분리되는 소자영역에 형성된다. 즉, 초기 단계에서 비소가 6×1026cm-3로 도우프됨과 더불어 50nm 두께를 갖는 도우프된 글래스막(실리콘산화막 ; 3)이 원료가스로서 TEOS(4테톡시 실란)와 TEOA(3에톡시 아신)를 사용하는 감압화학기상증착(low presure chemical vapor deposition ; LPCD)에 의해 퇴적된다. 이어 제 1 도a에 도시된 구조를 얻기 위해 전체 표면상에는 원료가스로서 SiH2Cl2(2염화실란)과 NH3(암모니아)를 사용하는 LPCVD법에 의해 실리콘산화막(41)이 퇴적된다. 여기서 SiH2Cl2에 대신하여 예컨대 SiH4, SiH6, SiHCl3, SiCl4, SiHCl3, SiH2F2등의 Si-H라던지 Si-할로겐결합재를 갖춘 다른 가스가 사용될 수 있고, 또 상기한 실리콘질화막(41)을 퇴적하는 단계에서는 원료가스의 분해작용에 의해 수소가 발생되어 그에 따라 퇴적되는 실리콘질화막이 수소를 함유하게 된다.
그 후속단계에서 전체면성에 레지스트막(5)이 형성된 다음 제 1 도b에 도시된 바와 같이 잔여의 레스트막(5)이 소자영역의 일부를 덮도록 통상의 방법에 의해 그 레지스트막(5)를 패터닝하게 된다. 이어 상기 실리콘질화막(41)의 노출부분이 상기 레지스트막(5)을 에칭마스크로 사용하여 반응성 이온엣칭(RIE)에 의해 제거되는 결과, 소정의 소자영역을 덮는 실리콘질화막패턴(42)이 형성된다.
또, 제 1 도c에 도시된 바와 같이 실리콘질화막패턴(42)을 노출시키기 위해 레지스트막(5)이 제거된 다음, 질소가스 분위기에서 1000℃ 정도의 고온으로 1시간동안 열처리가 수행되는 결과, 도우프된 글래스막(3)에 함유된 비소가 실리콘기판(1)내에 확산된다. 여기서, 비소는 n+형 영역(7)을 형성하기 위해 실리콘질화막패턴(42)으로 덮여지지 않은 영역이 고농도로 되도록 실리콘기판내에 깊게 확산된다는 것에 유의해야 한다. 한편, 실리콘기판내로의 비소의 확산은 얕게 됨과 더불어 확산된 비소의 농도는 n-형 영역을 형성하기 위해 실리콘질화막패턴으로 덮여진 영역에서 낮게 된다.
얕은 확산층(6)과 깊은 확산층(7)의 동시적인 형성의 이유는 다음과 같다. 즉, 실리콘질화막패턴(42)에 함유된 수소는 실리콘질화막패턴(42) 아래에 위치된 도우프된 글래스막(3)에 공급된다. 여기서, 도우프된 글래스막(3)에 함유된 비소는 실리콘질화막패턴(42)으로부터 공급되는 수소에 의해 환원되므로 비소의 확산 속도가 도우프된 글래스막(3)내에서 현저하게 억제된다는 것에 유의해야 한다. 물론, 실리콘기판(1)내의 비소확산은 지연되고, 또 실리콘기판(1)에서의 비소확산량은 낮아지게 된다. 이어, 낮은 비소농도의 얕은 n-형 영역(6)이 형성되지만, 실리콘질화막패턴(42)으로 덮여지지 않은 영역이 존재하는 경우 수소가 도우프된 글래스막(3)에 대해 공급되지 않으므로 가능한 비소가 환원되지 않고 산화된 상태로 실리콘기판내에 확산된다. 물론, 대량의 비소는 높은 비소농도를 갖는 깊은 n+형 영역(7)을 형성하도록 실리콘기판(1)내에 신속하게 확산된다. 이어 본 발명의 방법에서는 단일의 열확산처리시 다른 불순물분배에 의해 불순물영역을 형성할 수 있다.
제 2 도는 본 발명의 제 2 실시예를 나타낸 도면으로, 제 2 도에 도시된 제 2 실시예는 제 1 도에 비해 p형층과 n형층으로 이루어진 2중확산구조의 불순물영역이 제 2 도의 실시예에 형성된다는 점이 다르게 되어 있다.
제 1 도a에 도시된 구조는 우선 제 2 실시예에서도 준비되는데, 제 2 실시예에서는 상기 제 1 실시예에서 사용되는 도우프된 글래스막(3)을 대신하여 제 2 도a에 도시된 바와 같은 확산원으로서 비소와 보론에 의해 도우프되는 도우프된 글래스막(실리콘산화막 ; 23)이 사용되는데, 이러한 도우프된 글래스막(23)의 사용은 제 2 도에 도시된 실시예의 중요한 특징이다. 상기 도우프된 글래스막(23)의 형성후 실리콘질화막(41)에 함유된 수소가 도우프된 글래스막(23)에 공급될 수 있도록 질소가스 분위기하에서 1000℃ 정도의 고온으로 1시간동안 열처리가 수행되고, 상기한 바와 같이 도우프된 글래스막에 함유된 비소가 수소에 의해 환원되어 비소의 확산계수가 낮아지게 되지만, 도우프된 글래스막(23)에 함유된 보론이 수소에 의해 환원되지 않게 된다.
이어, 제 2 도a에 도시된 바와 같이 실리콘기판내에 p형영역(261, 262)을 형성하기 위해 비소의 확산을 억제하면서 보론만이 실리콘기판내에 선택적으로 확산된다.
그 후속단계에서 제 2 도b에 도시된 바와 같이 소정의 소자영역을 덮는 실리콘질화막패턴(42)을 형성하기 위해 제 1 실시예와 마찬가지로 실리콘질화막(41)이 패터닝된 다음 전술한 실리콘질화막의 패터닝단계에서 에칭마스크로서 사용되는 레지스트막(5)이 제거되고, 이후 질소가스 분위기하에서 1000℃ 정도의 고온으로 1시간동안 열처리가 수행된다. 이러한 열처리에서는 수소가 도우프된 글래스막(23)에 인가되지 않기 때문에 실리콘질화막(42)으로 덮히지 않은 실리콘기판내로 비소와 보론이 모두 확산되도록 할 수 있다. 그 결과, 제 2 도c에 도시된 바와 같이 n+형 확산형(28)과 p-형 확산층(262)이 형성되는데, 실리콘질화막패턴(42)으로 덮히지 않은 영역이 존재하는 경우 상기 실리콘질화막패턴(42)에 함유된 수소가 도우프된 글래스막(23)에 공급되지 않게 된다. 이어, 보론만이 실리콘기판내에 확산되도록 하기 위해 선행의 열확산단계에서와 같이 비소확산이 억제되고, 실리콘기판내에 p형 확산층(261)만이 형성된다.
상기한 바와 같이 제 2 도에 도시된 제 2 실시예에서는 다수의 불순물이 도우프되는 도우프된 글래스막(23)을 사용하게 되고, 불순물확산은 용이하게 환원되어지는 불순물에 대해 선택적으로 억압되는데, 이는 본 발명에서 다수의 불순물의 확산이 독립적으로 제어될 수 있음을 의미한다. 그리고, 불순물농도의 분배의 점에서 큰 변화가 제공될 수 있고, 이에 따라 고상확산법의 적용의 범위가 상당히 넓어지게 된다. SiO2에서 Al과 B, In, Ga, P, Sb 및 As의 산화물이 그러한 순서로 환원되어지게 되고, 이는 n+/n접합이 형성되는 경우에도 동일하게 적용할 수 있다.
제 3 도는 본 발명의 제 3 실시예에 따른 LDD구조를 갖춘 MOS트랜지스터의 제조방법을 나타낸 도면으로, 제 3 도a에 도시된 바와 같이 p형(100) 실리콘기판(1)의 표면상에는 LOCOS법과 같은 통상의 방법에 의해 실리콘질화막(2)이 선택적으로 형성되는데, 이 실리콘기판(1)은 예컨대 10Ω.cm의 비저항을 갖게0 된다. 이어, 소자영역에는 게이트산화막(8)과 게이트전극(9)이 형성된 다음, 본 발명의 제조방법에 의해 다음과 같이 소망하는 불순물영역이 형성된다.
그 제 1 단계에 비소가 6×1020cm-3로 도우프되어 있으면서 50nm 두께를 갖는 도우프된 글래스막(실리콘산화막 ; 33)이 제 3 도b에 도시된 바와 같이 원료가스로서 TEOS와 TEOA를 사용하는 LPCD에 의해 퇴적된다. 이어, 원료가스로서 SiH2Cl2(2염화실란)과 NH3(암모니아)를 사용하는 LPCVD법에 의해 전체 표면상에 실리콘질화막(도시되지 않음)이 퇴적된 다음, 이 실리콘질화막의 두께에 대응하는 두께로 에칭을 수행하기 위해 상기 실리콘질화막에 대해 RIE가 수행된다. 그 결과, 실리콘질화막은 측벽실리콘질화막패턴(34)을 형성하기 위해 게이트전극(9)의 측벽부분에서만 제거되지 않고 남겨지게 되고, 실리콘질화막의 다른 부분은 완전하게 제거되므로 도우프된 글래스막(33)이 외부에 노출된다.
이어, 후속단계에서 램프를 포함하는 가열장치를 사용하여 제 3 도b에 도시된 상태로 열확산이 수행되는데, 이 열확산은 질소가스 분위기하에서 1200℃로 2초동안 고속열어닐링(RTA)에 의해 수행된다. 이러한 가열처리에서 측벽실리콘 질화막패턴(34)에 포함된 수소는 도우프된 글래스막(33)내에 확산되므로, 비소의 확산계수와 도우프된 글래스내에서 감소된다. 이어, 낮은 비소농도와 낮은 접합깊이를 갖는 n-형 비소확산영역(361, 362)은 챈널영역 근처의 측벽실리콘 질화막패턴(34) 아래에 위치하는 실리콘기판에 형성되는 한편, 측벽실리콘 질화막패턴(34)으로부터 떨어져 위치하는 도우프된 글래스막(33)에 함유된 비소는 환원되지 않게 되고, 이에 따라 비소의 확산속도가 억제되지 않는다.
또, 열처리는 실리콘에서 비소의 높은 고체가용성이 가능한 고온으로 수행되고, 이어 높은 표면비소농도와 깊은 접합을 갖는 n+형 비소확산영역(371, 372)이 측벽실리콘 질화막패턴(34)으로부터 떨어진 실리콘기판에 형성된다. 최종적으로 단일의 열처리에서 LDD구조 즉, 제 3 도c에 도시된 바와 같이 챈널영역 근처의 n-형 영역(361, 362)과 이 n+형 영역(361,362)의 외측에 위치하는 n+형 영역(371, 372)으로 이루어진 LDD구조를 형성할 수 있다.
이어, 후속적인 단계에서 제 3 도d에 도시된 바와 같은 MOS구조가 통상의 방법에 의해 형성되는 바, 구체적으로는 먼저 층간절연막(11)이 퇴적된 다음, 이 층간절연막(11)에서의 배선을 위해 접촉구멍이 형성되고, 장벽금속층(121, 122)과 리이드선(101, 102)이 형성되어 소망하는 MOS트랜지스터를 얻게 된다.
제 4 도는 상기한 제 3 실시예에 의해 형성된 MOS트랜지스터의 비소농도 프로우파일을 나타낸 도면으로, 제 4 도의 점선은 n-형 영역(361,362)을 나타내는 한편 실선은 n+형 영역(371,372)을 나타낸다. 이 제 4 도로부터 알 수 있는 바와 같이 n+형 영역(371,372)에서 비소의 농도는 평균적으로 n-형 영역(361,362)보다 약 100배정도 크게 되어 있는 한편, n-형 영역(361,362)에서 pn접합의 깊이는 n+형 영역(371,372)에서의 깊이의 약 1/2로 된다. 이에 따라 제 3 도의 실시예에서는 매우 바람직한 LDD구조가 형성된다.
고집적장치의 제조시 복합적인 형상의 매우 미소한 소자를 형성하기 위해 처리단계수가 증가되는 것을 피할 수 없다. 따라서 단일의 열처리에서 LDD구조를 형성할 수 있는 본 발명의 방법은 고집적장치의 제조공정을 간단하게 하기 위한 수단으로서 매우 유용하게 된다.
제 5 도는 본 발명의 제 4 실시예를 나타낸 도면으로, 상기한 제 3 실시예에서는 확산단계후에도 도우프된 글래스막(33)이 제거되지 않고 남겨지는 반면 제 4 실시예에서는 필요에 따라 도우프된 글래스막(33)이 제거된다.
이 제 4 실시예에서는 제 3 도c에 도시된 바와 같은 LDD구조가 상기한 제 3 실시예에서 마찬가지로 형성되고, 이어 측벽실리콘 질화막패턴(34)이 다운플로우법(down flow 法)에 따른 동방성 플라즈마에칭에 의해 제거된 다음 추가적인 에칭에 의해 도우프된 글래스막(33)이 제거된다. 또, 고온에서의 열처리는 제 5 도a에 도시된 바와 같이 게이트전극(9) 및 소오스와 드레인 영역의 표면을 덮는 형태로 약 10nm 두께의 산화막(53)을 형성하기 위해 열처리가 산화분위기하에서 수행되고, 상기 산화막(53)의 형성후 소망하는 MOS트랜지스터가 통상의 방법으로 형성된다. 구체적으로는 제 5 도b에서 도시된 바와 같이 층간절연막(11)이 퇴적된 다음, 그 층간절연막(11)에 배선을 위한 접촉구멍이 형성된다. 또, 장벽금속층(121, 122)과 리이드선(101,102)이 형성되어 소망하는 MOS트랜지스터가 얻어지게 된다.
이러한 제 4 실시예에서는 상기 제 3 실시예에 의해 발생되는 효과와 거의 동일한 효과를 발생할 수 있고, 또 제 5 도에 도시된 제 4 실시예에서의 LDD구조를 형성후 확산원(33)이 제거되므로 후속적인 가열처리단계에서 추가적인 비소의 확산을 방지할 수 있음에 따라 비소농도를 안정하게 제어할 수 있다.
제 6 도는 본 발명의 제 5 실시예를 나타낸 도면으로, 이 실시예에서는 본 발명의 고상확산법이 도랑형 MOS캐패시터를 형성하기 위해 채용된다. 그 제 1 단계에서 제 6 도a에 도시된 바와 같이 소자영역을 분리하기 위해 예컨대 10Ω.cm의 비저항을 갖는 p형(100)의 실리콘기판(1)상에는 필드산화막(2)이 통상의 방법에 의해 선택적으로 형성된다. 이어, 실리콘산화막이 CVD에 의해 퇴적된 다음 도랑형 캐패시터를 형성하기 위한 영역에 대응하는 영역에 개구부가 제공된 실리콘산화패턴(65)을 형성하기 위해 상기 실리콘산화막이 포토에칭처리(PEP)에 의해 패터닝된다. 이러한 실리콘산화패턴(65)의 형성후 CCl4에 기초하는 에칭가스를 사용하는 RIE에 의해 도랑형 캐패시터를 위한 홈(60)이 형성되는데, 이 단계에서는 산화패턴(65)이 에칭마스크로서 사용된다.
후속단계에서 산화막패턴(65)이 묽은 불화수소산에 의해 에칭된 다음 본 발명의 고상확산법을 수행하게 된다. 보다 구체적으로는 제 6 도b에 도시된 바와 같이 100nm의 두께를 갖는 도우프된 글래스막(실리콘산화막 ; 631)이 예컨대 LPCVD법에 의해 퇴적되고, 이 도우프된 글래스막(631)은 2×102 0cm-3의 보론과 6×1020cm-3의 비소를 포함하게 된다. 이어 전체면상에는 원료가스로서 2염화실란과 암모니아를 사용하는 LPCVD법에 의해 실리콘질화막(64)이 퇴적된 다음 60분동안 1000℃에서 열처리가 수행된다. 이러한 열처리는 도우프된 글래스막(631)에 함유도니 비소를 환원시키기 위해 실리콘질화막(64)에 함유된 수소가 상기 도우프된 글래스막(631)내에 확산되도록 할 수 있다. 이 경우 도우프된 글래스막내에서 비소의 확산계수는 실리콘기판(1)내로의 비소확산을 억제하도록 감소된다. 그 결과 실리콘기판(1)내에는 도우프된 글래스막(631)으로부터 보론만이 선택적으로 확산되고, 이에 따라 제 6 도b에 도시된 바와 같이 p형 영역(66)이 실리콘기판(1)의 표면영역에 형성된다.
후속의 단계에서 실리콘질화막(64)이 등방성플라즈마에칭(다운플로우법)에 의해 제거된 다음 10%의 산소가스를 함유하는 질소가스 분위기하에서 900℃로 열처리가 수행된다. 상기 도우프된 글래스막(631)에 함유된 비소가 상기한 열처리에 의해 다시 산화됨에 따라 확산을 위해 미리 준비된다. 이어 부가적인 열처리가 산소가스를 함유하지 않은 질소가스 분위기하에서 30분동안 1000℃로 수행된다. 이 열처리에서는 비소확산이 억제되지 않으므로 비소와 보론이 도우프된 글래스된(631)으로부터 실리콘기판(1)내에 동시에 확산된다. 그 결과 제 6 도c에 도시된 바와 같이 n+형 영역(68)과 p-형 영역(66)으로 이루어진 2중확산층이 형성된다.
상기한 바와 같이 도우프된 글래스막(631)에 산소를 공급하기 위해 제 6 도에 도시된 제 5 실시예에 열처리단계에서 질소분위기가스에 산소가 첨가된다. 그 결과, 환원상태하에서 낮은 확산계수를 갖는 불순물이 용이하게 확산될 수 있는 상태로 재차 산화된다. 이에 따라 산화된 불순물이 실리콘기판에 확산될 수 있다.
상기 2중확산층의 형성후 제 6 도d에 도시된 바와 같이 MOS캐패시터에 포함되는 10nm두께의 산화막(632)을 형성하기 위해 아르곤가스로 희석된 50% 건식산소가스 분위기하에서 900℃로 열산화가 수행된다.
또, 인이 도우프된 다결정실리콘으로 이루어진 캐패시터전극(62)이 통상의 방법으로 형성되어 소망하는 도랑형 MOS캐패시터가 형성된다.
제 7 도a와 제 7 도b는 상기한 제 5 실시예에서 형성된 도랑형 캐패시터에 대해 실리콘기판(1)의 표면에서 시작되는 도우펀트 프로우파일을 나타내는 도면으로, 제 7 도a는 상기 제 6 도b에 도시된 상태를 커버하는 반면 제 7 도b는 상기 제 6 도c에 도시된 상태를 커버하게 된다.
제 7 도a로부터 알 수 있는 바와 같이 도우프된 글래스막에 함유된 비소를 환원시키기 위해 수소가 실리콘질화막(64)으로부터 상기 도우프된 글래스막(63)내로 공급되므로 제 6 도b에 도시된 p-형 영역(66)의 형성단계에서 실리콘기판(1)내에만 비소가 약하게 확산된다. 한편, 상기 도우프된 글래스막(631)에 함유된 보론이 환원되지 않게 되고, 이에 따라 실리콘기판(1)내에 깊게 확산된다. 또, 제 7 도b에는 p-형 영역(66)과 n+형 확산영역(68)의 형성단계에서 비소와 보론이 실리콘기판(1)내에 충분하게 확산되는 것이 명백하게 도시되어 있는 바, 이는 그러한 관계에서 상기 도우프된 글래스막(631)에 함유된 비소가 산소함유 분위기하의 열처리에 의해 다시 산화된다는 것에 유의해야 한다. 따라서, 질소가스 분위기하에서 수행되는 후속의 열처리에서 비소와 보론이 실리콘기판(1)내에 충분하게 확산되어 n+형 영역(68)과 p-형 영역(66)으로 이루어진 2중확산층의 형성에 이르게 된다.
상기한 바와 같이 제 5 실시예로부터 알 수 있는 바와 같이 간단한 공정으로 다수의 불순물의 확산을 독립적으로 제어하기 위해 다수의 도전성 불순물을 사용하는 본 발명의 고상확산법을 채용할 수 있다.
그 결과, 미세장치구조의 반도체장치를 제조하기 위한 공정을 간략화하거나 반도체장치의 제조공정을 의해 필요한 단계수를 감소시킬 수 있도록 하기 위해 복합적인 형상의 불순물영역의 형성을 제어할 수 있게 된다.
최종적으로, 제 8 도는 본 발명의 제 6 실시예를 나타내는 도면으로, 이 제 6 실시예에는 상기 제 1 도에 도시된 제 1 실시예에 비해 수소 도입방법에서 구별된다.
이 제 6 실시예는 상기 도우프된 글래스막(3)의 두께가 300nm로 설정되는 것을 제외하고는 상기 도우프된 글래스막(3)의 형성까지의 공정이 상기 제 1 실시예와 거의 동일하게 이루어지고, 이어 레지스트마스크(5)가 형성된 다음 제 8 도a에 도시된 바와 같이 20keV의 가속에너지하에서 5×1015cm-2의 도우즈량으로 상기 도우프된 글래스막(3)과 실리콘기판(1)내에 수소이온을 이온주입하게 된다. 이 수소이온주입 후 레지스터마스크(5)가 제거된 다음 900℃에서 60분동안 열처리가 수행된다. 그 결과, 제 8 도b에 도시된 바와 같이 수소가 이온주입된 영역내에 얕은 n-형 영역(6)이 형성되는 한편, 수소이온이 주입되지 않은 영역에 깊은 n+형 영역(7)이 형성된다.
상기 제 6 실시예와 같이 수소(801)가 고상확산원내에 직접 도입되는 경우에 제 1 실시예에서 얻어지는 효과가 거의 동일한 효과를 얻을 수 있다. 이 경우 실리콘기판의 내부영역에 대해 주입된 수소(802)가 열처리단계에서 상기 도우프된 글래스막(3)을 매개하여 분위기내에 도입된다. 상기 도우프된 글래스막을 통과하는 다소의 수소원자는 상기 도우프된 글래스막에 함유된 불순물을 환원시키는 작용을 하게 된다.
상기한 제 6 실시예에서는 수소이온주입이 채용되었지만, 산소라던지 SiH3 +와 같은 수소화물이온 및 SiO+와 같은 산화이온 등의 불순물의 환원이나 산화가 가능한 다른 이온을 사용할 수도 있다.
또, 본 발명은 상기한 실시예들로 한정되지는 않는 바, 구체적으로는 본 발명의 방법은 이하의 간단한 개요와 같이 변형될 수 있다.
1. 불순물이 도입된 베이스재료는 실리콘기판으로 한정되지는 않는 바, 그 실리콘기판 대신에 다결정 또는 비정질실리콘층을 사용할 수 있고, 또 게르마늄 반도체 또는 GaAs나 Inp와 같은 화합물 반도체 등과 같은 실리콘이외의 반도체재료가 본 발명에 사용될 수 있다.
2. 본 발명에 사용된 도전성 불순물은 보론과 비소로 한정되지는 않고, 또 2종류 이상의 불순물을 함유하는 도우프된 글래스막에 대해 고상확산을 채용할 수 있다.
3. 불순물을 환원시키는 수소를 함유한 박막은 실리콘질화막으로 한정될 필요는 없는 바, 예컨대 원료가스로서 실란을 사용하는 CVD법에 의해 형성되는 다결정실리콘막 또는 비정질실리콘막을 사용할 수 있다. 간단하게 말하면 박막에 대해 수소를 함유시키는 것이 충분하게 됨과 더불어 수소가 열처리에 의해 도우프된 글래스막으로 확산시키는 것이 충분하게 달성된다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
상기한 바와 같이 본 발명에 따르면, 반도체장치의 제조공정에서의 불순물 도우핑을 위해 채용되는 고상확산법의 개선에 관한 반도체장치의 제조방법이 제공된다.

Claims (10)

  1. 반도체기판(1)의 표면상에 n형 도전성 불순물을 함유하는 제 1 영역과, n형 도전성 불순물을 함유하는 제 2 영역 및 이 제 2 영역에서 상기 도전성 불순물의 확산계수를 감소시키도록 기능하는 확산제어물질로서의 수소를 포함하는 고상확산원층(3)을 형성하는 단계와, 불활성 분위기에서 도전성 불순물을 상기 고상확산원층(3)으로부터 상기 반도체기판(1)에 열확산시키는 단계로 이루어져, 상기 고상확산원층(3)의 상기 제 2 영역 아래에 얕은 불순물영역(6)을 형성함과 더불어 상기 고상확산원층(3)의 상기 제 1 영역 아래에 깊은 불순물영역(7)을 형성하도록 된 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 확산제어물질은 이온주입에 의해 상기 고상확산원층(3)내에 도입되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2 항에 있어서, 상기 확산제어물질의 이온주입이 상기 고상확산원층(3)의 소정영역에만 선택적으로 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 고상확산원층(3)은 환원경향이 상호 다른 다수의 도전성 불순물을 함유할 수 있는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 4 항에 있어서, 상기 도전성 불순물에는 비소, 안티몬 및 인으로 이루어진 그룹으로부터 선택된 최소한 하나의 요소가 포함된 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 반도체기판(1)의 표면상에 이 반도체기판이 n형 도전성을 나타내도록 작용하는 도전성 불순물을 함유하는 고상확산원층(3)을 형성하는 단계와, 상기 고상확산원층(3)에 함유된 도전성 불순물의 확산계수를 감소시키기 위해 가열에 따라 상기 도전성 불순물을 감소시키도록 작용을 하는 수소를 함유한 확산제어층(42)을 상기 고상확산원층(3)상에 형성하는 단계 및, 상기 반도체기판(1)내에 도전성 불순물을 열확산시키기 위해 상기 고상확산원층(3)과 확산제어층(42)을 가열하는 단계로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6 항에 있어서, 상기 확산제어층(42)은 상기 고상확산원층(3)의 소정 영역에만 선택적으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 6 항에 있어서, 상기 고상확산원층(3)은 환원경향이 서로 다른 다수의 도전성 불순물을 함유할 수 있는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 6 항에 있어서, 상기 도전성 불순물에는 비소, 안티몬 및 인으로 이루어진 그룹으로부터 선택된 최소한 하나의 요소가 포함된 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 6 항에 있어서, 상기 열확산은 확산제어층(42)이 수소를 함유한 상태하에서 수행되고, 이어 그 확산제어층(42)이 제거된 다음 산소함유 분위기하에서 열확산이 재차 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019910003067A 1990-02-26 1991-02-26 반도체장치의 제조방법 KR950002180B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02042592A JP3131436B2 (ja) 1990-02-26 1990-02-26 半導体装置の製造方法
JP02-042592 1990-02-26

Publications (1)

Publication Number Publication Date
KR950002180B1 true KR950002180B1 (ko) 1995-03-14

Family

ID=12640337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003067A KR950002180B1 (ko) 1990-02-26 1991-02-26 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US5324686A (ko)
EP (1) EP0446532A3 (ko)
JP (1) JP3131436B2 (ko)
KR (1) KR950002180B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
KR0146522B1 (ko) * 1995-03-22 1998-11-02 김주용 반도체 소자의 트랜지스터 제조방법
US5518945A (en) * 1995-05-05 1996-05-21 International Business Machines Corporation Method of making a diffused lightly doped drain device with built in etch stop
IL123799A0 (en) * 1995-10-04 1998-10-30 Intel Corp Formation of source/drain from doped glass
US6001684A (en) * 1997-06-04 1999-12-14 Siemens Aktiengesellschaft Method for forming a capacitor
US6107135A (en) * 1998-02-11 2000-08-22 Kabushiki Kaisha Toshiba Method of making a semiconductor memory device having a buried plate electrode
US6251717B1 (en) * 1998-09-30 2001-06-26 Advanced Micro Devices, Inc. Viable memory cell formed using rapid thermal annealing
US6406545B2 (en) 1999-07-27 2002-06-18 Kabushiki Kaisha Toshiba Semiconductor workpiece processing apparatus and method
US6849528B2 (en) * 2001-12-12 2005-02-01 Texas Instruments Incorporated Fabrication of ultra shallow junctions from a solid source with fluorine implantation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4102715A (en) * 1975-12-19 1978-07-25 Matsushita Electric Industrial Co., Ltd. Method for diffusing an impurity into a semiconductor body
JPS52154341A (en) * 1976-06-18 1977-12-22 Toshiba Corp Manufacture of fluorescent display tube
US4263066A (en) * 1980-06-09 1981-04-21 Varian Associates, Inc. Process for concurrent formation of base diffusion and p+ profile from single source predeposition
JPS5778134A (en) * 1980-11-01 1982-05-15 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
US4571366A (en) * 1982-02-11 1986-02-18 Owens-Illinois, Inc. Process for forming a doped oxide film and doped semiconductor
DE3235588A1 (de) * 1982-09-25 1984-03-29 A. H. Ziller oHG, 4230 Wesel Haengeschienensystem
US4490192A (en) * 1983-06-08 1984-12-25 Allied Corporation Stable suspensions of boron, phosphorus, antimony and arsenic dopants
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
DE4013929C2 (de) * 1989-05-02 1995-12-07 Toshiba Kawasaki Kk Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens

Also Published As

Publication number Publication date
JP3131436B2 (ja) 2001-01-31
EP0446532A2 (en) 1991-09-18
EP0446532A3 (en) 1993-05-19
JPH03246933A (ja) 1991-11-05
US5324686A (en) 1994-06-28

Similar Documents

Publication Publication Date Title
KR100219332B1 (ko) 게이트 전극 및 소스와 드레인 영역 사이의 단락을 없애는 얕은 불순물 영역을 구비한 반도체 디바이스 및 이를 제조하는 공정
US5967794A (en) Method for fabricating a field effect transistor having elevated source/drain regions
KR100310494B1 (ko) 상전이를사용한반도체장치제조방법
EP0033495B1 (en) Process for fabricating a high speed bipolar transistor
KR20010110769A (ko) 반도체 디바이스 및 그 제조 방법
KR950002180B1 (ko) 반도체장치의 제조방법
JPH09232445A (ja) 半導体装置およびその製造方法
KR100314715B1 (ko) 고저항막상에열질화막을가지는반도체장치및그제조방법
KR19980018188A (ko) 비정질화된 폴리실리콘을 사용하는 서브미크론 마이크로일렉트로닉스 응용을 위한 자기 정렬 ＰＯＣｌ₃제조 방법
KR940011478B1 (ko) 반도체 장치의 제조방법
US4653173A (en) Method of manufacturing an insulated gate field effect device
JPH05190481A (ja) 基板中のドープ領域製造方法
JP2008244124A (ja) 半導体装置の製造方法
JPH0198261A (ja) 選択的に成長したエピタキシャル層の横方向範囲を制御した側壁コンタクトバイポーラトランジスタ
JPS6155250B2 (ko)
JPH05243262A (ja) 半導体装置の製造方法
JPH03297147A (ja) 半導体装置の製造方法
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
JPH06163576A (ja) 半導体装置の製造方法
JP2925868B2 (ja) 半導体装置の製造方法
KR100622812B1 (ko) 반도체 소자의 게이트 제조 방법
KR100476666B1 (ko) 반도체 소자의 제조 방법
KR100604045B1 (ko) 반도체 소자의 폴리 실리콘 게이트 제조 방법
KR100221617B1 (ko) 반도체장치의 제조방법
JPH0786195A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee