KR0154286B1 - 반도체 소자의 티타늄 샐리사이드 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 티타늄 샐리사이드 형성방법에 관한 것으로서, 다결정 실리콘 게이트전극 제조시 도프 폴리 실리콘층 및 언도프 폴리 실리콘층 중간에 확산 방지층으로 티타늄 나이트라이드를 얇게 증착한 다층구조의 게이트전극을 형성하므로써, 고농도 불순물의 샐리사이드층을 통한 확산이 방지되어 N⁺및 P⁺의 폴리게이트를 사용하는 듀얼(dual) 게이트에 적용시 트랜지스터 특성의 안정화에 효과적이고, 열공정에 의한 응집을 방지하며, 샐리사이드 반응의 반응속도 향상 및 반응의 균일성을 도모할 수 있어 콘택저항과 면저항을 감소시킬 수 있는 반도체 소자의 티타늄 샐리사이드 형성방법에 관한 것이다.

Description

반도체 소자의 티타늄 샐리사이드 형성방법

제1a도 내지 제1d도는 본 발명에 따른 반도체 소자의 티타늄 샐리사이드 형성방법을 설명하기 위해 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 게이트 산화막

3 : 도프 폴리 실리콘층 4 : 확산 방지막

5 : 언도프 폴리 실리콘층 6 : 산화물 스페이서

7 : 티타늄 8 : 게이트 전극

5A : 티타늄 샐리사이드

본 발명은 반도체 소자의 티타늄 샐리사이드 형성방법에 관한 것으로, 특히 다결정 실리콘 게이트전극 제조시 도프 폴리 실리콘층 및 언도프 폴리 실리콘층 중간에 확산 방지층으로 티타늄 나이트라이드를 얇게 증착한 다층구조의 게이트전극을 형성하므로써, 샐리사이드 반응의 반응속도 향상 및 반응의 균일성을 도모할 수 있는 샐리사이드 공정에 관한 것이다.

일반적으로, 샐리사이드 공정은 실리콘 기판상에 폴리실리콘게이트 및 채널을 형성한 후 티타늄을 증착하고 질소분위기에서 1차 급속열처리를 행하여 티타늄 샐리사이드을 형성한다. 이때 티타늄 샐리사이드(TiSi₂) 외에 TiN 및 미반응 Ti가 생성되는데, 이들은 선택적 식각으로 제거하여 확산층과 게이트 영역에만, 티타늄 샐리사이드를 형성한다. 이렇게 부분적으로 형성된 티타늄 샐리사이드(TiSi₂)을 2차 급속열처리를 행하여 비저항 값이 낮은 티타늄 샐리사이드(TiSi₂)로 형성한다. 그러나 이러한 공정은 게이트 영역의 샐리사이드화에서 샐리사이드의 두께가 일정하지 않으며, 충분한 두께를 확보하지 못하여 후속 열공정시 응집이 발생되어 면저항 및 접촉저항이 커지게 되는 단점이 있다.

따라서 본 발명은 다결정 실리콘 게이트전극 제조시 도프 폴리실리콘층 및 언도프 폴리 실리콘층 중간에 확산 방지층으로 티타늄 나이트 라이드를 얇게 증착한 다층구조의 게이트전극을 형성하므로써, 고농도 불순물의 샐리사이드등을 통한 확산이 방지되어 N⁺및 P⁺의 폴리게이트를 사용하는 듀얼(dual) 게이트에 적용시 트랜지스터 특성의 안정화에 효과적이고, 게이트폴리 위의 샐리사이드 반응의 반응속도 향상 및 반응의 균일성을 도모할 수 있어 티타늄 샐리사이드 형성 후의 후속 열공정에 의한 응집을 방지할 수 있어 반도체 소자의 안정된 티타늄 샐리사이드 형성방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 티타늄 샐리사이드 형성방법은 실리콘 기판상에 게이트 산화막, 도프 폴리 실리콘층, 확산 방지막 및 언도프 폴리 실리콘층을 순차적으로 형성하는 단계와, 게이트 전극 마스크를 사용한 리소그라피 공정 및 폴리실리콘 식각공정으로 게이트 전극을 형성하고, 게이트 전극의 측벽에 산화물 스페이서를 형성하는 단계와, 상기 게이트 전극을 포함하는 전체구조 상부에 언도프 폴리 실리콘층이 Ti+2Si+TiSi₂반응에 의해 모두 소멸될 수 있을 만큼의 두께로 티타늄을 도포하는 단계와, 질소가스 분위기 하에서 열공정을 통한 열처리로 균일한 두께의 티타늄 샐리사이드(5A)를 형성하는 단계와, 이후 반응되지 않은 티타늄 및 티타늄 샐리사이드을 선택적 식각 방법으로 제거한 후 티타늄 샐리사이드을 800 내지 850℃의 고온에서 2차로 급속 열처리를 실시하여 낮은 저항의 티타늄 샐리사이드을 형성하는 단계로 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제1a 내지 제1d도는 본 발명에 따른 반도체 소자의 티타늄 샐리사이드 형성방법을 설명하기 위해 도시한 단면도이다.

제1a도는 실리콘 기판(1)상에 게이트 산화막(2), 도프 폴리 실리콘층(3), 확산 방지막(4) 및 온도프 폴리 실리콘층(5)을 순차적으로 형성하는 공정을 나타낸다. 실리콘 기판(1)상에 도프 폴리 실리콘층(3)을 형성한 후 POCl₃불순물을 주입하고, 상기 도프 폴리 실리콘층(3) 상에 확산 방지막(4)으로 티타늄 나이트라이드를 45 내지 55Å 두께로 얇게 형성한다. 이후 언도프 폴리 실리콘층(5)을 300 내지 500Å 두께로 형성하여 3층의 적층 구조를 형성한 상태의 단면도이다.

제1b도에서는 제1a도에서 형성된 3층의 적층구조를 게이터 전극 마스크(도시않음)를 사용한 리소그라피 공정 및 폴리실리콘 식각공정으로 게이트 전극(8)을 형성하고, 게이트 전극(8)의 측벽에 산화물 스페이서(6)를 형성하고, 게이트 전극(8)을 포함한 반도체 기판(1) 상에 언도프 폴리 실리콘층(5)이 Ti+2Si+TiSi₂반응에 의해 모두 소멸될 수 있을 만큼의 두께로 티타늄(7)을 500 내지 700Å 두께로 형성한 상태의 단면도이다.

제1c도는 질소가스 분위기하에서 1차 열공정을 통한 열처리로 티타늄 샐리사이드(5A)를 형성하는 공정을 나타낸다. 이때 티타늄 실리사이드(5A) 형성은 실리콘이 확산 소스로 작용하므로 실리콘 기판(1)상의 티타늄 샐리사이드(5A)는 하부의 실리콘 확산으로 티타늄 샐리사이드(5A)를 형성하고, 게이트 전극 영역(8)상의 티타늄 샐리사이드(5A)는 언도프 폴리 실리콘 확산으로 티타늄 샐리사이드(5A)를 형성하기 때문에 실리콘의 확산 속도가 위치에 따라 균일하고 크게되어 두껍고 균일한 두께의 티타늄 샐리사이드(5A) 형성이 가능한 것이다.

제1d도는 이후 반응되지 않은 티타늄 및 티타늄 샐리사이드를 선택적 식각방법으로 제거한 후 티타늄 샐리사이드(5A)을 800 내지 850℃의 고온에서 2차로 급속 열처리를 실시하여 낮은 저항의 티타늄 샐리사이드(5A)를 형성한 상태의 단면도이다.

상술한 바와같이 본 발명에 의하면 다결정 실리콘 게이트전극 제조시 도프 폴리 실리콘층 및 언도프 폴리 실리콘층 중간에 확산 방지층으로 티타늄 나이트라이드를 얇게 증착한 다층구조의 게이트전극을 형성하므로써, 고농도 불순물의 샐리사이드층을 통한 확산이 방지되어 N⁺및 P⁺의 폴리게이트를 사용하는 듀얼(dual) 게이트에 적용시 트랜지스터 특성의 안정화에 효과적이다. 또한 소자의 미세화에 따라 샐리사이드 공정에서 큰 문제가 되는 작은 크기의 샐리사이드 반응의 반응속도 향상 및 반응의 균일성을 도모할 수 있어 열공정에 의한 응집을 방지하며 콘택저항과 면저항을 감소시킬 수 있다.

Claims (4)

1. 반도체 소자의 티타늄 샐리사이드 형성방법에 있어서, 실리콘 기판상에 게이트 산화막, 도포 폴리 실리콘층, 확산 방지막 및 언도프 폴리 실리콘층을 순차적으로 형성하는 단계와, 게이트 전극 마스크를 사용한 리소그라피 공정 및 폴리실리콘 식각 공정으로 게이트 전극을 형성하고, 게이트 전극의 측벽에 산화물 스페이서를 형성하는 단계와, 상기 게이트 전극을 포함하는 전체구조 상부에 언도프 폴리 실리콘층이 Ti+2Si+TiSi₂반응에 의해 모두 소멸될 수 있을 만큼의 두께로 티타늄을 도포하는 단계와, 질소가스 분위기하에서 열공정을 통한 열처리로 균일한 두께의 티타늄 샐리사이드를 형성하는 단계와, 이후 반응되지 않은 티타늄 및 티타늄 샐리사이드을 선택적 식각 방법으로 제거한 후 티타늄 샐리사이드을 800 내지 850℃의 고온에서 2차로 급속 열처리를 실시하여 낮은 저항의 티타늄 샐리사이드을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 티타늄 샐리사이드 형성방법.
2. 제1항에 있어서, 상기 확산 방지막으로 티타늄 나이트라이트를 45 내지 55Å 두께로 얇게 형성하는 것을 특징으로 하는 반도체 소자의 티타늄 샐리사이드 형성방법.
3. 제1항에 있어서, 상기 언도프 폴리 실리콘층을 300 내지 500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 티타늄 샐리사이드 형성방법.
4. 제1항에 있어서, 상기 Ti+2Si+TiSi₂반응으로 언도프 폴리 실리콘층을 소멸시키기 위해 티타늄을 500 내지 700Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 티타늄 샐리사이드 형성방법.