KR960005551B1 - 반도체 직접회로장치의 제조방법 - Google Patents

반도체 직접회로장치의 제조방법 Download PDF

Info

Publication number
KR960005551B1
KR960005551B1 KR1019920017478A KR920017478A KR960005551B1 KR 960005551 B1 KR960005551 B1 KR 960005551B1 KR 1019920017478 A KR1019920017478 A KR 1019920017478A KR 920017478 A KR920017478 A KR 920017478A KR 960005551 B1 KR960005551 B1 KR 960005551B1
Authority
KR
South Korea
Prior art keywords
film
sio
region
semiconductor substrate
integrated circuit
Prior art date
Application number
KR1019920017478A
Other languages
English (en)
Other versions
KR930009062A (ko
Inventor
마사아키 아와이
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR930009062A publication Critical patent/KR930009062A/ko
Application granted granted Critical
Publication of KR960005551B1 publication Critical patent/KR960005551B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음.

Description

반도체 직접회로장치의 제조방법
제1도는 본 발명의 제1실시예에 따른 반도체 직접회로장치의 단면도,
제2도는 본 발명의 제1실시예에 따른 반도체 직접회로장치의 제조공정 단면도,
제3도는 본 발명의 제1실시예에 따른 반도체 직접회로장치의 제조공정 단면도,
제4도는 본 발명의 제2실시예에 따른 반도체 직접회로장치의 제조공정 단면도,
제5도는 본 발명의 제2실시예에 따른 반도체 직접회로장치의 제조공정 단면도,
제6도는 본 발명의 제2실시예에 다른 반도체 직접회로장치의 제조공정 단면도,
제7도는 본 발명의 제2실시예에 따른 반도체 직접회로장치의 제공공정 단면도,
제8도는 본 발명의 제2실시예에 따른 반도체 직접회로장치의 제공공정 단면도,
제9도는 본 발명의 제2실시예에 따른 반도체 직접회로장치의 제공공정 단면도,
제10도는 종래의 반도체 직접회로장치의 제조공정 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 11 : N웰,
12 : P웰 13 : 실리콘 열산화막
14 : 포토 레지스트막 15 : LPD막
16 : 도랑 21 : Si3N4막
22 : 포토 레지스트막 23 : 불순물확산영역
31 : 폴리실리콘막 32 : Si3N4막
33 : 실리콘 열산화막 34 : 산화막의 신장(버즈빅)
[산업상의 이용분야]
본 발명은 반도체 직접회로장치에 있어서 소자분리영역의 신규한 구조의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
소자분리기술은 LSI, VLSI 등의 반도체 집적회로를 형성함에 있어 중요한 기술의 하나로서, 특히 대용량의 메모리 디바이스 등은 메모리셀의 칫수가 소자분리의 크기에 줄이는가가 셀의 칫수를 크게 좌우한다.
현재, 가장 잘 알려져 있는 소자분리법은 LOCOS(Local oxidation of silicon)법인 바, 그 소자분리구조의 제조방법을 제10도를 참조하여 설명한다. 여기서, 포토 레지스트막을 마스크로 하여 예컨대 N형 실리콘 반도체기판(1)에 인 및 보론을 이온주입하고, 더욱이 상기 반도체기판(1)을 어닐함으로써 이온의 열확산을 수행하여 각각 N웰(11) 및 P웰(12)을 형성한다.
이어, 반도체기판(1) 표면을 열처리함으로써 열산화막(13)을 1000옹스트롱(이하, Å로 약칭함)정도 성장시키고, 그 위에 폴리실리콘막(31) 및 질화실리콘(Si3N4) 막(32)을 순차 성장시킨다. 다음에, 소자영역의 형성예정영역을 마스크하는 레지스트패던(14)을 형성하고, 질화실리콘막(32)을 선택적으로 에칭한다. 이후, 이 레지스터패턴(14)을 제거하고 N웰(11)을 마스크하는 레지스트패턴(16)을 형성한다.
그리고, 이 레지스트패턴(16)과 P웰(12)상에 남아있는 질화실리콘막(32)을 마스크로 이용하여 보론을 이온주입하여 P+확산층(23)을 형성한다. 이 확산층(23)은 의도하지 않은 N채널 기생트랜지스트의 발생을 방지하기 위해 형성된다. 이후, 레지스트(23)를 제거한 다음 1000℃ 정도로 열처리를 수행하여 확산층(23)을 활성화시킨다. 또한, 질화실리콘막(32)이 소자영역을 형성할 예정영역을 덮고 있는 상태에서 반도체기판(1)을 1000℃ 정도로 가열처리함으로써 노출되어 있는 소자분리영역에 소자분리산화막(33)을 형성한 바, 그 두께는 6000Å~8500Å 정도이다.
종래와 같이, 질화실리콘막을 이용해서 소자영역을 마스크하여 반도체기판 표면을 열처리하면, 반도체기판상에 노출되어 있는 소자분리영역이 산화되지만, 실리콘기판의 산화는 질화실리콘막의 아래까지 진행되기 때문에 도면에 나타낸 바와 같이 산화막의 신장(34), 소위 버즈빅이 형성되는데 이 버즈빅은 도시한 바와 같이 한쪽에서 0.3㎛ 정도로 된다.
즉, 제10도에 있어서 레지스트패턴(14)을 형성하는 경우에 리소그라피(lithography)의 한계해상능력으로 소자분리영역을 형성하여도 소자분리산화막 형성후에는 그 보다는 소자분리영역이 0.6㎛ 넓어지게 된다. 예컨대, 리소그라피의 한계해상도가 0.7㎛로 되면, 소자분리영역음은 1.3㎛ 이상으로 된다.
이 버즈빅에 의한 소자분리영역의 넓어짐은 반도체 집적회로장치를 미세화하는데에 큰 장해로 되고 있고, 또한 열산화에 의해 산화막을 형성한 경우에는 보론의 대부분이 이 산화막에 취입됨에 따라 산화막의 아래에는 미리 상당량의 보론을 주입하여 활성화시켜 놓지 않으면 안된다.
이상과 같이 종래의 방법에서는, 소자분리용 산화막에서는 산화막의 신장(버즈빅)이 발생하는 것은 피할 수 없던 바, 이것이 IC나 LSI등의 반도체 직접회로장치의 미세화를 방해하고, 또한 기생트랜지스터를 방지하기 위해서는 소자분리용 산화막이 아래에 상당히 많은 보론을 주입할 필요가 있다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체 직접회로장치의 소자분리영역의 형성방법에 있어서, 산화막이 마스크 칫수보다 신장되는 버즈빅이 형성을 방지하여 미세화를 진척시킴에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 불산의 산화실리콘 과포화용액으로부터 석출한 실리콘 산화막을 소자분리용 산화막으로 이용하여 소자분리영역에 자기정학적으로 성장시킨 것으로서, 즉 본 발명의 반도체 직접회로장치의 제조방법은 반도체기판의 소자영역을 마스크로 피복하는 공정과, 상기 반도체기판에 불산의 이산화실리콘 과포화용액으로부타 석출한 SiO2막을 액상성장시키는 공정 및, 상기 마스크를 제거해서 상기 SiO2막을 상기 반도체기판의 소자분리영역에 잔존시키는 공정을 구비하여 이루어진 것을 제1특징으로 하고 있다.
또한, 반도체기판의 소자분리영역에 도랑을 형성하는 공정과, 상기 반도체기판의 소자영역을 마스크로 피복하는 공정, 상기 반도체기판에 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막을 액상성장시키는 공정 및, 상기 마스크를 제거해서 상기 SiO2막을 상기 반도체기판의 소자분리영역의 도랑에 잔존시키는 공정을 구비하여 이루어진 것을 제2특징으로 하고 있다.
상기 반도체기판의 소자영역을 마스크하는 재료는 포토 레지스트와 같은 상기 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막이 부착되기 어려운 재료를 이용하거나 또는 상기 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막이 부착되기 용이한 재료를 이용하고, 또한 이 SiO2막이 부착되기 용이한 재료의 위에 상기 SiO2막이 부착되기 어려운 재료로 피복된 것을 사용할 수 있으며, 잔존된 상기 SiO2막을열처리하는 공정을 더 부가할 수도 있다.
또한, 반도체기판에 P웰영역을 형성하는 공정과, 상기 P웰영역내의 소자분리예정영역 아래에 보론을 이온주입하는 공정, 상기 반도체기판의 소자영역을 마스크로 피복하는 공정, 상기 반도체기판에 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막을 액상성장시키는 공정, 상기 마스크를 제거해서 상기 SiO2막을 상기 반도체기판의 소자분리 예정영역에 잔존시켜 소자분리영역에 형성하는 공정 및, 상기 반도체기판을 열처리함으로써 잔존된 상기 SiO2막을 열처리하면서 상기 P웰영내에 이온 주입한 보론을 활성화시켜 N채널 기생트랜지스터 방지용의 보론 확산영역을 형성하는 공정을 구비하여 이루어진 것을 제3특징으로 하고 있다.
[작용]
상기와 같이 구성된 본 발명은, 소자영역을 마스크한 다음 불산의 산화실리콘 과포화용액으로부터 석출한 실리콘 산화막(이하, LPD(Liquid Phase Deposition) SiO2막 또는 LPD막으로 칭함)을 자기정합적으로 산화막을 성장시킴으로써 열산화법에 의해 형성되는 것과 같은 산화막의 신장(버즈빅)이 확인되지 않는다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예을 상세히 설명한다.
먼저, 제1실시예를 제1도 내지 제3도를 이용하여 설명한다.
제1도는 소자분리영역을 형성한 반도체 직접회로장치의 단면도를 나타낸 것으로서, 즉 P웰(12) 및 N웰(11)을 형성한 예컨대 N형 실리콘 반도체기판(1)의 표면을 가열산화하여 열산화막(13)으로 웰영역을 피복한다. 그리고, 소자분리영역에 LPD법에 의한 산화막(15 ; SiO2막)이 열산화막(13)에 쌓아 올려져 형성되어 있다.
다음에, 이 반도체 직접회로장치의 제조공정을 제1도 내지 제3도를 참조하여 설명한다. 제2도에 나타낸 바와 같이, 보론 및 인을 포토 레지스트막(도시되지 않음)을 마스크로 이용하여 순차 이온주입하고, 또한 어닐을 함으로써, 예컨대 N형 실리콘으로 이루어진 반도체기판(1)에 P웰(12) 및 N웰(11)을 형성한다. 본 예에서는 P웰(12)의 불순물농도가 1×1017/㎤ 이상으로 고농도이고, 전원전압이 3.3V에서 사용되는 CMOS구조의 메모리 등의 반도체장치이기 때문에, 특히 소자분리영역 아래의 보론의 주입을 하지 않는다. 이어, 반도체기판(1) 표면을 열처리함으로써 각 웰영역의 상에 열산화막(13)을 약 1000Å 정도 이하로 성장시킨다.
이어, 소자영역을 마스크하는 포토 마스크를 반도체기판(1)상에 형성하는 바, 예컨대 포토 레지스트막(14)을 각 소자영역상에 피복한다(제3도). 이 상태에서 상기한 액상성장법(LPD법)으로 LPD SiO2막을 반도체기판(1)상에 퇴적시키면, 포토 레지스트막(14)에는 이 LPD SiO2막이 부착되기 어렵기 때문에 이 SiO2막(15)은 소자분리영역에만 선택적으로 퇴적되고, 이어 포토 트랜지스트막(14)을 에칭 제거함으로써 소자분리용 LPD SiO2막(15)이 퇴적된다.
본 발명은 상기 포토 마스크에 LPD SiO2막이 부착되지 않는 재료를 이용하는 것을 특징으로 하고 있는 바, LPD SiO2막이 부착되지 않는 상기 재료로서는 상기 포토 레지스트막 외에 W, Au, Ti, Pt, Mo, Cr 및 이들의 TiN과 같은 질화물, 규화물이 있으며, 또한 폴리이미드와 같은 유기물도 알려져 있다. 또, LPD SiO2막을 BPSG막이나 PSG막과 같은 SiO2계의 재료나 실리콘 반도체기판에 대해 부착성이 높다는 특징이 있다.
이하, 상기 LPD SiO2막(이하, LPD막이나 칭함)에 관하여 간단히 설명한다. 기판상에 SiO2막을 형성하는 방법, 특히 불산의 이산화실리콘 과포화용액으로부터의 석출반응에 의한 방법이 공업제품의 제조공정, 특히 반도체 제조공정의 1공정으로서 이용되고, 불산의 이산화실리콘 과포화용액으로부터의 석출반응에 의한 SiO2의 형성방법, 즉 상기 LPD법은 다음과 같은 순서로 수행된다.
먼저, 불산에 이산화실리콘(실리카)을 포화되지까자 가하여 이산화실리콘 포화용액을 형성하고, 이 포화용액에 A1을 첨가하는 바, A1은 불산과 반응하여 불화알루미늄과 수소를 발생시킨다. 불산이 A1과 반응하여 소비되면, 이산화실리콘의 용액중에서는 과잉으로 되고, 결국 상기 용액은 불산의 이산화실리콘 과포화용액으로 되며, 이 중의 이산화실리콘이 용액중의 반도체기판의 표면에 퇴적된다.
상기 방법에 있어서, 반응을 촉진시키는 수단으로서는 A1에 한정되지 않고, Fe, Ti와 같은 금속이나 붕산 등도 가능하다. 또한, 불산에 대한 이산화실리콘의 용해도는 온도가 낮은 만큼 크게 되기 때문에, 예컨대 25℃ 이하의 저온상태의 불산의 이산화실리콘 포화용액을 그 이상의 고온상태로 하여 방치하여도 용액은 과포화상태로 되어 SiO2막이 용액중의 기판 등에서 석출된다.
상기 반도체장치에는 층간절연막으로서 이용되지만, 이 불산의 이산화실리콘 용액은 A1을 부식시키기 때문에 먼저 A1배선 등을 CVD막이나 BPSG막 등으로 피복한 다음 그 위에 퇴적시키는 것이 통상의 기술이다. 또, LPD막은 70℃ 정도 이하의 저온에서 반응이 수행되기 때문에 고온처리를 겸하는 집적회로의 제조에 적합하고, 또한 기판에 대한 밀착성에서 우수하다.
상기 LPD법에 의한 SiO2막(15)을 선택적으로 소자분리영역에 형성한후, 포토 레지스트막(14)을 통상 알려진 SH용액(H2SO4/H2O2=3 : 1의 용액) 등으로 제거된다. 상기 LPD법에 의해 형성된 SiO2막, 즉 LPD은 물이나 불소 등의 불순물이 많기 때문에 약 900℃ 내지1000℃ 정도에서 질소분위기중에서 60분 이상 열처리를 함으로써 불순물이 적은 절연성이 우수한 소자분리용 산화막을 형성할 수 있게 된다.
이와 같이 하여 형성된 소자분리용 산화막에는 종래 기술에서 발생되었던 산화막의 신장(버즈빅)이 전혀 발생하지 않고, 또한 소자영역과는 자기정학적으로 소자분리영역을 형성할 수 있기 때문에 극히 미세한 소자분리구조를 형성할 수 있게 된다. 더욱이, 종래에는 N채널 트랜지스터의 소자분리산화막에 있는 보론의 열산화에 의해 소자분리용 산화막증으로 취입되어 그 부분의 농도가 낮게 되어 기생트랜지스터가 발생하는 것을 방지하기 위해 미리 보론을 P웰의 N채널 소자분리 아래에 주입하였다.
그러나, 본 발명에 의하면 열산화는 대단히 엷어서 양호하기 때문에 보론의 취입이 적고 P웰농도가 충분히 높으면, 소자분리 아래의 보론의 주입은 특히 필요한 것은 아니다. 이 소자분리용 산화막의 막두께는 그 반도체장치의 내압에 의해 결정되는 바, 전원전압이 1.5V이면 3000Å, 2.5V이면 4500Å, 3.3V이면 6000Å, 또한 5V이면 8500Å 정도이다.
다음에, 제4도 내지 제7도를 참조하여 제2실시예를 설명한다.
이 P웰의 불순물농도가 그다지 높지 않은 경우이기 때문에 소자분리영역 아래의 보론의 이온주입을 필요로 한다. 여기서, 보론 및 인을 포토 레지스트막(도시되지 않았음)을 마스트로 이용하여 순차 이온주입하고, 또한 어닐을 함으로써, 예컨대 N형 실리콘으로 이루어진 반도체기판(1)에 P웰(12) 및 N웰(11)을 형성한다. 이어, 반도체기판(1) 표면을 열처리함으로써 각 웰영역상에 열산화막(13)을 약 1000Å 이하 성장시킨다.
이후, 이 열산화막(13)상에 Si3N4막(21)을 퇴적한 다음 N웰(11)상의 Si3N4막(21)을 마스크로 하도록 포토 레지스트막(22)을 형성한다. 그리고, P웰(12)상의 Si3N4막(21)을 선택적으로 에칭 제거한다(제4도). 이 포토 레지스트막(22)은 에칭 제거되고, 이번에는 소자영역을 마스크하는 포토 레지스트막(14)을 기판(1)상에 형성한다.
여기서, N채널 기생트랜지스터 방지용으로 보론을 이온주입하여 P웰(12)의 열산화막(13)의 아래에 불순물 확산영역(23)을 형성한다. 이때, P채널 트랜지스터가 형성되는 N웰(11)은 Si3N4막(21)에 의해 피복되어 있기 때문에 보론은 이온주입되지 않고, 상기 불순물 확산영역(23)은 P웰(12)의 소자분리영역에만 형성된다(제5도). 이어, N웰(11)상의 포토 레지스트에 피복되지 않은 Si3N4막(21)을 선택적으로 에칭 제거한다. 이 상태에서 기판(1) 표면을 불산의 이산화실리콘 과포화용액에 접촉시키면 포토 레지스트막(14)에 의해 마스크되어 있지 않은 소자분리영역의 열산화막(13)의 상에 LPD막(15)이 퇴적된다(제6도).
다음에, 포토 레지스트막(14)을 에칭 제거하고, 그 아래의 Si3N4막(21)도 제거한다. 그리고, LPD막(15)의 막질개선을 위해 1000℃ 정도의 온도, N2가스 분위기중에서 60분 정도 열처리를 한다(제7도). 이 열처리는 동시에 N채널 소자분리영역에 주입된 보론의 활성화를 겸할 수도 있다. 이와 같이 하여 형성된 소자분리영역은 N채널 기생트랜지스터의 발생을 방지함과 더불어 상기 예와 마찬가지의 효과를 얻을 수 있다.
다음에, 제8도 또는 제9도를 참조하여 제3실시예를 설명한다.
여기서, 보론 및 인을 포토 레지스트막을 마스크로 이용하여 순차 이온주입하고, 또한 어닐을 함으로써 예컨대 N형 실리콘으로 이루어진 방도체기판(1) P웰(12) 및 N웰(11)을 형성한다. 이어, 반도체기판(1) 표면을 열처리함으로써 각 웰영역 상에 열산화막(13)을 약 1000Å 이하 성장시킨다. 다음에 소자영역을 마스크하는 포토 마스크를 반도체기판(1)상에 실시하는 바, 예컨대 포토레지스트막(14)을 각 소자영역상에 형성한다.
이때까지는 제2도 또는 제3도와 같은 순서로 수행된다. 다음에, 열산화막(13)이 노출되어 있는 부분을 에칭하여 소자분리영역의 실리콘기판(1)의 실리콘 표면을 노출시키고(제8도), 노출된 실리콘 표면을 에칭하여 도랑(16)을 형성하다. 이때, 예컨대 RIE 등의 이방성 드라이에칭을 수행하면 거의 포토 레지스트막(14)의 형태와 같이 레지스트패턴을 형성할 수 있게 된다.
그러나, 이 드라이에칭에 의해 레지스트막 표면도 손상이 되어 레지스트막의 표면상태가 변화될 가능성도 있기 때문에, 그 후의 LPD법에 의한 SiO2의 성장시에 이 포토 레지스트막상에도 LPD막이 부착될 염려가 있다. 반대로, 에칭가스종류에 의해서는 보다 부착되기 어렵게되는 경우도 있다. 그러나, 다소 부착되기 쉽더라도 포토 레지스트막상부에 약간 부착된 정도라면, 그후 레지스트 박리공정에서 포토 레지스트와 함께 제거할 수 있다.
또한, 실리콘 표면의 에칭을 왯칭(wet etching)으로 수행하면 포토 레지스트막의 손상은 적지만, 도랑이 횡방향으로 불필요하게 넓어지는 것도 있기 때문에 소자의 미세의 경향에 장해로 된다. 여기서, 도랑패턴(16)의 길이는 3000Å 내지 4000Å 정도가 적당하다(제8도). 이어, 상기 LPD법에 의해 LPD막(5)을 도량(16)중에 성장시키고, 그 후의 공저에서 수행되는 산화막의 에칭공정에서의 막 감소를 고려하여 도랑의 깊이보다 다소 두껍게 퇴적하여 둔다. 기록, 포토 레지스트막(14)을 박리한 다음 1000℃ 전후의 어닐을 수행하여 도랑형태의 소자분리영역을 형성한다(제9도).
이 방법에 의하며, 소자분리영역의 형성후 산화막 에칭공정에서의 에칭량과 소자분리영역의 LPD막의 기판으로부터 빠져나온 야의 동등하게 하면, 전허 단차(段車)가 없는 소자분리영역을 형성할 수 있고, 게이트 배선의 단절이나 층간절연막의 평탄화에 대단히 유효하다.
또한, 도랑구조는 펀치드루우(punch through)의 발생을 일어나기 어렵게 하고 있다. 상기 제2실시예와 같이 p체널의 불순물농도를 충분히 높게 할 수 없는 경우에는 그 소자분리영역 아래에 보론의 이온 주입을 하지 않으면 안되지만, 제3실시예와 같이 도랑형태의 소자분리영역에서도 P웰의 불순물농도가 높지 않은 경우에는 당연히 보론의 이온주입을 수행할 필요가 있다.
상기한 바와 같이 본 발명에서는, 실시예에서는 실리콘 반도체를 이용하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니고, 게르마늄이나 비화갈륨 등의 화합물 반도체 등 현재 보통 알려져 있는 재료를 적용할 수 있다. 또한, 사용되는 반도체기판도 N형에 한정될 필요는 없고, P형을 이용하여도 된다.
본 발명에 있어서 포토 마스크로서 사용할 수 있는 재료는 상기한 바와 같이 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막이 부착되기 어려운 것을 이용하고 있는 바, 그 대표적인 재료서는 포토 레지스트가 있고, 그 밖에 Ti, TiN 등이 거출될 수 있지만, 상기 SiO2막이 부착되기 쉬운 재료에서도 그 표면을, 예컨대 Ti와 같은 상기 SiO2막이 부착되기 어려운 재료로 피복하면 당연히 이용될 수 있으며, 이 피복재에 의해 포토 마스크재의 선택의 폭을 넓힐 수 있게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 제조방법을 이용하여 반도체 직접회로장치의 소자분리용 산화막을 형성하면, 소자영역과 자기정합적으로 형성할 수 있고, 또한 소자분리용 산화막의 신장(버즈빅)도 존재하지 않기 때문에 극히 미세한 소자분리영역의 형성이 가능하여 반도체장치의 고집적화를 기대할 수 있게 된다.

Claims (7)

  1. 반도체기판의 소자영역을 마스크로 피복하는 공정과, 상기 반도체기판에 불산의 이상화실리콘 과포화용액으로부터 석출한 SiO2막을 액상성장시키는 공정 및, 상기 마스크를 제거하여 상기 SiO2막을 상기 반도체기판의 소자분리영역에 잔존시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
  2. 제1항에 있어서, 상기 반도체기판의 소자분리영역에서 도랑이 형성되어 있고, 상기 SiO2막이 상기 도랑에 잔존되도록 된 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
  3. 제1항 또는 제2하에 있어서, 상기 반도체기판의 소자영역을 마스크하는 재료가 상기 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막이 부착되기 어려운 재료로 이루어진 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
  4. 제3항에 있어서, 상기 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막이 부착되기 어려운 재료가 포토 레지스트인 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 반도체기판의 소자영역을 마스크하는 재료가 상기 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막이 부착되기 쉬운 재료로 이루어지고, 상기 SiO2막이 부착되기 쉬운 재료가 상기 SiO2막이 부착되기 어려운 재료로 피복되어 있는 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
  6. 제1항 또는 제2항에 있어서, 잔존된 상기 SiO2막을 열처리하는 공정을 더 구비하여 이루어진 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
  7. 반도체가판에 P웰영역을 형성하는 공정과, 상기 P웰영역내의 소자분리예정영역 아래에 보론을 이온주입하는 공정, 상기 반도체기판의 소자영역을 마스크로 피복하는 공정, 상기 반도체기판에 불산의 이산화실리콘 과포화용액으로부터 석출한 SiO2막을 액상성장시키는 공정, 상기 마스크를 제거하여 상기 SiO2막을 상기 반도체기판의 소자분리예정영역에 잔류시켜 소자분리영역을 형성하는 공정 및, 상기 빈도체기판을 열처리함으로써 잔존된 상기 SiO2막을 열처리함과 동시에 상기 P웰영역내에 이온주입한 보론을 활성화시켜 N채널 기생트랜지스터방지용 보론 확산영역을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 직접회로장치의 제조방법.
KR1019920017478A 1991-10-03 1992-09-25 반도체 직접회로장치의 제조방법 KR960005551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-281910 1991-10-03
JP3281910A JPH05102136A (ja) 1991-10-03 1991-10-03 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
KR930009062A KR930009062A (ko) 1993-05-22
KR960005551B1 true KR960005551B1 (ko) 1996-04-26

Family

ID=17645662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017478A KR960005551B1 (ko) 1991-10-03 1992-09-25 반도체 직접회로장치의 제조방법

Country Status (3)

Country Link
US (1) US5256593A (ko)
JP (1) JPH05102136A (ko)
KR (1) KR960005551B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5453395A (en) * 1994-03-21 1995-09-26 United Microelectronics Corp. Isolation technology using liquid phase deposition
US5472902A (en) * 1994-03-21 1995-12-05 United Microelectronics Corp. Silicon-on-insulator isolation technology using liquid phase deposition
US5565376A (en) * 1994-07-12 1996-10-15 United Microelectronics Corp. Device isolation technology by liquid phase deposition
JP3304621B2 (ja) * 1994-07-29 2002-07-22 三菱電機株式会社 半導体装置の製造方法
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions
US5849625A (en) * 1994-12-07 1998-12-15 United Microelectronics Coporation Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition
US5525535A (en) * 1995-07-26 1996-06-11 United Microelectronics Corporation Method for making doped well and field regions on semiconductor substrates for field effect transistors using liquid phase deposition of oxides
US5770501A (en) * 1995-12-22 1998-06-23 United Microelectronics Corporation Process of fabricating NAND-structure flash EEPROM using liquid phase deposition
JP3003582B2 (ja) * 1996-07-30 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6309947B1 (en) * 1997-10-06 2001-10-30 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with improved isolation region to active region topography
US5994178A (en) * 1997-12-31 1999-11-30 Texas Instruments - Acer Incorporated Method of fabricating CMOS transistors with a planar shallow trench isolation
US6211002B1 (en) * 1998-01-28 2001-04-03 Texas Instruments-Acer Incorporated CMOS process for forming planarized twin wells
US6054344A (en) * 1998-10-30 2000-04-25 Taiwan Semiconductor Manufacturing Company OTP (open trigger path) latchup scheme using buried-diode for sub-quarter micron transistors
US6593221B1 (en) * 2002-08-13 2003-07-15 Micron Technology, Inc. Selective passivation of exposed silicon
WO2014176396A2 (en) * 2013-04-24 2014-10-30 Natcore Technology, Inc. Method for patterned doping of a semiconductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122647A (ja) * 1984-07-10 1986-01-31 Nec Corp 半導体装置の製造方法
JPS6148935A (ja) * 1984-08-16 1986-03-10 Matsushita Electronics Corp 半導体装置の製造方法
JPH01281747A (ja) * 1988-05-09 1989-11-13 Nec Corp 絶縁膜埋込みトレンチの形成方法
JPH02161727A (ja) * 1988-12-15 1990-06-21 Toshiba Corp 薄膜形成方法及びこれを用いた半導体装置の製造方法
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US5256593A (en) 1993-10-26
JPH05102136A (ja) 1993-04-23
KR930009062A (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
KR960005551B1 (ko) 반도체 직접회로장치의 제조방법
US6232244B1 (en) Methodology for achieving dual gate oxide thicknesses
US4113515A (en) Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen
EP0428283B1 (en) Method for local oxidation of silicon
US5612249A (en) Post-gate LOCOS
US6136674A (en) Mosfet with gate plug using differential oxide growth
KR100286073B1 (ko) 측벽막을 갖는 mosfet의 제조 방법
US6228728B1 (en) Method of fabricating semiconductor device
US5927992A (en) Method of forming a dielectric in an integrated circuit
US5053345A (en) Method of edge doping SOI islands
JPH0697192A (ja) 半導体装置及びその製造方法
US6635938B1 (en) Semiconductor device and manufacturing method thereof
US5115296A (en) Preferential oxidization self-aligned contact technology
US6624486B2 (en) Method for low topography semiconductor device formation
US20010046760A1 (en) Transistor having improved gate structure
US4658495A (en) Method of forming a semiconductor structure
US4054989A (en) High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
US7169714B2 (en) Method and structure for graded gate oxides on vertical and non-planar surfaces
US6153538A (en) Method of making MOSFET with ultra-thin gate oxide
KR930000327B1 (ko) 초대규모 집적회로 씨모스 트랜지스터 및 그 제조방법
KR930006731B1 (ko) 반도체장치의 소자 분리방법
KR100412147B1 (ko) 반도체장치의 제조방법
JP3521921B2 (ja) 半導体装置の製造方法
KR960013624B1 (ko) 얕은 접합 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee