KR930006731B1 - 반도체장치의 소자 분리방법 - Google Patents
반도체장치의 소자 분리방법 Download PDFInfo
- Publication number
- KR930006731B1 KR930006731B1 KR1019910007210A KR910007210A KR930006731B1 KR 930006731 B1 KR930006731 B1 KR 930006731B1 KR 1019910007210 A KR1019910007210 A KR 1019910007210A KR 910007210 A KR910007210 A KR 910007210A KR 930006731 B1 KR930006731 B1 KR 930006731B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- substrate
- region
- polycrystalline silicon
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000002955 isolation Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000005475 siliconizing Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 제조공정도.
제2도는 본 발명에 따른 제조공정도.
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 소자분리를 위한 필드(field) 산화막의 형성방법에 관한 것이다.
반도체 장치의 소자영역간의 전기적 절연을 위한 통상적인 소자분리 방법으로 선택 산화법(Local Oxidation of Silicon ; LOCOS)이 있다.
상기 선택산화법은 실리콘 기판 상면에 패드(pad) 산화막과 질화막을 순차적으로 적층한 다음 소자분리 영역에 해당하는 질화막만을 선택적으로 제거한다. 그후 상기 질화막이 제거된 기판 상면을 선택적으로 산화시킨에 의해 필드산화막을 형성하는 공정이다. 여기서 상기 산화공정시 소자분리영역에 인접하는 소자영역의실리콘 기판이 산화됨에 의하여 버즈 비크(bird's beak)가 발생된다.
상기한 버즈 비크는 소자영역의 감소를 초래하는 문제점이 있으며, 반도체 장치가 고집적화 될수록 그 문제점은 더욱 심각해진다.
상기한 문제점을 해결하기 위하여 기판 상부에 다결정 실리콘층을 형성함으로써, 기판을 산화시키는 대신 상기 다결정 실리콘층을 산화시키는 방법이 제안되었다. 상기의 방법을 SEPOX(Selective Poly Oxtation)법이라 한다.
제1a-d도는 종래의 제조공정도로서, SEPOX법에 의한 필드산화막의 형성방법을 나타내었다.
상기 제1a도에서 실리콘 기판(1) 상면에 200-500Å 두께의 패드 산화막(3)과, 500-2000Å 두께의 다결정 실리콘층(5)과, 1000-2000Å 두께의 질화막(Si3N4)(7)을 순차적으로 형성한다. 그다음 상기 질화막(7) 상면에 포토레지스트(9)를 도포한 후 통상의 사진 식각 공정으로 패턴을 형성한다. 여기서 패턴 형성된 소자영역의 폭은 W1이다. 그다음 상기 제1b도에서 상기 패턴형성된 포토레지스트(9)를 마스크로 하여 소자분리영역에 해당하는 상기 질화막(7)을 다결정 실리콘층(5)의 표면이 노출될 때까지 식각한다. 그다음 상기 포토레지스트(9)를 제거한 후 채널 스톱 영역을 형성하기 위하여 상기 기판(1) 상부로부터 기판(1)과 같은 도전형의 불순물을 이온 주입한다.
상기 제1c도에서 습식산화법으로 소자분리용 필드산화막(11)을 형성한다. 여기서 기판(1)내의 실리콘은 소모되지 않으나 상기 다결정 실리콘내의 실리콘이 소모되면서 분리영역에서 소자영역으로 버즈비크가 형성된다. 한편 상기 질화막(7)을 형성하기전에 상기 다결정 실리콘층(5) 상면에 형성되는 자연산화막에 의해 상기 다결정 실리콘층(5)의 소모현상은 더욱 가속된다.
상기 제1d도에서 산화공정시 상기 질화막(7) 상면에 형성되는 자연산화막(도면에 도시되지 않음)을 제거하고 질화막(7)과 다결정 실리콘층(5) 및 패드산화막(3)을 순차적으로 제거한다.
그 결과 소자영역의 기판은 노출되고 소자분리영역에는 도면에 도시된 것과 같이 필드산화막(11)이 형성된다. 이후 통상의 모오스 트랜지스터 제조공정을 실시하여 반도체 장치를 완성한다.
상기 도면에서 알 수 있는 바와같이, 상기 다결정 실리콘층에 형성되는 비즈 비크에 의해 처음 패턴형성된 소자영역의 폭, W1이 W2로 감소되었다. W2는 W1의 반정도이다. 또한, 상기 다결정 실리콘층의 산화에 의한 소자영역의 감소는 3차원적으로 일어나기 때문에 소자영역은 더욱 감소된다. 특히 반도체 집적회로가 64M급 이상으로 고집적화될 경우에는 충분한 소자영역을 확보할 수 없게 되는 문제점이 있었다. 따라서 본 발명의 목적은 반도체 장치의 제조방법에 있어서 고집적도의 반도체 장치에서도 충분한 소자영역을 확보할 수 있는 필드산화막의 형성방법을 제공함에 있다.
상기한 바와같은 본 발명의 목적을 달성하기 위하여 실리콘 기판 상면에 패드산화막과 비정질 실리콘층을 형성한 후 상기 비정질 실리콘층을 열처리하여 그레인(grain)이 큰 다결정 실리콘층을 형성하고, 그 다음 그 상면에 질화막을 형성한 후 패턴형성하여 필드산화막을 형성함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2a-e도는 본 발명에 따른 제조공정도이다.
상기 제2a도에서 실리콘 기판(13)상면에 200-500Å 두께의 패드산화막(15)과 500-2000Å 두께의 비정질(Amorphous) 실리콘층(17a)을 순차적으로 형성한다. 상기 비정질 실리콘층(17a)은 550℃ 이하의 온도에서 저압 화학 기상증착법으로 형성된다. 그 다음 질소(N2) 가스 분위기에서 1000℃ 이상의 고온으로 열처리를 실시하여 상기 비정질 실리콘층(17a)을 다결정화 시킨다. 열처리 공정을 실시함에 의해 직경 20-30Å의 크기를 가지는 비정질 실리콘의 그레인이 3500Å 정도의 크기를 가지는 다결정 실리콘으로 변하게 된다. 통상적인 다결정 실리콘의 그레인 크기는 400Å 정도이다.
한편 상기 비정질 실리콘층(17a)을 질소가스 분위기에서 열처리함에 의해 상기 비정질 실리콘층(17a) 상면의 자연 산화막(도면에 도시되지 않음)이 질소와 반응하여 질화막으로 대치된다. 그에따라 하기되는 필드산화막의 성장시 다결정화된 실리콘층과 질화막사이에 불규칙하게 필드산화막이 형성되는 현상을 방지할 수 있다.
상기 제2b도에서 상기 열처리에 의해 다결정화된 실리콘층(17b) 상면에 1000-2000Å 두께의 질화막(19)을 형성한다. 그다음 상기 질화막(19) 상면에 포토레지스트(도면에 도시되지 않음)를 도포한 후 통상의 사진 식각 공정으로 패턴을 형성한다. 그다음 패턴형성된 포토레지스트를 마스크로 하여 소자분리영역에 해당하는 질화막(19)을 다결정화된 실리콘층(17b)의 표면이 노출될 때까지 식각하여 개구부를 형성한다. 상기 개구부의 폭은 종래의 실시예에서와 같은 W1으로 하였다. 그다음 상기 포토레지스트를 제거한 후 채널스톱영역을 형성하기 위하여 상기 기판(13) 상부로부터 기판(13)과 같은 도전형의 불순물을 이온주입한다.
본 발명의 다른 실시예로, 다결정화된 실리콘층의 표면의 균일성을 향상시키기 위하여 상기 제2b도에 도시한 바와같이 상기 다결정화된 실리콘층(17b) 상면에 200-500Å 두께의 열처리되지 않은 다결정 실리콘층(21)을 형성할 수도 있다.
상기 제2d도에서 고온의 열산화법으로 필드산화막(23)을 형성한다. 이때 상기 열처리에 의한 다결정 실리콘층(17b)의 그레인이 매우 큼으로 인하여 분리영역에서 소자영역으로의 버즈비크는 거의 발생되지 않는다. 또한 싱기 다결정화된 실리콘층(17b)을 형성하기 위한 열처리 공정에 의해 상기 열처리에 의한 다결정 실리콘층(17b)과 질화막(19)사이의 자연 산화막을 제거할 수 있어 원하는 소자분리 영역에만 필드산화막(29)을 형성할 수 있다.
상기 제2e도에서 상기 질화막(19)을 습식식각으로 제거한 후 상기 열처리에 의한 다결정 실리콘층(17b)을 건식식각으로 제거하고, 상기 패드산화막(15)을 습식식각으로 제거한다. 그 결과 소자영역의 기판은 노출되고 소자분리 영역에는 도면에 도시된 것과 같이 필드산화막(23)이 형성된다. 이후 통상의 모오스 트랜지스터 제조공정을 실시하여 반도체 장치를 완성한다. 여기서 필드산화막(23) 형성후의 소자영역의 폭, W3은 처음 패턴 형성된 소자영역의 폭, W1과 거의 같다.
상술한 바와같이 본 발명은 반도체 장치의 소자분리 방법에 있어서, 비정질 실리콘층을 열처리하여 그레인이 큰 다결정 실리콘층을 형성한 후 상기 열처리에 의한 다결정 실리콘층을 산화시킴으로써 필드산화막을 형성하였다. 그 결과 소자분리 영역 이외의 영역의 다결정 실리콘의 소모가 방지되어 소자영역의 감소없이 원하는 영역에 필드산화막을 형성할 수 있는 효과가 있다. 그에따라 서브미크론 급의 고집적 반도체 장치에서도 충분한 소자영역을 확보할 수 있는 효과가 있다.
Claims (9)
- 제1도전형의 반도체 기판과, 상기 기판내에 소자영역과 소자분리영역을 구비하는 반도체 장치의 소자분리 방법에 있어서, 상기 기판 상면에 제1절연막과 비정질 실리콘층을 순차적으로 형성한 후 열처리 공정을 실시하여 상기 비정질 실리콘을 다결정 실리콘화하는 제1공정과, 상기 기판 상면에 제2절연막을 형성한 다음 상기 소자분리 영역에 해당하는 상기 제2절연막을 선택적으로 제거하는 제2공정과, 상기 제2절연막이 제거된 영역을 선택적으로 산화시키는 제3공정을 구비함을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제1항에 있어서, 상기 비정질 실리콘층이 약 550℃ 이하의 온도에서 저압화학기상 증착법으로 형성됨을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제1항에 있어서, 상기 제1공정의 열처리 공정이 1000℃ 이상의 온도에서 질소분위기로 실시됨을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제1항에 있어서, 상기 제2공정후 상기 기판 상부로부터 제1도전형의 불순물을 이온주입하여 상기 제2절연막이 제거된 기판 영역에 채널 스톱 영역을 형성하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제4항에 있어서, 상기 제3공정후 상기 제2절연막과 열처리에 의한 다결정 실리콘층 및 제1절연막을 순차적으로 제거하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제1항에 있어서, 상기 제1절연막이 200-500Å 두께의 산화막임을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제6항에 있어서, 상기 제2절연막이 1000-2000Å 두께의 질화막임을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제1항에 있어서, 상기 제1공정후 상기 기판 상면에 다결정 실리콘층을 형성하는 공정을 더 구비함을 특징으로 하는 반도체 장치의 소자분리 방법.
- 제8항에 있어서, 상기 다결정 실리콘층의 두께가 200-500Å임을 특징으로 하는 반도체 장치의 소자분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007210A KR930006731B1 (ko) | 1991-05-03 | 1991-05-03 | 반도체장치의 소자 분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007210A KR930006731B1 (ko) | 1991-05-03 | 1991-05-03 | 반도체장치의 소자 분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022487A KR920022487A (ko) | 1992-12-19 |
| KR930006731B1 true KR930006731B1 (ko) | 1993-07-23 |
Family
ID=19314086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910007210A KR930006731B1 (ko) | 1991-05-03 | 1991-05-03 | 반도체장치의 소자 분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006731B1 (ko) |
-
1991
- 1991-05-03 KR KR1019910007210A patent/KR930006731B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022487A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897364A (en) | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer | |
| US6436771B1 (en) | Method of forming a semiconductor device with multiple thickness gate dielectric layers | |
| US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
| KR0176155B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR970003893B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR100286073B1 (ko) | 측벽막을 갖는 mosfet의 제조 방법 | |
| JP3770954B2 (ja) | 装置の製造方法 | |
| US5460983A (en) | Method for forming isolated intra-polycrystalline silicon structures | |
| KR960005551B1 (ko) | 반도체 직접회로장치의 제조방법 | |
| US6261972B1 (en) | Dual gate oxide process for uniform oxide thickness | |
| US5494843A (en) | Method for forming MOSFET devices | |
| US5185279A (en) | Method of manufacturing insulated-gate type field effect transistor | |
| JPH0312785B2 (ko) | ||
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| KR930006731B1 (ko) | 반도체장치의 소자 분리방법 | |
| KR100294697B1 (ko) | 반도체 소자의 전도성 라인 형성 방법 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100336567B1 (ko) | 반도체장치의소자분리방법 | |
| KR100532978B1 (ko) | 반도체소자의 제조방법 | |
| KR20040015898A (ko) | 모스 트랜지스터의 제조 방법 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| KR100412147B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |