JPH10189605A - タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法 - Google Patents
タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法Info
- Publication number
- JPH10189605A JPH10189605A JP9351614A JP35161497A JPH10189605A JP H10189605 A JPH10189605 A JP H10189605A JP 9351614 A JP9351614 A JP 9351614A JP 35161497 A JP35161497 A JP 35161497A JP H10189605 A JPH10189605 A JP H10189605A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- region
- sides
- semiconductor device
- nitrified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010937 tungsten Substances 0.000 title claims abstract description 106
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 106
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 19
- -1 tungsten nitride Chemical class 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical group N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 タングステン領域（２０）の酸化防止構造を
有する半導体素子およびその構成方法を提供する。 【解決手段】 半導体素子は、半導体基板（１０）上に
形成されたタングステン領域（２０）を含む。更に、タ
ングステン領域（２０）に窒化タングステン側壁（２
４）が形成されている。窒化タングステン側壁（２４）
は、タングステン領域（２０）の両側にバリアを設け
る。
有する半導体素子およびその構成方法を提供する。 【解決手段】 半導体素子は、半導体基板（１０）上に
形成されたタングステン領域（２０）を含む。更に、タ
ングステン領域（２０）に窒化タングステン側壁（２
４）が形成されている。窒化タングステン側壁（２４）
は、タングステン領域（２０）の両側にバリアを設け
る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
素子製造の分野に関し、更に特定すれば、タングステン
領域に形成された窒化タングステン側壁を有する半導体
素子およびその構成方法に関するものである。
素子製造の分野に関し、更に特定すれば、タングステン
領域に形成された窒化タングステン側壁を有する半導体
素子およびその構成方法に関するものである。
【０００２】
【従来の技術】タングステン（Ｗ）は、第１レベル金
属、バイア、接点およびゲート電極のような素子構造を
構成するための材料として、集積回路において広く用い
られている。タングステンが有用なのは、その高い電気
移動抵抗(electro-migration resistance)、成長および
エッチングの容易性、比較的高い熱安定性、および低い
電気抵抗のためである。しかしながら、タングステン
は、シリコン（Ｓｉ）やアルミニウム（Ａｌ）と直接接
触すると、これらと反応する可能性がある。更に、タン
グステンは、摂氏４００度より高い温度では酸素
（Ｏ2 ）または水（Ｈ2 Ｏ）と反応し、酸化タングステ
ン（ＷＯ3 ）を形成する。酸化タングステンは、摂氏約
７５０度の温度で気化し始める。これは処理上の問題を
引き起こす可能性がある。したがって、多くの場合タン
グステン領域の上下に拡散バリアを用いて、タングステ
ンと隣接する物質との間の反応を防止している。物質の
中でも、窒化タングステン（ＷＮX ）はとりわけ、タン
グステン領域とアルミニウム領域との間、およびアルミ
ニウム領域とシリコン領域との間に拡散バリアを形成す
るために用いられている。窒化チタン（ＴｉＮ）をバリ
ア材料として用いる同様の構造と比較して、窒化タング
ステンは、抵抗が低く信頼性向上を可能とする。
属、バイア、接点およびゲート電極のような素子構造を
構成するための材料として、集積回路において広く用い
られている。タングステンが有用なのは、その高い電気
移動抵抗(electro-migration resistance)、成長および
エッチングの容易性、比較的高い熱安定性、および低い
電気抵抗のためである。しかしながら、タングステン
は、シリコン（Ｓｉ）やアルミニウム（Ａｌ）と直接接
触すると、これらと反応する可能性がある。更に、タン
グステンは、摂氏４００度より高い温度では酸素
（Ｏ2 ）または水（Ｈ2 Ｏ）と反応し、酸化タングステ
ン（ＷＯ3 ）を形成する。酸化タングステンは、摂氏約
７５０度の温度で気化し始める。これは処理上の問題を
引き起こす可能性がある。したがって、多くの場合タン
グステン領域の上下に拡散バリアを用いて、タングステ
ンと隣接する物質との間の反応を防止している。物質の
中でも、窒化タングステン（ＷＮX ）はとりわけ、タン
グステン領域とアルミニウム領域との間、およびアルミ
ニウム領域とシリコン領域との間に拡散バリアを形成す
るために用いられている。窒化チタン（ＴｉＮ）をバリ
ア材料として用いる同様の構造と比較して、窒化タング
ステンは、抵抗が低く信頼性向上を可能とする。
【０００３】
【発明が解決しようとする課題】本発明によれば、タン
グステン領域に形成された窒化タングステン側壁を有す
る半導体素子、およびその製造方法を提供し、以前に開
発されたタングステン領域および構成方法に伴う問題お
よび欠点の実質的な解消または低減を図ることを目的と
する。
グステン領域に形成された窒化タングステン側壁を有す
る半導体素子、およびその製造方法を提供し、以前に開
発されたタングステン領域および構成方法に伴う問題お
よび欠点の実質的な解消または低減を図ることを目的と
する。
【０００４】
【課題を解決するための手段】本発明の一実施例によれ
ば、窒化タングステン側壁を有するタングステン領域を
含む半導体素子が提供される。この半導体素子は、半導
体基板上に形成された下位バリア領域を含み、この下位
バリア領域がタングステンの拡散を制限する。下位バリ
ア領域の上およびこれに隣接して、タングステン領域が
形成される。次いで、窒化タングステン側壁をタングス
テン領域に形成する。窒化タングステン側壁は、タング
ステン領域の両側にバリアを設けるものである。
ば、窒化タングステン側壁を有するタングステン領域を
含む半導体素子が提供される。この半導体素子は、半導
体基板上に形成された下位バリア領域を含み、この下位
バリア領域がタングステンの拡散を制限する。下位バリ
ア領域の上およびこれに隣接して、タングステン領域が
形成される。次いで、窒化タングステン側壁をタングス
テン領域に形成する。窒化タングステン側壁は、タング
ステン領域の両側にバリアを設けるものである。
【０００５】本発明の技術的利点の１つは、タングステ
ン領域の側壁に窒化されたタングステン（ＷＮX ）を用
いて保護キャップを設けたので、タングステン領域の特
性を低下させることなく、酸化や膜堆積のような他のプ
ロセスの実行が可能となることである。窒化タングステ
ン（ＷＮX ）は、酸化タングステン（ＷＯ3 ）やタング
ステン（Ｗ）よりも化学的に安定である。
ン領域の側壁に窒化されたタングステン（ＷＮX ）を用
いて保護キャップを設けたので、タングステン領域の特
性を低下させることなく、酸化や膜堆積のような他のプ
ロセスの実行が可能となることである。窒化タングステ
ン（ＷＮX ）は、酸化タングステン（ＷＯ3 ）やタング
ステン（Ｗ）よりも化学的に安定である。
【０００６】本発明の他の技術的利点は、プラズマを用
いてまたは用いずに、窒素（Ｎ2 ）またはアンモニア
（ＮＨ3 ）原子を含む雰囲気内におけるタングステンの
ニトロ化反応によって、十分な厚さの窒化タングステン
層を形成可能なことである。したがって、窒化タングス
テン側壁の形成プロセスは、タングステン領域周囲にあ
る他の層の性質に影響を与えることはない。側壁の形成
は、本質的に、「選択的」窒化タングステン形成プロセ
スである。
いてまたは用いずに、窒素（Ｎ2 ）またはアンモニア
（ＮＨ3 ）原子を含む雰囲気内におけるタングステンの
ニトロ化反応によって、十分な厚さの窒化タングステン
層を形成可能なことである。したがって、窒化タングス
テン側壁の形成プロセスは、タングステン領域周囲にあ
る他の層の性質に影響を与えることはない。側壁の形成
は、本質的に、「選択的」窒化タングステン形成プロセ
スである。
【０００７】本発明およびその利点の更に完全な理解
は、添付図面と関連付けて以下の説明を参照することに
よって得ることができよう。尚、図面において、同様の
番号は同様の構造を示すものとする。
は、添付図面と関連付けて以下の説明を参照することに
よって得ることができよう。尚、図面において、同様の
番号は同様の構造を示すものとする。
【０００８】
【発明の実施の形態】図１は、タングステン領域を有す
る半導体素子の断面図である。図１の実施例では、半導
体素子はシリコン基板１０を含み、これにはドープ領域
１２が形成されている。例えば、二酸化シリコン（Ｓｉ
Ｏ2 ）による酸化物層１４が基板１０上に形成されてい
る。図１の実施例では、ゲート領域構造が基板１０上に
形成されたものとして示されている。図１のゲート領域
構造は、ポリシリコン領域１６と、バリア領域１８とを
含む。バリア領域１８は、例えば、窒化チタン（Ｔｉ
Ｎ）、窒化タングステン（ＷＮ）、または窒化タングス
テン・シリコン（ＷＳｉＮ）で形成することができる。
また、ゲート領域構造は、バリア領域１８上に配置され
たタングステン領域２０も含む。更に、例えば、窒化シ
リコン（Ｓｉ3 Ｎ4）または二酸化シリコン（Ｓｉ
Ｏ2 ）による上位バリア領域２２が、タングステン領域
２０上に形成されている。
る半導体素子の断面図である。図１の実施例では、半導
体素子はシリコン基板１０を含み、これにはドープ領域
１２が形成されている。例えば、二酸化シリコン（Ｓｉ
Ｏ2 ）による酸化物層１４が基板１０上に形成されてい
る。図１の実施例では、ゲート領域構造が基板１０上に
形成されたものとして示されている。図１のゲート領域
構造は、ポリシリコン領域１６と、バリア領域１８とを
含む。バリア領域１８は、例えば、窒化チタン（Ｔｉ
Ｎ）、窒化タングステン（ＷＮ）、または窒化タングス
テン・シリコン（ＷＳｉＮ）で形成することができる。
また、ゲート領域構造は、バリア領域１８上に配置され
たタングステン領域２０も含む。更に、例えば、窒化シ
リコン（Ｓｉ3 Ｎ4）または二酸化シリコン（Ｓｉ
Ｏ2 ）による上位バリア領域２２が、タングステン領域
２０上に形成されている。
【０００９】図２は、タングステン領域２０に形成され
た窒化タングステン（ＷＮX ）側壁２４を有する、図１
の半導体素子の断面図である。窒化タングステン側壁２
４は、例えば、非選択的プロセスである化学蒸着によっ
て形成することができる。窒化タングステン側壁２４を
形成するための他のプロセスには、窒素（Ｎ2 ）または
アンモニア（ＮＨ3 ）のような窒素原子を含む雰囲気に
おける炉または高速熱プロセスによる、タングステン領
域２０のアニーリングがある。このプロセスは、選択的
形成プロセスである。高温アニーリング（例えば、摂氏
９００度で３０秒間）の周囲物質に対する効果は有益な
場合も有害な場合もあり得る。窒化タングステン側壁２
４を選択的に形成する更に別の方法は、窒素原子を含む
雰囲気においてプラズマ処理を用いることである。その
選択性に加えて、これは低温プロセスである。例えば、
窒素プラズマ処理によって、６０秒の露出時間で摂氏５
０度の基板温度において、厚さ６ナノメートルの窒化タ
ングステン側壁を形成することができる。
た窒化タングステン（ＷＮX ）側壁２４を有する、図１
の半導体素子の断面図である。窒化タングステン側壁２
４は、例えば、非選択的プロセスである化学蒸着によっ
て形成することができる。窒化タングステン側壁２４を
形成するための他のプロセスには、窒素（Ｎ2 ）または
アンモニア（ＮＨ3 ）のような窒素原子を含む雰囲気に
おける炉または高速熱プロセスによる、タングステン領
域２０のアニーリングがある。このプロセスは、選択的
形成プロセスである。高温アニーリング（例えば、摂氏
９００度で３０秒間）の周囲物質に対する効果は有益な
場合も有害な場合もあり得る。窒化タングステン側壁２
４を選択的に形成する更に別の方法は、窒素原子を含む
雰囲気においてプラズマ処理を用いることである。その
選択性に加えて、これは低温プロセスである。例えば、
窒素プラズマ処理によって、６０秒の露出時間で摂氏５
０度の基板温度において、厚さ６ナノメートルの窒化タ
ングステン側壁を形成することができる。
【００１０】尚、図１および図２は、本発明の可能な一
実施例を説明するに過ぎないことは理解されよう。例え
ば、他の実施例では、ゲート酸化物１４上に直接タング
ステン領域２０を用い、タングステン・ゲートを形成す
るものもある。この場合、ポリシリコン領域１６はな
く、バリア領域１８は不要となる。次いで、タングステ
ン領域２０上に、本発明にしたがって窒化タングステン
側壁２４を形成する。
実施例を説明するに過ぎないことは理解されよう。例え
ば、他の実施例では、ゲート酸化物１４上に直接タング
ステン領域２０を用い、タングステン・ゲートを形成す
るものもある。この場合、ポリシリコン領域１６はな
く、バリア領域１８は不要となる。次いで、タングステ
ン領域２０上に、本発明にしたがって窒化タングステン
側壁２４を形成する。
【００１１】タングステン／窒化チタン／ポリシリコン
構造の面積抵抗は、従来の珪化タングステン／ポリシリ
コン構造のそれよりも低いので、この構造はゲート電極
材料として広い分野において考えられている。しかしな
がら、多くの場合、既に行われたエッチング・プロセス
の結果生じたゲート酸化物上の損傷を除去することがで
きるように、このゲートをパターニングした後に、酸化
プロセスを用いる必要がある（例えば、図１）。タング
ステン領域２０の側壁はこの酸化物形成プロセスの間露
出されているので、酸化タングステン（ＷＯ3 ）を形成
する可能性、したがってタングステン領域２０を劣化さ
せる可能性が問題となる。窒化タングステン側壁２４の
選択的形成によって、タングステン領域２０の酸化防止
が可能となる。
構造の面積抵抗は、従来の珪化タングステン／ポリシリ
コン構造のそれよりも低いので、この構造はゲート電極
材料として広い分野において考えられている。しかしな
がら、多くの場合、既に行われたエッチング・プロセス
の結果生じたゲート酸化物上の損傷を除去することがで
きるように、このゲートをパターニングした後に、酸化
プロセスを用いる必要がある（例えば、図１）。タング
ステン領域２０の側壁はこの酸化物形成プロセスの間露
出されているので、酸化タングステン（ＷＯ3 ）を形成
する可能性、したがってタングステン領域２０を劣化さ
せる可能性が問題となる。窒化タングステン側壁２４の
選択的形成によって、タングステン領域２０の酸化防止
が可能となる。
【００１２】以上、本発明を詳細に説明したが、特許請
求の範囲に規定されている本発明の精神および範囲から
逸脱することなく、種々の変更、代用、および改造が本
発明には可能であることは理解されよう。
求の範囲に規定されている本発明の精神および範囲から
逸脱することなく、種々の変更、代用、および改造が本
発明には可能であることは理解されよう。
【００１３】以上の説明に関して更に以下の項を開示す
る。 （１）半導体素子であって、半導体基板と、前記半導体
基板上に形成されたタングステン領域と、前記タングス
テン領域に形成された窒化タングステン側壁であって、
前記タングステン領域の両側にバリアを設けるように動
作可能な前記窒化タングステン側壁と、から成る半導体
素子。 （２）前記半導体基板上であり、かつ前記タングステン
領域の下に形成された下位バリア領域であって、タング
ステンの拡散を制限するように動作可能な前記下位バリ
ア領域を更に含み、前記タングステン領域は、前記下位
バリア領域の上およびこれに隣接して形成される、第１
項記載の半導体素子。 （３）前記窒化タングステン側壁は、窒素原子を含む雰
囲気における高温アニーリングによって形成する、第１
項記載の半導体素子。 （４）前記雰囲気は窒素（Ｎ2 ）を含む、第３項記載の
半導体素子。 （５）前記雰囲気はアンモニア（ＮＨ3 ）を含む、第３
項記載の半導体素子。 （６）前記窒化タングステン側壁は、窒素原子を含む雰
囲気におけるプラズマ処理によって形成する、第１項記
載の半導体素子。 （７）前記窒化タングステン側壁は、化学蒸着によって
形成する、第１項記載の半導体素子。 （８）前記タングステン領域は、トランジスタ素子のゲ
ート領域の一部である、第１項記載の半導体素子。 （９）前記半導体基板上であり、かつ前記下位バリア層
の下に形成された酸化物層と、前記酸化物層と前記下位
バリア層との間に形成されたポリシリコン層と、前記タ
ングステン領域上に形成された上位バリア層と、を更に
含む、第１項記載の半導体素子。
る。 （１）半導体素子であって、半導体基板と、前記半導体
基板上に形成されたタングステン領域と、前記タングス
テン領域に形成された窒化タングステン側壁であって、
前記タングステン領域の両側にバリアを設けるように動
作可能な前記窒化タングステン側壁と、から成る半導体
素子。 （２）前記半導体基板上であり、かつ前記タングステン
領域の下に形成された下位バリア領域であって、タング
ステンの拡散を制限するように動作可能な前記下位バリ
ア領域を更に含み、前記タングステン領域は、前記下位
バリア領域の上およびこれに隣接して形成される、第１
項記載の半導体素子。 （３）前記窒化タングステン側壁は、窒素原子を含む雰
囲気における高温アニーリングによって形成する、第１
項記載の半導体素子。 （４）前記雰囲気は窒素（Ｎ2 ）を含む、第３項記載の
半導体素子。 （５）前記雰囲気はアンモニア（ＮＨ3 ）を含む、第３
項記載の半導体素子。 （６）前記窒化タングステン側壁は、窒素原子を含む雰
囲気におけるプラズマ処理によって形成する、第１項記
載の半導体素子。 （７）前記窒化タングステン側壁は、化学蒸着によって
形成する、第１項記載の半導体素子。 （８）前記タングステン領域は、トランジスタ素子のゲ
ート領域の一部である、第１項記載の半導体素子。 （９）前記半導体基板上であり、かつ前記下位バリア層
の下に形成された酸化物層と、前記酸化物層と前記下位
バリア層との間に形成されたポリシリコン層と、前記タ
ングステン領域上に形成された上位バリア層と、を更に
含む、第１項記載の半導体素子。
【００１４】（１０）半導体素子の構成方法であって、
半導体基板上にタングステン領域を形成するステップ
と、前記タングステン領域の両側にバリアを設けるよう
に動作可能な窒化タングステン側壁を、前記タングステ
ン領域に形成するステップと、から成る半導体素子の構
成方法。 （１１）前記半導体基板上であり、かつ前記タングステ
ン領域の下に下位バリア領域を形成するステップであっ
て、タングステンの拡散を制限するように動作可能な前
記下位バリア領域を形成するステップを更に含み、前記
タングステン領域は、前記下位バリア領域の上およびこ
れに隣接して形成される、第１０項記載の方法。 （１２）前記窒化タングステン側壁の形成は、窒素原子
を含む雰囲気における高温アニーリングを用いて行う、
第１０項記載の方法。 （１３）前記雰囲気は窒素（Ｎ2 ）を含む、第１２項記
載の方法。 （１４）前記雰囲気はアンモニア（ＮＨ3 ）を含む、第
１２項記載の方法。 （１５）前記窒化タングステン側壁の形成は、窒素原子
を含む雰囲気におけるプラズマ処理を用いて行う、第１
０項記載の方法。 （１６）前記窒化タングステン側壁の形成は、化学蒸着
を用いて行う、第１０項記載の方法。 （１７）前記タングステン領域は、トランジスタ素子の
ゲート領域の一部として形成する、第１０項記載の方
法。 （１８）前記半導体基板上であり、かつ前記下位バリア
層の下に酸化物層を形成するステップと、前記酸化物層
と前記下位バリア層との間にポリシリコン層を形成する
ステップと、前記タングステン領域上に上位バリア層を
形成するステップと、を更に含む、第１０項記載の方
法。
半導体基板上にタングステン領域を形成するステップ
と、前記タングステン領域の両側にバリアを設けるよう
に動作可能な窒化タングステン側壁を、前記タングステ
ン領域に形成するステップと、から成る半導体素子の構
成方法。 （１１）前記半導体基板上であり、かつ前記タングステ
ン領域の下に下位バリア領域を形成するステップであっ
て、タングステンの拡散を制限するように動作可能な前
記下位バリア領域を形成するステップを更に含み、前記
タングステン領域は、前記下位バリア領域の上およびこ
れに隣接して形成される、第１０項記載の方法。 （１２）前記窒化タングステン側壁の形成は、窒素原子
を含む雰囲気における高温アニーリングを用いて行う、
第１０項記載の方法。 （１３）前記雰囲気は窒素（Ｎ2 ）を含む、第１２項記
載の方法。 （１４）前記雰囲気はアンモニア（ＮＨ3 ）を含む、第
１２項記載の方法。 （１５）前記窒化タングステン側壁の形成は、窒素原子
を含む雰囲気におけるプラズマ処理を用いて行う、第１
０項記載の方法。 （１６）前記窒化タングステン側壁の形成は、化学蒸着
を用いて行う、第１０項記載の方法。 （１７）前記タングステン領域は、トランジスタ素子の
ゲート領域の一部として形成する、第１０項記載の方
法。 （１８）前記半導体基板上であり、かつ前記下位バリア
層の下に酸化物層を形成するステップと、前記酸化物層
と前記下位バリア層との間にポリシリコン層を形成する
ステップと、前記タングステン領域上に上位バリア層を
形成するステップと、を更に含む、第１０項記載の方
法。
【００１５】（１９）窒化タングステン側壁２４を有す
るタングステン領域２０を含む半導体素子を提供する。
この半導体素子は、半導体基板１０上に形成されたタン
グステン領域２０を含む。更に、タングステン領域２０
に、窒化タングステン側壁２４が形成されている。窒化
タングステン側壁２４は、タングステン領域２０の両側
にバリアを設ける。
るタングステン領域２０を含む半導体素子を提供する。
この半導体素子は、半導体基板１０上に形成されたタン
グステン領域２０を含む。更に、タングステン領域２０
に、窒化タングステン側壁２４が形成されている。窒化
タングステン側壁２４は、タングステン領域２０の両側
にバリアを設ける。
【図１】タングステン領域を有する半導体素子の断面
図。
図。
【図２】タングステン領域に形成された窒化タングステ
ン側壁を有する、図１の半導体素子の断面図。
ン側壁を有する、図１の半導体素子の断面図。
１０ シリコン基板 １２ ドープ領域 １４ 酸化物層 １６ ポリシリコン領域 １８ バリア領域 ２０ タングステン領域 ２２ 上位バリア領域 ２４ 窒化タングステン側壁
Claims (2)
- 【請求項１】 半導体素子であって、 半導体基板と、 前記半導体基板上に形成されたタングステン領域と、 前記タングステン領域に形成された窒化タングステン側
壁であって、前記タングステン領域の両側にバリアを設
けるように動作可能な前記窒化タングステン側壁と、か
ら成ることを特徴とする半導体素子。 - 【請求項２】 半導体素子の構成方法であって、 半導体基板上にタングステン領域を形成するステップ
と、 前記タングステン領域の両側にバリアを設けるように動
作可能な窒化タングステン側壁を、前記タングステン領
域に形成するステップと、から成る半導体素子の構成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3244496P | 1996-12-19 | 1996-12-19 | |
| US032444 | 1996-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189605A true JPH10189605A (ja) | 1998-07-21 |
Family
ID=21865000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9351614A Pending JPH10189605A (ja) | 1996-12-19 | 1997-12-19 | タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0849806A3 (ja) |
| JP (1) | JPH10189605A (ja) |
| KR (1) | KR19980064366A (ja) |
| TW (1) | TW372347B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111962A (ja) * | 2002-09-19 | 2004-04-08 | Samsung Electronics Co Ltd | 金属ゲートパターンを有する半導体素子の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926741A3 (en) * | 1997-12-23 | 1999-11-03 | Texas Instruments Incorporated | Gate structure and method of forming same |
| KR100608340B1 (ko) * | 1999-10-25 | 2006-08-09 | 주식회사 하이닉스반도체 | 반도체소자의 게이트 형성방법 |
| KR100905177B1 (ko) * | 2002-10-25 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213075A (ja) * | 1985-07-10 | 1987-01-21 | Nec Corp | 半導体装置 |
| JPH0194664A (ja) * | 1987-10-05 | 1989-04-13 | Nec Corp | 電界効果トランジスタ |
| JPH02177427A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03245533A (ja) * | 1990-02-23 | 1991-11-01 | Nec Corp | 被覆金属配線構造およびその形成方法 |
| US5273609A (en) * | 1990-09-12 | 1993-12-28 | Texas Instruments Incorporated | Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment |
| KR930011538B1 (ko) * | 1991-07-16 | 1993-12-10 | 한국과학기술연구원 | 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 |
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
-
1997
- 1997-12-19 EP EP97310339A patent/EP0849806A3/en not_active Withdrawn
- 1997-12-19 JP JP9351614A patent/JPH10189605A/ja active Pending
- 1997-12-19 KR KR1019970070639A patent/KR19980064366A/ko not_active Application Discontinuation
-
1998
- 1998-03-23 TW TW086119245A patent/TW372347B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111962A (ja) * | 2002-09-19 | 2004-04-08 | Samsung Electronics Co Ltd | 金属ゲートパターンを有する半導体素子の製造方法 |
| US7772643B2 (en) | 2002-09-19 | 2010-08-10 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor device having a metal gate pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0849806A2 (en) | 1998-06-24 |
| EP0849806A3 (en) | 1999-08-25 |
| KR19980064366A (ko) | 1998-10-07 |
| TW372347B (en) | 1999-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096640A (en) | Method of making a gate electrode stack with a diffusion barrier | |
| US6306743B1 (en) | Method for forming a gate electrode on a semiconductor substrate | |
| US5132756A (en) | Method of manufacturing semiconductor devices | |
| US6960515B2 (en) | Method of forming a metal gate | |
| JPH04211122A (ja) | 集積回路装置とそれを製造する方法 | |
| US6245605B1 (en) | Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing | |
| US20050009281A1 (en) | Method of forming gate in semiconductor device | |
| JP2005317647A (ja) | 半導体装置及びその製造方法 | |
| KR20020075000A (ko) | 금속 게이트 형성 방법 | |
| JPH10189605A (ja) | タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JP3127585B2 (ja) | メタルプラグの形成方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| KR20030059439A (ko) | 텅스텐 게이트 및 텅스텐 게이트 형성 방법 | |
| JP2621136B2 (ja) | 半導体装置の製造方法 | |
| JP2003229567A (ja) | ゲート電極及びその製造方法 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
| KR100600333B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2707582B2 (ja) | 半導体装置 | |
| KR100881736B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| KR0154286B1 (ko) | 반도체 소자의 티타늄 샐리사이드 형성방법 | |
| US6413787B1 (en) | Method for fabricating dielectric film | |
| KR100593146B1 (ko) | 반도체 소자의 게이트 형성 방법 |