JP2707582B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2707582B2 JP2707582B2 JP63078433A JP7843388A JP2707582B2 JP 2707582 B2 JP2707582 B2 JP 2707582B2 JP 63078433 A JP63078433 A JP 63078433A JP 7843388 A JP7843388 A JP 7843388A JP 2707582 B2 JP2707582 B2 JP 2707582B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- layer
- thin film
- polysilicon
- silicon compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、ゲート配線の構造
を改良した半導体装置に関する。本発明は例えば、半導
体集積回路に利用することができる。
を改良した半導体装置に関する。本発明は例えば、半導
体集積回路に利用することができる。
本発明の半導体装置は、そのゲート配線が、第１のポ
リシリコン層上に拡散に対するバリア性を有するととも
にトンネル効果を有するシリコン窒化物系絶縁薄膜が形
成され、該シリコン窒化物系絶縁薄膜上に第２のポリシ
リコン層が形成され、該第２のポリシリコン層上に金属
シリコン化合物が直接形成されて、該第２のポリシリコ
ン層と金属シリコン化合物とが直接接する構造をとる、
少なくとも４層構造をとるものであって、これにより、
第２のポリシリコン層中の不純物や、金属シリコン化合
物中のフッ素等の拡散を防止し、特性の劣化を防止した
ものである。
リシリコン層上に拡散に対するバリア性を有するととも
にトンネル効果を有するシリコン窒化物系絶縁薄膜が形
成され、該シリコン窒化物系絶縁薄膜上に第２のポリシ
リコン層が形成され、該第２のポリシリコン層上に金属
シリコン化合物が直接形成されて、該第２のポリシリコ
ン層と金属シリコン化合物とが直接接する構造をとる、
少なくとも４層構造をとるものであって、これにより、
第２のポリシリコン層中の不純物や、金属シリコン化合
物中のフッ素等の拡散を防止し、特性の劣化を防止した
ものである。
従来より、ゲート配線の構造として、ゲート酸化膜の
上にポリシリコン層と金属シリコン化合物層（シリサイ
ド層）とが積層された、いわゆるポリサイドゲートが知
られている（このようなシリサイド形成については、例
えば「月刊Semicon−ductor World」プレスジャーナル
社1987年12月139〜148頁参照）。
上にポリシリコン層と金属シリコン化合物層（シリサイ
ド層）とが積層された、いわゆるポリサイドゲートが知
られている（このようなシリサイド形成については、例
えば「月刊Semicon−ductor World」プレスジャーナル
社1987年12月139〜148頁参照）。
第４図（ａ）に示すのは、従来のポリサイドゲートの
構造の一例であり、金属シリコン化合物としてタングス
テンシリサイドを用いた、いわゆるタングステン・ポリ
サイドゲートの例である。第４図（ａ）に示すように、
この従来例は、シリコン基板１上にゲート配線化膜２
（SiO2膜）が形成され、その上にポリシリコン層３とタ
ングステンシリサイド層４が積層された構造になってい
る。このような構造において、タングステンシリサイド
層４の下地であるポリシリコン層３としては、一般にリ
ンをドープしたポリシリコン、いわゆるＰ−DOPOSが用
いられ、この膜厚は、上層のタングステンシリサイド層
４の膜厚と同等以上必要とされている（図示例では両層
3,4とも、100nm）。ポリシリコン層３の膜厚がタングス
テンシリサイド層４の膜厚と同等以上必要とされるの
は、主に以下の理由による。
構造の一例であり、金属シリコン化合物としてタングス
テンシリサイドを用いた、いわゆるタングステン・ポリ
サイドゲートの例である。第４図（ａ）に示すように、
この従来例は、シリコン基板１上にゲート配線化膜２
（SiO2膜）が形成され、その上にポリシリコン層３とタ
ングステンシリサイド層４が積層された構造になってい
る。このような構造において、タングステンシリサイド
層４の下地であるポリシリコン層３としては、一般にリ
ンをドープしたポリシリコン、いわゆるＰ−DOPOSが用
いられ、この膜厚は、上層のタングステンシリサイド層
４の膜厚と同等以上必要とされている（図示例では両層
3,4とも、100nm）。ポリシリコン層３の膜厚がタングス
テンシリサイド層４の膜厚と同等以上必要とされるの
は、主に以下の理由による。
（Ａ）熱処理により、ポリシリコン層３であるＰ−DOPO
S中のリンが外へ拡散して、トランジスターのしきい値
電圧Vthが変動する。
S中のリンが外へ拡散して、トランジスターのしきい値
電圧Vthが変動する。
（Ｂ）タングステンシリサイド層４をCVD法にて形成す
る場合、通常フッ化タングステンWF6を使うため、得ら
れる膜中に多量のフッ素が含まれることになり、これが
熱処理によりゲート酸化膜にまで拡散し、ゲート容量の
変動をもたらし、またそれに伴うトランジスター特性の
変動、およびゲート耐圧の劣化が生じる（フッ素のみな
らず、塩素等もこのような問題をもたらす）。
る場合、通常フッ化タングステンWF6を使うため、得ら
れる膜中に多量のフッ素が含まれることになり、これが
熱処理によりゲート酸化膜にまで拡散し、ゲート容量の
変動をもたらし、またそれに伴うトランジスター特性の
変動、およびゲート耐圧の劣化が生じる（フッ素のみな
らず、塩素等もこのような問題をもたらす）。
ゲート電極のポリサイド化に伴う上記のようなポリシ
リコン／ゲート酸化膜界面の擾乱は、ポリシリコン層膜
厚をある程度厚くしても零にはできない。このため、第
４図（ｂ）に示すように、下地ポリシリコン層３の上に
薄いSi3N4膜から成る拡散バリア層５′を形成すること
が考えられた。しかしこの第４図（ｂ）の構造は、シリ
サイド層４と該バリア層５′との密着性が問題になる。
特開昭60−195975号公報には、このような構造で、下地
ポリシリコン層上にSi3N4膜を形成し、その上に金属層
特にモリブテン層を形成した構造が示されており、この
ようにモリブデンのごとき高融点金属の場合可能かも知
れないが、金属シリサイド層については、密着性の問題
で不利である。特にタングステンシリサイドの場合、密
着性が悪化することがある。また、第４図（ｂ）のよう
にシリサイド層４に該バリア層５′が形成される場合、
ポリシリコン上に金属シリサイド層を直接形成するとい
う、ポリサイド構造の効果を得ることができなくなる。
すなわち、ポリサイド構造の場合、ポリシリコン上に金
属シリサイド層が直接形成されているので、ポリシリコ
ンと金属シリサイドとの接触面での相互作用による利点
がもたらされるが、この第４図（ｂ）の構造では、ポリ
シリコンと金属シリサイドとが接触しないので、相互作
用は阻害され、ポリサイド構造の効果が得られない。ま
た、第４図（ｃ）のように、ポリシリコン層３の下に上
記の如きSi3N4膜などのバリア層５′を形成することも
考えられているが、この構造では、上述した（Ａ）の問
題が解決されない。
リコン／ゲート酸化膜界面の擾乱は、ポリシリコン層膜
厚をある程度厚くしても零にはできない。このため、第
４図（ｂ）に示すように、下地ポリシリコン層３の上に
薄いSi3N4膜から成る拡散バリア層５′を形成すること
が考えられた。しかしこの第４図（ｂ）の構造は、シリ
サイド層４と該バリア層５′との密着性が問題になる。
特開昭60−195975号公報には、このような構造で、下地
ポリシリコン層上にSi3N4膜を形成し、その上に金属層
特にモリブテン層を形成した構造が示されており、この
ようにモリブデンのごとき高融点金属の場合可能かも知
れないが、金属シリサイド層については、密着性の問題
で不利である。特にタングステンシリサイドの場合、密
着性が悪化することがある。また、第４図（ｂ）のよう
にシリサイド層４に該バリア層５′が形成される場合、
ポリシリコン上に金属シリサイド層を直接形成するとい
う、ポリサイド構造の効果を得ることができなくなる。
すなわち、ポリサイド構造の場合、ポリシリコン上に金
属シリサイド層が直接形成されているので、ポリシリコ
ンと金属シリサイドとの接触面での相互作用による利点
がもたらされるが、この第４図（ｂ）の構造では、ポリ
シリコンと金属シリサイドとが接触しないので、相互作
用は阻害され、ポリサイド構造の効果が得られない。ま
た、第４図（ｃ）のように、ポリシリコン層３の下に上
記の如きSi3N4膜などのバリア層５′を形成することも
考えられているが、この構造では、上述した（Ａ）の問
題が解決されない。
本発明は、上記の問題点を解決して、ゲート電極をポ
リサイド化しても、ポリシリコンとゲート酸化膜との界
面が擾乱を受けず、従ってポリサイドの利点を生かしつ
つ、装置特性に影響を及ぼさない半導体装置を提供せん
とするものである。
リサイド化しても、ポリシリコンとゲート酸化膜との界
面が擾乱を受けず、従ってポリサイドの利点を生かしつ
つ、装置特性に影響を及ぼさない半導体装置を提供せん
とするものである。
本発明の半導体装置は、 第１のポリシリコン層上に拡散に対するバリア性を有
するとともにトンネル効果を有するシリコン窒化物系絶
縁薄膜が形成され、 該シリコン窒化物系絶縁薄膜上に第２のポリシリコン
層が形成され、 該第２のポリシリコン層上に金属シリコン化合物が直
接形成されて、該第２のポリシリコン層と金属シリコン
化合物とが直接接する構造をとる、 少なくとも４層構造のゲート配線を有する 構成をとることにより、上記問題点を解決したものであ
る。
するとともにトンネル効果を有するシリコン窒化物系絶
縁薄膜が形成され、 該シリコン窒化物系絶縁薄膜上に第２のポリシリコン
層が形成され、 該第２のポリシリコン層上に金属シリコン化合物が直
接形成されて、該第２のポリシリコン層と金属シリコン
化合物とが直接接する構造をとる、 少なくとも４層構造のゲート配線を有する 構成をとることにより、上記問題点を解決したものであ
る。
本発明の半導体装置について、本発明の一実施例を示
す第１図の例示を用いて説明すると、次のとおりであ
る。
す第１図の例示を用いて説明すると、次のとおりであ
る。
即ち本発明の半導体装置は、例えば第１図に示すよう
に具体化できるもので、第１図の例示では、ゲート配線
Ｇが、第１のポリシリコン層３上に拡散に対するバリア
性を有するとともにトンネル効果を有するシリコン窒化
物系絶縁薄膜５が形成され、該薄膜５上に第２のポリシ
リコン層６が形成され、該第２のポリシリコン層６上に
金属シリコン化合物４が直接形成されて、該第２のポリ
シリコン層６と金属シリコン化合物４とが直接接する構
造の４層構造をなしており、本発明の半導体装置のゲー
ト配線は、少なくともこのような４層構造をなすもので
ある。
に具体化できるもので、第１図の例示では、ゲート配線
Ｇが、第１のポリシリコン層３上に拡散に対するバリア
性を有するとともにトンネル効果を有するシリコン窒化
物系絶縁薄膜５が形成され、該薄膜５上に第２のポリシ
リコン層６が形成され、該第２のポリシリコン層６上に
金属シリコン化合物４が直接形成されて、該第２のポリ
シリコン層６と金属シリコン化合物４とが直接接する構
造の４層構造をなしており、本発明の半導体装置のゲー
ト配線は、少なくともこのような４層構造をなすもので
ある。
本発明の半導体装置は、上記のように第１のポリシリ
コン層３上に薄膜５が形成されているので、該薄膜５に
より、第１のポリシリコン層３がＰ−DOPOSなどの不純
物含有ポリシリコンから成るものであっても、該第１の
ポリシリコン層３中の不純物が外（特に図の上下方向）
に拡散せず、そのリン濃度も変化しない。また、薄膜５
の存在により、金属シリコン化合物４が例えばタングス
テンシリサイドの如くフッ素原子などを含有するもので
ある場合も、該フッ素などが薄膜５の下の第１のポリシ
リコン層３やゲート膜２にまで拡散しない。
コン層３上に薄膜５が形成されているので、該薄膜５に
より、第１のポリシリコン層３がＰ−DOPOSなどの不純
物含有ポリシリコンから成るものであっても、該第１の
ポリシリコン層３中の不純物が外（特に図の上下方向）
に拡散せず、そのリン濃度も変化しない。また、薄膜５
の存在により、金属シリコン化合物４が例えばタングス
テンシリサイドの如くフッ素原子などを含有するもので
ある場合も、該フッ素などが薄膜５の下の第１のポリシ
リコン層３やゲート膜２にまで拡散しない。
従って上記作用により、第１のポリシリコン層３とゲ
ート酸化膜２との界面の、ポリサイド化による擾乱が無
くなり、ゲートの特性に悪影響が生じることを防止でき
る。
ート酸化膜２との界面の、ポリサイド化による擾乱が無
くなり、ゲートの特性に悪影響が生じることを防止でき
る。
なお、特開昭63−42171号公報には、ポリシリコン層
上に酸化膜が形成され、この上にポリシリコン薄膜が形
成され、更にこの上に金属シリコン化合物が形成された
構造が示されているが、この酸化膜はバリア性は有さ
ず、本発明の作用効果は示さない。この従来公報に記載
の構造は、上層のポリシリコン薄膜の形成と連続して金
属シリコン化合物を形成するための構造であり、この場
合の酸化膜はポリシリコン薄膜と金属シリコン化合物と
の密着性を阻害せず、かつ、この酸化膜が接しているポ
リシリコン薄膜とは界面反応も密着性劣化も生じせしめ
ない材料として用いられる。
上に酸化膜が形成され、この上にポリシリコン薄膜が形
成され、更にこの上に金属シリコン化合物が形成された
構造が示されているが、この酸化膜はバリア性は有さ
ず、本発明の作用効果は示さない。この従来公報に記載
の構造は、上層のポリシリコン薄膜の形成と連続して金
属シリコン化合物を形成するための構造であり、この場
合の酸化膜はポリシリコン薄膜と金属シリコン化合物と
の密着性を阻害せず、かつ、この酸化膜が接しているポ
リシリコン薄膜とは界面反応も密着性劣化も生じせしめ
ない材料として用いられる。
かつ、金属シリコン化合物４と第２のポリシリコン層
６との間には層を形成せず、金属シリコン化合物４と第
２のポリシリコン層６とは直接接する構造にするもので
あり、例えば金属シリコン化合物４としてタングステン
シリサイド、第２のポリシリコン層６としてＰ−DOPOS
を用いて両者を隣接積層させるようにでき、従って密着
性や酸化特性などは従来のポリサイドゲートの長所をそ
のまま生かしたものにできる。
６との間には層を形成せず、金属シリコン化合物４と第
２のポリシリコン層６とは直接接する構造にするもので
あり、例えば金属シリコン化合物４としてタングステン
シリサイド、第２のポリシリコン層６としてＰ−DOPOS
を用いて両者を隣接積層させるようにでき、従って密着
性や酸化特性などは従来のポリサイドゲートの長所をそ
のまま生かしたものにできる。
かつ本発明の半導体装置の製造に際しては、従来のプ
ロセスをほぼそのまま使えるので有利である。
ロセスをほぼそのまま使えるので有利である。
本発明における薄膜５はトンネル効果を有するもので
あり、ここにはトンネル電流が流れることになり、薄膜
５の存在による特性上の問題は生じない。
あり、ここにはトンネル電流が流れることになり、薄膜
５の存在による特性上の問題は生じない。
以下本発明の実施例について、図面を参照して説明す
る。但し当然のことではあるが、本発明は以下の実施例
により限定されるものではない。
る。但し当然のことではあるが、本発明は以下の実施例
により限定されるものではない。
第１図に示す実施例は、本発明を半導体集積回路で用
いられるタングステン・ポリサイドゲートの構造に適用
したものである。
いられるタングステン・ポリサイドゲートの構造に適用
したものである。
この実施例は、シリコン基板１上に形成されたゲート
酸化膜２上に、４層から成るゲート配線Ｇが形成されて
成る。本実施例においては、第１のポリシリコン層３は
膜厚50nmのＰ−DOPOSから成り、その上の薄膜５はSi3N4
から成るとともに拡散に対するバリア性を有しかつトン
ネル電流が十分流れる膜厚で形成されている。該薄膜５
上の第２のポリシリコン層６は膜厚50nmのＰ−DOPOSか
ら成り、その上の金属シリコン化合物４は膜厚100nmの
タングスンシリサイドWSixから成っている。この４層3,
5,6,4がゲート酸化膜２上に形成されて、ゲート配線Ｇ
となっているものである。
酸化膜２上に、４層から成るゲート配線Ｇが形成されて
成る。本実施例においては、第１のポリシリコン層３は
膜厚50nmのＰ−DOPOSから成り、その上の薄膜５はSi3N4
から成るとともに拡散に対するバリア性を有しかつトン
ネル電流が十分流れる膜厚で形成されている。該薄膜５
上の第２のポリシリコン層６は膜厚50nmのＰ−DOPOSか
ら成り、その上の金属シリコン化合物４は膜厚100nmの
タングスンシリサイドWSixから成っている。この４層3,
5,6,4がゲート酸化膜２上に形成されて、ゲート配線Ｇ
となっているものである。
本実施例によれば、金属シリコン化合物４であるタン
グステンシリサイドの下地のポリシリコン層中に、薄膜
５として、拡散バリア層としての働きをする薄いSi3N4
膜を設けた形になり、この結果、例えば熱処理後も、薄
膜５であるSi3N4膜の下の第１のポリシリコン層３であ
るＰ−DOPOS中のリンが外へ拡散することを防止でき
る。また、金属シリコン化合物４であるWSix中のフッ素
などが、薄膜５（Si3N4膜）の下の第１のポリシリコン
層３やゲート酸化膜２にまで拡散することを防止でき
る。このように、薄膜５により、不都合な拡散が生じな
くなるため、ゲートの特性劣化を防止できるものであ
る。なおこの構造でも、拡散バリア層である薄膜５の上
の第２のポリシリコン層６の中のリンが外へ拡散した
り、金属シリコン化合物４であるWSix中のフッ素が第２
のポリシリコン層６中に拡散したりするが、デバイス特
性は、ゲート酸化膜２と接している第１のポリシリコン
層３が決定しているので、問題ない。
グステンシリサイドの下地のポリシリコン層中に、薄膜
５として、拡散バリア層としての働きをする薄いSi3N4
膜を設けた形になり、この結果、例えば熱処理後も、薄
膜５であるSi3N4膜の下の第１のポリシリコン層３であ
るＰ−DOPOS中のリンが外へ拡散することを防止でき
る。また、金属シリコン化合物４であるWSix中のフッ素
などが、薄膜５（Si3N4膜）の下の第１のポリシリコン
層３やゲート酸化膜２にまで拡散することを防止でき
る。このように、薄膜５により、不都合な拡散が生じな
くなるため、ゲートの特性劣化を防止できるものであ
る。なおこの構造でも、拡散バリア層である薄膜５の上
の第２のポリシリコン層６の中のリンが外へ拡散した
り、金属シリコン化合物４であるWSix中のフッ素が第２
のポリシリコン層６中に拡散したりするが、デバイス特
性は、ゲート酸化膜２と接している第１のポリシリコン
層３が決定しているので、問題ない。
本実施例の構造にあっては、金属シリコン化合物４は
WSixであり、この下地は、タングステンシリサイドと密
着性の良いＰ−DOPOSのままなので、密着性や酸化特性
などは、従来のタングステン・ポリサイドゲートと同様
であり、その長所を維持している。
WSixであり、この下地は、タングステンシリサイドと密
着性の良いＰ−DOPOSのままなので、密着性や酸化特性
などは、従来のタングステン・ポリサイドゲートと同様
であり、その長所を維持している。
次に第２図（ａ）（ｂ）を参照して、第１図の実施例
の製造工程について説明する。
の製造工程について説明する。
まず第２図（ａ）に示すように、ゲート酸化によりシ
リコン基板１上にゲート酸化膜２を形成後、Ｐ−DOPOS
を例えば50nm堆積させて、第１のポリシリコン層３とす
る。
リコン基板１上にゲート酸化膜２を形成後、Ｐ−DOPOS
を例えば50nm堆積させて、第１のポリシリコン層３とす
る。
次にこの第１のポリシリコン層３上に、直接窒化法、
またはCVD法などを用いて、Si3N4膜を2nm程形成し、薄
膜５とする。薄膜５であるこのSi3N4膜の形成に当たっ
ては、その膜厚は、リンやフッ素に対する拡散バリア性
を保ちながら、かつトンネル電流は十分に流れるような
ものとするために、その形成条件を各所望のデバイスに
応じ、最適化して行う。これにより第２図（ｂ）の構造
を得る。
またはCVD法などを用いて、Si3N4膜を2nm程形成し、薄
膜５とする。薄膜５であるこのSi3N4膜の形成に当たっ
ては、その膜厚は、リンやフッ素に対する拡散バリア性
を保ちながら、かつトンネル電流は十分に流れるような
ものとするために、その形成条件を各所望のデバイスに
応じ、最適化して行う。これにより第２図（ｂ）の構造
を得る。
次いでＰ−DOPOSを例えば50nm堆積させて第２のポリ
シリコン層６とし、更にWSixを例えば100nm堆積させて
金属シリコン化合物４とする。以下パターニングしてタ
ングステン・ポリサイドゲートを形成する。
シリコン層６とし、更にWSixを例えば100nm堆積させて
金属シリコン化合物４とする。以下パターニングしてタ
ングステン・ポリサイドゲートを形成する。
上記実施例では薄膜５としてSi3N4膜を用いたが、SiO
2中のリンやフッ素の拡散係数は非常に小さいため、Si3
N4の代わりにSiO2を用いてもかなりの効果がある。この
場合は、上記Si3N4形成の代わりにSiO2形成を行うが、
これはCVD法等のほか、例えば第１のポリシリコン層３
をなすＰ−DOPOSを単に酸化するという簡単な手段で達
成することもできる。
2中のリンやフッ素の拡散係数は非常に小さいため、Si3
N4の代わりにSiO2を用いてもかなりの効果がある。この
場合は、上記Si3N4形成の代わりにSiO2形成を行うが、
これはCVD法等のほか、例えば第１のポリシリコン層３
をなすＰ−DOPOSを単に酸化するという簡単な手段で達
成することもできる。
第３図に示すのは、本発明の別の実施例である。
この実施例においては、前記第１図を用いて説明した
実施例の構造に加えて、薄膜５をゲート酸化膜２、第１
のポリシリコン層３、第２のポリシリコン層６の側壁に
まで形成するようにしたものである。その他の構造は、
第１図の例と同じである。
実施例の構造に加えて、薄膜５をゲート酸化膜２、第１
のポリシリコン層３、第２のポリシリコン層６の側壁に
まで形成するようにしたものである。その他の構造は、
第１図の例と同じである。
第３図の構成によると、薄膜５が各層2,3,6の側壁に
も形成されているので、薄膜５の拡散バリア層としての
機能が図の上下方向のみならず側方向（左右方向）にも
及ぼされ、一層のバリア効果を高めることができる。
も形成されているので、薄膜５の拡散バリア層としての
機能が図の上下方向のみならず側方向（左右方向）にも
及ぼされ、一層のバリア効果を高めることができる。
第３図の構造を得るには、第1,第２のポリシリコン層
3,6を窒素雰囲気下でアニールすることにより、Ｐ−DOP
OSの側壁を窒化し、これにより各層をシリコンナイトラ
イドで囲うようにする手段を用いることができる。必要
に応じて不要部分はエッチングを施して除去すればよ
い。
3,6を窒素雰囲気下でアニールすることにより、Ｐ−DOP
OSの側壁を窒化し、これにより各層をシリコンナイトラ
イドで囲うようにする手段を用いることができる。必要
に応じて不要部分はエッチングを施して除去すればよ
い。
本発明は、上記実施例の如く金属シリコン化合物４と
してタングステンシリサイドを用いて、タングステン・
ポリサイド電極とする場合に好適ではあるが、これに限
らず、金属シリコン化合物４として、所望の半導体に応
じ、モリブデン、タンタル、チタン、コバルトなどのシ
リコン化合物を用いることもでき、また単結晶のものを
用いても、多結晶のものを用いてもよい。
してタングステンシリサイドを用いて、タングステン・
ポリサイド電極とする場合に好適ではあるが、これに限
らず、金属シリコン化合物４として、所望の半導体に応
じ、モリブデン、タンタル、チタン、コバルトなどのシ
リコン化合物を用いることもでき、また単結晶のものを
用いても、多結晶のものを用いてもよい。
上述の如く本発明によれば、ゲート電極をポリサイド
化しても、ポリシリコンとゲート酸化膜との界面が不純
物の拡散による擾乱などを受けないので、特性の良好な
半導体装置を得ることができる。
化しても、ポリシリコンとゲート酸化膜との界面が不純
物の拡散による擾乱などを受けないので、特性の良好な
半導体装置を得ることができる。
第１図は本発明の一実施例の断面図、第２図（ａ）
（ｂ）はこの実施例を得るための製造工程説明図であ
る。第３図は本発明の別の実施例の断面図である。第４
図（ａ）（ｂ）（ｃ）は各々従来技術を示す。 １……基板、２……ゲート酸化膜、３……第１のポリシ
リコン層（Ｐ−DOPOS）、４……金属シリコン化合物
（タングステンシリサイド）、５……トンネル効果を有
する薄膜（シリコンナイトライド）、６……第２のポリ
シリコン層（Ｐ−DOPOS）。
（ｂ）はこの実施例を得るための製造工程説明図であ
る。第３図は本発明の別の実施例の断面図である。第４
図（ａ）（ｂ）（ｃ）は各々従来技術を示す。 １……基板、２……ゲート酸化膜、３……第１のポリシ
リコン層（Ｐ−DOPOS）、４……金属シリコン化合物
（タングステンシリサイド）、５……トンネル効果を有
する薄膜（シリコンナイトライド）、６……第２のポリ
シリコン層（Ｐ−DOPOS）。
Claims (1)
- 【請求項１】第１のポリシリコン層上に拡散に対するバ
リア性を有するとともにトンネル効果を有するシリコン
窒化物系絶縁薄膜が形成され、 該シリコン窒化物系絶縁薄膜上に第２のポリシリコン層
が形成され、 該第２のポリシリコン層上に金属シリコン化合物が直接
形成されて、該第２のポリシリコン層と金属シリコン化
合物とが直接接する構造をとる、 少なくとも４層構造のゲート配線を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63078433A JP2707582B2 (ja) | 1988-03-31 | 1988-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63078433A JP2707582B2 (ja) | 1988-03-31 | 1988-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251757A JPH01251757A (ja) | 1989-10-06 |
| JP2707582B2 true JP2707582B2 (ja) | 1998-01-28 |
Family
ID=13661907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63078433A Expired - Lifetime JP2707582B2 (ja) | 1988-03-31 | 1988-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707582B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844297A (en) * | 1995-09-26 | 1998-12-01 | Symbios, Inc. | Antifuse device for use on a field programmable interconnect chip |
| KR100370156B1 (ko) * | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0673375B2 (ja) * | 1984-03-19 | 1994-09-14 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS6342171A (ja) * | 1986-08-07 | 1988-02-23 | Sony Corp | 半導体装置 |
-
1988
- 1988-03-31 JP JP63078433A patent/JP2707582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01251757A (ja) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| US5652183A (en) | Method for fabricating semiconductor device containing excessive silicon in metal silicide film | |
| JPS6010673A (ja) | 半導体装置 | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2707582B2 (ja) | 半導体装置 | |
| JPH10270380A (ja) | 半導体装置 | |
| US20030190800A1 (en) | Method of fabricating semiconductor device having metal conducting layer | |
| JPH0612819B2 (ja) | 半導体装置の製造方法 | |
| JP2671607B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0665213B2 (ja) | 半導体装置及びその製造方法 | |
| US6927154B2 (en) | Method for fabricating a transistor with a gate structure | |
| JPS6292470A (ja) | 半導体装置 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| KR0172524B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US20050260805A1 (en) | Semiconductor device and method for producing the same | |
| JPH10189605A (ja) | タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JPS59161072A (ja) | 半導体装置 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPH05136398A (ja) | 半導体装置の製造方法 | |
| JPS63283064A (ja) | ポリサイドパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |