JPS59161072A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は高信頼性および高速性を有する半導体装置に関
するものである。

〔背景技術〕

一般にメモリ回路や論理回路に利用される電界効果トラ
ンジヌタは近年益々その高速性が要求されるようになり
、ゲート電極やその配線の低抵抗化が進められている。

このため、ゲート電極のメタル（金属）化が行々われて
いるが、メタルがアクティブ９域の絶縁膜（ゲート酸化
膜）に直接接触しているとメタルの拡散等による汚染が
生じてｖｔｈ（シきい値霜“圧）の変動等特性が不安定
になる。したがって、特公昭４６−１７５０１号公報に
記載のように、ゲート電極を下からメタルシリサイド（
金属硅化物）、メタル、メタルシリサイドの三層構造と
し、メタルと絶縁膜との間にシリサイド層を介在させる
ことにより前述した不具合を防止する試みがなされてい
る。

しかしながら、前述のゲート構造では上下のメタルシリ
サイドに挾まれたメタル層がその両側部において露呈さ
れる構造となっていたため、後工程での高温酸化性雰囲
気下でメタル露呈面が簡単に酸化されてしまい、特にメ
タルにＭＯやｗ等を使用し穴ときにはメタルが昇華して
ゲート電極、更には素子全体の信頼性が損々われるとい
う問題が生じる。なお、従来のメタルゲート型トランジ
スタにあってもメタルにＭ□やＷを使用したときの酸化
による信頼性低下の問題が生じている。

〔発明の目的〕

本発明の目的はゲート電極のメタル表面の露呈を防止し
てメタルの酸化及びこれに伴なう昇華等を防止し、これ
によりゲートの信頼性、更には素子の信頼性を向上して
高速性、高化＠を有する半導体装置を提供することにあ
る。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細壱の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
全簡単に説明すれば下記のとおシである。

す彦わち、ゲート電極を構成するメタルの周囲を完全に
メタルノリサイドで包囲することによシフタルの露呈を
防ぎ、これによりメタルの酸化を防止して信頼性の向上
全達成するものである。

〔実施例〕

第１図乃至第４図は本発明をモリブデン（ＭＯ’）ゲー
トＮチャネルＭｏ５ｓν雷界効果トランジスタ（ＭＯＳ
ＦＥＴ）に適用した実施例をその製造工程原に示すもの
でちる。

先ず第１図のようにＰ型シリコン基板１０選択的な領域
に常法の選釈酸化法でフィールド酸化シリコン膜２を形
成し、更してアクティブ領域主面に薄いゲート酸化膜３
を形成する。次いでＣＶＤ法により全面に厚さ５００Ａ
乃至２５００＾の多結晶シリコン膜４全形成し、しかる
後燐（Ｐ’）などの不純物をドープして多結晶シリコン
膜４を低抵抗体Ｋ（ｌ［する。この場合、ドープド多結
晶シリコ７　膜ｆ　ＣＶ　Ｄ　法により成長させてもよ
い。続いて、例えばスバ、タリング法により全面に厚さ
５００Ａ乃至１５００Ａのモリブデンシリサイド（Ｍ。

Ｓ１□）膜５を形成する。更にこの主に同様にスバモリ
ブデン（Ｍｏ　）膜６を形成する。

次に第２図のように、常法のホトリングラフィ技術を用
いて前記多結晶シリコン膜４、モリブデンシリサイド膜
５、モリブデン膜６を所定のパターン形状にエツチング
し、前記フート酸化膜３上にゲート電極７を、フィール
ド酸化膜２上に配線パターン８全形成する。

次いで、第３図に示すように、前記シリコン基板をモノ
シラン（ＳｉＨ４）あるいはジクロルシラン（５ｉＨ２
ｃｔｚ　）ガス雰囲気中で適当彦条件、例えは温度６０
０℃乃至８００℃で熱処理することによりモリブデン膜
６の表面をノリサイド化してモリブデンシリサイド膜９
を虫取する。この結末、モリブデン膜６は上及び側面が
このモリブテンシリサイド膜９によって榎われ、前述の
下側のモリブデンシリサイド膜５と共にモリブデン膜６
の全周を完全に被覆することができ、モリブデン、即ち
メタルの表面の露呈が防止される。

その上で、全面にＡｓ、Ｐなどの不純物全イオン打込み
し、アクティブ領域にイオン打込層を形成しかつ不活性
ガス雰囲気（Ａｒ、１２）　　中で例えばｔｏｏｏ℃３
０分の熱処理を行なって前記打込み不純物の電気的活性
化を図り、これによりソース領域１０、ドＶイン頒琥１
１を形成する。この外理のとき同時に前記モリブデンシ
リサイド膜５．９を結晶化させ低抵抗体に化成する。

次に、第４図に示すように全面に層゛間絶縁膜、例えば
ＣＶＤ法によシリンシリケートガラス（ＰＳＧ）膜１２
’？形成し、これを熱処理してテンシフアイする。すｄ
に、常法通９ンース領域１０、ドレインｓｍｔｔ上にコ
ンタクトホール１３．１４を形成し、配線パターン８上
にコンタクトホール１５を形成し、かつ真空蒸着法によ
るアルミニウム膜の形成とホ）　ｌ）ソグラフィ技術と
によりアルミ配線（電極パターン）１６．１７．１８を
形成する。その上にフィイナルバ、ッンベーション膜１
９を形成すれば半導体装置が完成される。

以上のように構成された半導体装置によれは、ゲート電
極７はゲート酸化膜３直上の多結晶シリコン膜４と、そ
の上に設けられて全周曲ヲシリサイド膜５．９にて被覆
されたモリブデン膜６とで構成されていることになるた
め、所謂メタルゲートの低抵抗の効果が発揮されて素子
の高速化が達成される。一方、メタル（モリブデン）ゲ
ート６とゲート酸化膜３との間には多結晶シリコン膜４
が介在されていることから、シリコン基板１へのメタル
の拡散等が防止でき、素子の汚染が防止きれる。この効
果は前述したシリサイドを介在させるものよりも有効で
ある。更に、モリブデン膜６はその全周囲をモリブデン
シリサイド膜５．９によって完全に被覆されているため
、後工程の種々の条件によっても酸化されることはない
。シ、りがって、本例のようにメタルにモリブテノを使
用したときにもモリブデン膜６の昇華を防止して素子の
信頼性を高いものにできる。まｆｃＸ小例では配線パタ
ーン８に用いたモリブデン膜６もソリサイド膜５．９で
被覆しているので、配線パターンの信頼性を向上するこ
ともできる。

〔効果〕

（１）　　ケート電極を構成するメタルをメタルシリサ
イドにて被覆してメタルの露呈を防止しているのでメタ
ルの酸化を防止でき、素子の高速化全図る一方でメタル
の酸化を防止できる。

（２）　　メタルの酸化を防止し、かつＭＯやＷ等の昇
華を防止できるので、素子の信頼性を向上することがで
きる。

（３）　　メタルにＭＯ−ｉ使用したときには被彷はモ
リブデンシリサイドとなるため、耐薬品性にも強いとい
う幼芽もある。

（４）配線パターンのメタルをシリサイドで被覆すれば
、配線抵抗を低減して高速化を助長する。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではｈ＜、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、メタル材と
しては前述したモリブデンやタングステン（Ｗ）の他に
、タンタル（Ｔａ）等の高融点金属を使用してもよい。

〔利用分野〕

以上の説明では主として本発明者によってガされ次発、
明？その背景となった利用分野であるＭＯ８型電界効果
トランジスタに適用し穴場合について説明し女が、それ
に限定されるものではなく、たとえばＭＩＳ型電界効果
トランジスタ全般に適用でき、更には半導体装１２＜形
成する種々のメタル層に適用できる。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例装置をその製造工
程で示す各断面図であり、特に第４図は完成図である。 ■・・・シリコン基板、２・・フィールド酸（ｔ［，３
・・・ゲート酸化膜、４・・・多結晶シリコン膜、５・
・・ン・リサイド膜、６・・モリブデン膜、７・・ゲー
トｉｂ、８・・・配線パターン、９・・・モリブデンシ
リサイド膜、１０・・・ソース領域、１１・・ドレイン
領域、１２ｐｓＧ、ｔ６、ｔ７．１８・アルミ配線、１
９・・ファイナルハノシベーション。 第　　１　　図 ２°　＼ ／ 第　　２　　図 第　３　図 ′ｕ／／　　　　　　　　　　　　　　　　　　　　　
　１／ 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体装置に形成するメタル膜の全周囲をメタルシ
   リサイド膜で完全に被覆して前記メタル膜の露呈防止を
   図ったことを特徴とする半導体装置。 ２、　Ｍｒｑｉ型電界効果トランジスタのゲート電極を
   メタル膜にて形成し、このメタル膜をメタルシリサイド
   膜で被覆して々る特許請求の範囲第１項記載の半導体装
   置。 ３、　メタルにモリブデン等の高融点メタルを使用し、
   これ全モリブデンシリサイド膜で被覆し２て々る特許請
   求の範囲第１項記載の半導体装置。 ４　ゲート電極を多結晶シリコン膜と、メタルシリサイ
   ドで被覆したメタル膜との多層構造としてなる特許請求
   の範囲第１項乃至第３項記載の半導体装置。