JPS59214262A

JPS59214262A - 絶縁ゲ−ト電界効果トランジスタおよびその製造方法

Info

Publication number: JPS59214262A
Application number: JP8753583A
Authority: JP
Inventors: Shiyoujirou Sugashiro; 菅城　象二郎; Nobuyoshi Kobayashi; 伸好小林; Naoki Yamamoto; 直樹山本; Seiichi Iwata; 誠一岩田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-05-20
Filing date: 1983-05-20
Publication date: 1984-12-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ＭＩＳ　（絶縁ゲート）電界効果トランジス
タのゲート電極とソース・トレイン電極との間の絶縁膜
をゲート電極より自己整合的に形成した、高集積で高性
能のＭＩＳ電界効果トランジスリスよびその製造方法に
関する。

千硲÷丑捕＋〔発明の背景〕ＭＩＳ電界電界効果トランラスタいては、ゲート電極と
ソース・ドレイン電極との間の距離を短縮することか、
素子の微細化および素子の高速化につながる必要な手段
と考えられる。ところが、従来構造のＭ１Ｓ電界効果ト
ランジスタでは、ソース・トレイン電極とゲート電極と
は別々のホトマスクを用いた写真食刻技術を使って形成
されるため、ホトマスクの位置合せ精度に関連して、ソ
ース・ドレイン電極とゲート電極との間の距離を余り小
さくすることはできず、素子の微細化の妨げとなってい
る。また、このため、ゲート電極下部のチャンネル部と
ソース・ドレイン電ｉ間（ソース・トレイン部）の抵抗
が増大し、素子動作の遅延が太き（なり、素子の高速動
作の妨げとなっている。

ソース・ドレイン部の７−ト抵抗を減少させるためには
、ソース・ドレイン部の不純物拡散層をシリコン基板中
に深く形成する必要がある。しかし、ソース・ドレイン
部の拡散層をシリコン基板中深く形成すると、チャンネ
ル部に向っての横方向の拡散長も増大するため、チャン
ネル部の長さが減少する。このため、ゲート電極の幅を
広くする必裳かあり、素子の微細化の妨げとなる。

〔発明の目的〕

本発明の１］（的は、」−述の問題点の解決をはかるた
めに、ゲート電極とソース・ドレイン電極との間の圧器
１を自己整合的に小さくし、微細で、かつ、高速動作か
可能な構造のＭＩＳ　（絶縁ケ−１・）電界効果トラン
ジスタを提供することである。

〔発明の概要〕本発明は、上記の「１的を達成するために、ゲート電極
として高融点金属、とくに、タングステン、モリブデン
あるいはタンタルを用い、かつ、ソース・ドレイン電極
および配線とゲート電極との間の絶縁をゲート電極から
自己整合的に形成した高融点金属の酸化膜により確保す
るようにしたことを特徴とするものである。

一例として、ゲート電極としてタングステン、上記絶縁
膜としてゲート電極のタングステンの熱酸化膜を用いた
場合について、本発明の詳細な説明を加える。

第１図はタングステンをゲート電極とした通常のＭ　１
．Ｓ電界効果！・ランシスタのソース・ドレイン電極、
配線形成前の断面構造を示す図であり、１はタングステ
ンからなるゲート電極、２は二酸化シリコンからなるゲ
ート絶縁膜、３および４はそれぞれケ−１・電極１をマ
スクとして自己整合的にシリコン基板５の表面部に形成
されたソース拡散層および１・゛レイン拡散層、６は素
子分離用の選択酸化二酸化シリコン膜である。この構造
において、ケート電極」の」二面および側面のみに絶縁
膜を形成し、ソース拡散層３およびドレイン拡散層４」
ユには絶縁層を形成しないようにすれば、後にソース拡
散層３およびドレイン拡散層４上に形成するソースおよ
びトレイン電極、配線とゲート電極間の絶縁を確保する
ことができる。

第２図は酸素雰囲気中の熱処理によりタングステンを酸
化した場合の酸化タングステンの形成膜厚と熱処理温度
の関係を示したものである。図の横軸は熱処理温度の逆
数で、縦軸、は酸化タングステンの形成膜厚である。な
お、熱処理時間は３０分である。同図から明らかなよう
に、ゲート電極として用いたタングステンは、５００℃
近傍の低温においても、０１〜１μｍ程度の酸化膜形成
が可能である。一方、ソース拡散層およびドレイン拡散
層か形成されているシリコン基板は、５００℃程度の酸
素雰囲気中の熱処理により、ｌＱｎｍ以下の二酸化／リ
コン膜しか形成されない。また、この二酸化：シリコン
族は、フッ酸系のエッチ液により容易に除去できる。こ
れに対して、酸化タングステンは、フッ酸系エッチ液に
よるエッチ速度が二酸化シリコンのエッチ速度より小さ
い。したがって、第１図に示した構造の電界効果トラン
ジスタを５００℃程度の酸素雰囲気中で熱処理した後、
フ、７酸系のエッヂ液によるエツチングを行ない、ソー
スおよびドレイン拡散層３，４Ｊ：に形成された二酸化
シリコン族を除去した後にも、ゲート電極１の上面およ
び側面に形成された酸化タングステン膜は残存すること
になる。

また、酸化タングステンの伝導バントと価電子バンドの
エネルギー差は３ｅＶてあり、酸化タングステンは絶縁
膜として使用することができる。

以上に示したように、電界効果トランジスタのゲー（・
電極としてタングステン、さらにゲート電極の上面およ
び側面に自己整合的に形成した酸化タングステン膜を用
いることにより、極めて微細で、かつ、高速動作に優れ
たＭＩＳ電界効果トランジスリス得ることができる。

〔発明の実施例〕

以下、本発明の一実施例を第３図により説明する。

図ｔａｌに示すように、Ｐ型シリコン半導体基板１．１
上に熱酸化等により薄い二酸化シリコン膜１２を形成し
た後、この上に通常の化学気相成長法を用いて窒化シリ
コン膜１３を形成し、通常の写真食刻性を用いてシリコ
ン基板１１の活性領域を形成すべき部分の外側の素子分
離用領域上の窒化シリコン膜１３を除去する。その後、
シリコン基板の選択酸化を行ない、窒化シリコン膜１３
を除去した部分のシリコン基板１１を酸化して素子間の
分離に用いる厚い二酸化ンリコン膜１４を形成する。

次に、図（１〕）に示すように、窒化シリコン膜１３お
よび薄い二酸化シリコン膜１２を除去し、素子分離□用
酸化膜１４以外の部分でシリコン基板１１の表面を露出
させる。

次に、図ｆｃ）に示すように、表面を露出されたシリコ
ン基板１１を熱酸化し、基板の露出部分にＭＩＳ・電界
効果トランジスタのゲート絶縁膜となる薄い：二酸化シ
リコン膜１５を形成した。その後、スパッタ蒸着、ＣＶ
Ｄ等によりタングステン膜１６を被着し、さらにその上
にリンガラス膜１７を通常の化学気相−成長法で形成し
、通常の写真食刻法を用い、リンガラス膜１７およびタ
ングステン膜１６のうちのゲート電極に対応する部分を
残して他を除去し、いわゆるゲート電極を形成した。そ
の後、イオン打込み法により、ゲート電極となるタング
ステン膜１６が形成されていない領域のシリコン基板１
１の表面近傍にソース拡散層となるｎ型不純物層１８お
よびドレイン拡散層となるｎ型不純物層１９を形成し、
上記不純物層の活性化のために１０００℃程度の熱処理
を不活性雰囲気中で行なった。ここでタングステン膜１
６」二にリンガラス膜１７を設けたのは、上記イオン打
込み時に、タングステン膜１６を通して、いわゆるチャ
ンネリング現象により、ゲート電極のタングステン膜１
６下部にｎ型不純物層ができることを防ぐためである。

次に、図（（ｊ）に示すように、リンガラス膜１７をフ
ッ酸系エッチ液で除去した。このとき、タングステン膜
１６で覆われていない部分の薄い二酸化シリコン膜１５
は厚さ方向に一部ないしは全部が工・ソチされる。つい
で、酸素雰囲気中で５００℃程度の熱処理を行ない、タ
ングステン膜１６の上面および側面に酸化タングステン
膜２０を形成した。このとき、タングステン膜１６で覆
われていないｎ型拡散層１８および１９の表面も酸化さ
れ、薄い二酸化シリコン膜１５が形成されるが、この二
酸化シリコン膜の膜厚は］Ｑｎｍ以下である。その後、
通常の写真食刻法により、酸化タングステン膜２０の所
定部分に、ＣＦ４系のカスを用いたドライエツチングに
より開口を設け、後の工程で形成するアルミニウム系合
金配線層とタングステン膜１６との導通孔を後に形成す
るソース・トレイン電極から離れた位置に形成する。

次に、第３図＋ｅ＋に示すように、フッ酸系のエッチ液
により、二酸化ンリコン膜をエツチングして、タングス
テン膜１６および酸化タングステン膜２０で覆われてい
ない部分のｎ型不純物層１８および１９部分のシリコン
基板表面を露出させ、ソース電極孔。

２１および１・゛レイン電極孔２２を開口した。

次に、図山に示すように、全面にアルミニウム系合金層
を形成し、写真食刻法により、ゲート電極であるタング
ステン膜１６、ソースであるｎ型不純’＋ｌＡ　層１８
およびドレインであるｎ型不純物層１９に通ずるそれぞ
れのアルミニウム系合金配線層２３を形成しくゲート電
極１６の配線層は図では現われない）、ＭＩＳ電界効果
トランジスタを作製した。

ここで、ソース拡散層１８およびトレイン拡散層１９に
接続されたアルミニウム系合金配線層２３とゲート電極
として用いたタングステン膜１６との絶縁は酸化タング
ステン膜２０によって確保されている。

また゛、ソース電極孔２１およびドレイン電極孔２２と
ゲート電極として用いられているタングステン膜１（３
との距離は、酸化タングステン膜２０の膜厚と一致する
。第２図に示す通り、酸化タングステン膜の膜厚は０．
１から１．０μｍ程度まで制御できる。このため、本発
明によれば、ソース電極孔２１およびドレイン電極孔２
２とゲート電極として用いたタングステン膜１Ｇとの距
離も０．１〜１，０μｍ程度にすることができる。

一方、従来法によると、ソース電極孔およびドレイン電
極孔は写真食刻法によって形成される。

シタ力って、ソース電極孔および１・゛レイン電極孔と
ゲート電極との距離は、写真食刻法によりこれらの孔を
形成するときにおける、ゲート電極とホトマスクの位置
合せ精度以下にすることはできない。この位置合せ精度
は一般に０．５μｍ以上であり、さらに、ＭＩＳ電界効
果トランジスタの動作特性の安定性を考慮すると、ソー
ス電極孔および１ぜレイン電極孔とケート電極との距離
は１μｍ以上となる。

以上の実施例においては、タングステンを例にとって説
明したが、タングステンのほかに、阜すブデン、タンタ
ルを用いても同様な結果が得られる。

〔発明の効果〕

以上詳述したところから明らかなように、本発明によれ
ば、ケート電極とソース・ドレイン電極との距離を自己
整合的に小さくできるので、微細で、かつ高速動作が可
能なＭＩＳ電界電界効果フランジ１スタることができる
。

【図面の簡単な説明】

第１図はＭＩＳ電界効果トランジスリスゲート電極形成
時点における断面図、第２図はタングステンを酸素雰囲
気中で熱処理した場合における酸化２タングステンの形
成膜厚と熱処理温度の関係を示す図、第３図は本発明に
よるＭＩＳ電界効果トランジスタの製造］二程図である
。図において、１・・・タングステン膜からなるゲート電極２・・・二
酸化シリコン膜からなるゲート絶縁膜３・・・ソース拡
散層４・・・トレイン拡散層５・・シリコン基板６・・・素子分離用二酸化シリコン膜１１・・・シリコン半導体基板１２・・・二酸化シリコン膜１３・・窒化シリコン膜１４・・素子間の絶縁分離用二酸化シリコン膜１５・・
・二酸化シリコン膜Ｉ６・・・タングステン膜１７・・・リンガラス膜１８、１９・・ｎ型不純物層２０・・・酸化タング又テン膜２」・・・ソース電極孔２２・・・ドレイン電極孔２３・・・アルミニウム系合金配線層代理人弁理士　中利純之助ヤ　１　裔十３　図（Ｑ）ＩＣＣ）１１ｊ　　　　　　　　ｌ！：１矛３図（ｄ）りｎ

Claims

【特許請求の範囲】

１、第１尋電型の半導体基板の表面部に互に離れて設け
られた第２導電型のソース領域およびトレイン領域と該
両領域間の前記基板上にゲート絶縁膜を介して設けられ
たゲート電極を有し、前記ソース領域およびドレイン領
域」二にそれぞれ前記ケ−１・電極および前記両頭域を
除いた前記基板と絶縁されたソース電極およびドレイン
電極が設けられている絶縁ケ−１・電界効果トランジス
タにおいて、＋ｉｉｉ記ゲート電極をタングステン、モ
リブデンあるいはタンタルによって構成し、該ゲート電
極の、」二面および側面に該ゲート電極を構成する金属
の酸化物膜を形成し、該酸化物膜によって前記ゲート電
極と前記ソース電極配線およびドレイン電極配線との間
を絶縁したことを特徴とする絶縁ゲート電界効果トラン
ジスタ。