JPS59126628A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59126628A
JPS59126628A JP185583A JP185583A JPS59126628A JP S59126628 A JPS59126628 A JP S59126628A JP 185583 A JP185583 A JP 185583A JP 185583 A JP185583 A JP 185583A JP S59126628 A JPS59126628 A JP S59126628A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
silicon
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP185583A
Other languages
English (en)
Inventor
Yoshiyuki Hirano
平野 芳行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP185583A priority Critical patent/JPS59126628A/ja
Publication of JPS59126628A publication Critical patent/JPS59126628A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の拡攻層もしくは多結晶シリコン
などの配線層と層間の絶縁膜上の金属配線層とを接続す
るコンタクト窓の段差における核金属配線層の断線を防
止することを図った半導体装置の製造方法に関する。
第1図(a)〜(C)は、従来の多結晶シリコンゲート
MO8)ランジスタの製造方法について説明するための
工程順の断面図である。第1図(a)において、例えば
P型基板1に、フィールド酸化t&2を形成した後、そ
の酸化膜2を選択除去する。ゲート酸化)漠3、多結晶
シリコン層4を形成する。多結晶シリコン層はゲート電
極及び配線となる領域のみ選択的に残し、ソースドレイ
ン拡散層5a、5bを自己整合法で形成する。つぎに、
同図(b)のように、全面に気相成長法で、酸化膜もし
くはリンガラス(PSG)膜などの絶縁膜6を成長させ
、コンタクト窓7a、7bを開孔する。次に、同図(C
)のように、金属配線、たとえばアルミ8を蒸着しパタ
ーニングすることで、MOS)ランジスタを形成する。
この製造方法において、コンタクトざの開孔部7a、7
bの絶縁膜6の段差が大きく、急峻な場合、第2図で示
すように、金属配線8がコンタブト部で段切れする恐れ
があった。
これを改善する方法として、第3図に示すように、コン
タクト開孔部の絶縁膜6の段差9a、9bになだらかな
傾斜をつけて金属配線10の段差での被覆をよくして、
段切れを防止していた。この傾斜をつける方法としては
、コンタクト開孔用の感光性被膜(以下フォトレジスト
と言う)と下地の絶1琢膜の密着性を故意に悪くする方
法、たとえば、絶縁膜6の表面に化学的もしくは物理的
な処理を行なう方法や、エツチング速度の大きいリンガ
ラス層を薄く表面に形成する方法がある。このような方
法により、酸化膜のエツチングでのサイドエッチ殖を犬
キくシて、傾斜をつけていたが、このような方法では、
サイドエッチ量が大きすぎるなど、密層性にはらつきが
生じて、サイドエッチ量が一定しない場合があった。こ
のため、パターンの大きさに対する制御性が要求される
集積回路の製造方法で使用する場合、コンタクト窓周辺
の設計に十分な余裕をもたないと、コンタクト窓が拡が
シすぎた時、ソース・ドレイン電極とゲート電極が短絡
する場合があって、歩留りが安定しない恐れがめった。
本発明の目的は、前記の欠点をなくシ、かつ高集積化に
適した半導体装置の製造方法を提供するものである。
本発明では、シリカフィルムを回転塗布した時、コンタ
クト開孔部のような凹部にはシリカフィルムが厚く、段
部の高いb(には薄く塗布されることを利用して、コン
タクト開孔部を平坦化して段切れのない配線層を作る。
つぎに本発明の一実施例について説明する。
第4図(a)〜(f)は本発明の一実施例として、N型
シリコンゲートN■OSトランジスタの製造方法を示す
工程順の仕掛シ品基板の断面図である。まず、第4図(
a)のように、例えば、4〜15Ω・確の第1の導電型
、例えばP型シリコンウェーハ11を準備し、このシリ
コンウェーハ11の表面に、熱酸化で厚さ05μmg度
の酸化膜12を成長させ、トランジスタを形成させる領
域の酸化Jj−をエツチングによシ選択除去する。その
領域にゲート酸化膜13を熱酸化により500〜100
0Aの厚さで形成する。この後に、MOS トランジス
タのVTを設定するイオン注入を行なうこともある。つ
ぎに、厚さ0.4〜0.6μmの多結晶シリコン膜をシ
リコンウェーハ全面に成長させる。そして、この多結晶
シリコン膜に対してプラズマエッチなどによりMOSト
ランジスタのゲート市、極4または配線となる領域を残
してその他の領域の多結晶シリコン膜を除去する。さら
にNチャンネル型MOSトランジスタのソース及びドレ
イン領域の拡散層15a、15bにリンまたはヒ素のイ
オン注入をたとえば1015〜101−一の高注入tで
行なうか、または、リン等の熱拡散によって形成する。
なお、前記のソース及びドレインの形成工程でゲート電
極用多結晶シリコン13には、リンまたはヒ素の第2導
電型、例えば、N型不純物が導入され、低抵抗の電極と
なる。次いで、第4図(b) K示すように、シリコン
ウェーハ表面に気相成長法・により厚さ0.5〜1.0
μmの酸化シリコン膜もしくはリンカラス(PSG)等
の絶縁膜16を成長させる。次いで絶縁膜16に対して
電萼形成用のコンタクト窓17a、17bを形成する。
この孔は第2図で示すような急峻な段差となっていても
よい。つぎVて、コンタクトh孔後、第4図(C)のよ
うに、全面に気相成長法を用いて不純物のない多結晶シ
リコン層もしく IQリンをドープした多結晶シリコン
層18を0.5μm程市の厚さで形成する。このとき、
コンタクト開孔部にも多結晶シリコン層18が成長する
が、この部分では凹状態となっている。なおドープして
いない多結晶シリコン層の場合、リン等の不純物を導入
する工程を套装とする。次に、シリカフィルム膜19を
回転塗布法で形成する。その膜厚は、シリカフィルム1
9の粘度、コーティング時の回転数などで変わるが、平
坦ウェーハで通’#;500〜1000Aの厚さとなる
。コンタクトの凹部17a、17bにはくぼみがうまる
程度のハ2.さの3000〜5000Aのシリカフィル
ム20a、20bが形成される。次いで熱処理を500
℃程度で行なうとシリカフィルム膜19は二酸化シリコ
ンを主成分として固くなる。
次に、第4図(d)のように1酸化シリコン漠のドライ
エッチ(リアクティブイオンエッチなど)をコンタクト
開孔部の厚い酸化シリコン膜20a 、 20bのみが
残るように熱酸化シリコン膜が100OA〜2000A
除去されるエツチング時間を設定して行なう。それから
、このコンタクト開孔部に残された酸化シリコンI漠2
0a、20bをマスクとして第4図(e)のように多結
晶シリコン膜18のエツチングを行ない、 ノg18を
除去する。次いでコンタクト開孔部の酸化シリコン1l
i20a、20bを除去する。
この時、多結晶シリコン膜18の膜厚の1部、例えば1
000A程度を残しておき、コンタクト開孔部に残って
いる酸化シリコン膜20a、20bを先に除去してから
、残シの多結晶シリコン膜18を完全に除去する方法も
ある。このようにすれば、フィールド部分の酸化膜はエ
ツチングにさらされることがないからもとの状態の厚さ
を維持できる。
このような工程の完了後の状態を見ると、コンタクト開
孔部にのみ多結晶シリコン21a、21bが残り、他の
部分の多結晶シリコンは除去されている。
このコニ惨タクト開孔部には多結晶シリコン21a。
21bが残るため従来のように急峻な段差がやわらげ、
られ段差の高さも小さくなシ、コンタクト部は平坦に近
い形となる。次に、第4図(f)のように、全面にアル
ミ22を蒸着し、配線領域となる部分を選択的に残し、
450℃程度の温度のアロイ処理を行なってシリコンゲ
ートトランジスタが完成する。更に、素子領域の保護の
ため二酸化シリコン膜等の絶縁膜を気相成長法などによ
って形成し、配線に必要な部分にのみ開孔し製造工程が
完了する。
このような本発明方法では、シリカフィルムを回転塗布
した時の段部の高い所は薄くなり、段部の低いくぼんだ
所は厚く塗布されるという特性を利用して、コンタクト
開孔部の凹部に多結晶シリコン層を残し、コンタクト部
の開孔部の段差を低減することによってコンタクト開孔
部の金属配線の段切れを防止することができる。また、
コンタクト開孔部の孔の大きさは、テーパーエッチを利
用しなくてもすむため、フォトレジストで開孔された孔
の大きさと同じ大きさで絶縁膜に開けることができる。
ま7ζ、多結晶シリコンが開孔部に残るため、拡散層の
端までの距離を小さくすることができ、コンタクト周辺
における設計上のマージンを小さくすることも可能とな
って、高集積化に適したものと言える。
また、第4図において、コンタクト開化後に成長する多
結晶シリコン模18は成長時に不純物を導入しておくか
、成長後すぐに不純物を導入している。これをシリカフ
ィルムを回転塗布し熱処理L、更にコンタクト開孔部以
外のシリカフィルム膜を除去して第4図(d)の状態と
した後で、ンース・ドレイン拡散層と同一の不純物を多
結晶シリコン中に熱拡故もしくはイオン注入法で導入す
るようにして、多結晶シリコンをエツチング除去すれば
、ドープした多結晶シリコンのエツチング速度ハ速く、
ノンドープの多結晶シリコンはそれよシも遅くなる。上
記のエツチングレートの差を利用してコンタクト開孔部
を平坦化することも可能である。
なお、上側ではP型を第1導電型、N型を第2導電型と
したNチャンネルMO8)ランジスタを実施例として説
明したが、第1導電型をN型、第2導電型をP型として
、コンタクト開孔部に残す多結晶シリコンをP型(第2
導電型)のものとして、PチャンネルMO8)ランジス
タについて適用できることは言うまでもない。さらに、
Pチャンネル型とNチャンネル型のシリコンゲートMO
Sトランジスタを有する相補型MOSトランジスタにつ
いても、ノンドープの多結晶シリコン層を成長させる工
程と7オトレジストエ程を用いてイオン注入法などによ
シ、不純物の導入を切換えるどとを行なってP1拡散層
及び?多結晶シリコン層に対するコンタクト開孔部には
P型多結晶シリコンを、また、N型拡散層及びN型多結
晶シリコン層に対するコンタクト部にはN型多結晶シリ
コン層を残すことによシ、本発明と同様の構造を、それ
ぞれのMOSトランジスタに形成することができる。
また、コンタクト部の段差がなくなったため、金属配線
層の厚さを薄くしても配線の断線の恐れがなく、この上
に第2の金属配線層を形成する多層金属配線構造を適用
することも可能である。
【図面の簡単な説明】
第1図(a)〜(C)は従来のNチャンネルシリコンゲ
ートMO8)ランジスタの製造方法を説明するだめの工
程順の断面図、第2図は従来方法によ多形成したトラン
ジスタにおけるコンタクト段部の断線状態を示す図、第
3図は従来の方法で開孔部になだらかな傾斜をつけた場
合の断面図、第4図(al〜(f)は本発明の製造方法
の一実施例として示したNチャンネルMO8)ランジス
タの製造工程順の断面図である。 1.11・・・・・・P型基体、2.12・・・・・・
フィールド酸化膜、3,13・・・・・・ゲート[化膜
、4,14・・・・・・ゲート多結晶シリコン、5a、
15a、5b15b・・・・・・ソース及びドレイン拡
散層、6.16・・・・・・層間絶縁膜、7a、17a
、7b、17b・・・・・・コンタクト開孔部、8・・
・・・・金属配線層、9a。 9b・・・・・・なだらかな傾斜をつけた開孔部、10
・・・・・・金属配線層、18・・団・多結晶シリコン
層、19・・・・・・シリカフィルム、20a、zob
・・・・・・コンタクト開孔部の厚くなったシリカフィ
ルム、21a。 21b・・・・・・コンタクト開孔部に残した多結晶シ
リ第1図 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 第1導電型半導体基体表面上に設けられた第2導電型半
    導体領域と該基体上に形成された絶縁膜上の金属配線層
    を接続するだめのコンタクト窓を形成する工程と、つぎ
    に全面に多結晶シリコン層を形成し、この多結晶シリコ
    ン層に第2導電型不純物を導入する工程と、酸化シリコ
    ンを含有する被膜を回転塗布により全面に形成し表面を
    平坦化する工程と、前記コンタクト窓開孔部の多結晶シ
    リコンの凹部に前P岬化シリコン被嘆を残す工程と、前
    記残留した酸化ンリコン被幌をマスクとし前記多結晶シ
    リコン膜をか択的に除去する工程と、前記の残留する酸
    化シリコン被膜を除去して多結晶シリコン上に金属配線
    層を形成する工程とを含むことを特徴とする半導体装置
    の製造方法。
JP185583A 1983-01-10 1983-01-10 半導体装置の製造方法 Pending JPS59126628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP185583A JPS59126628A (ja) 1983-01-10 1983-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP185583A JPS59126628A (ja) 1983-01-10 1983-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59126628A true JPS59126628A (ja) 1984-07-21

Family

ID=11513153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP185583A Pending JPS59126628A (ja) 1983-01-10 1983-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59126628A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188314A (ja) * 1986-02-14 1987-08-17 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188314A (ja) * 1986-02-14 1987-08-17 Matsushita Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4551907A (en) Process for fabricating a semiconductor device
GB2040564A (en) Method of fabricating MOSFETs
JPS59214262A (ja) 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPS59126628A (ja) 半導体装置の製造方法
US6170815B1 (en) Method of fabricating a thin film transistor including forming a trench and forming a gate electrode on one side of the interior of the trench
JPS6161539B2 (ja)
JPS6097662A (ja) 半導体装置の製造方法
JPS62104078A (ja) 半導体集積回路装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPH06196553A (ja) 半導体装置
JPH04299564A (ja) 半導体装置の製造方法及び半導体装置
JPH028451B2 (ja)
JPS5817662A (ja) 半導体装置の製造方法
JPS6182456A (ja) 半導体装置の製造方法
JPH06232353A (ja) 半導体装置およびその製造方法
JPS60224245A (ja) 半導体装置の製造方法
JPH04225531A (ja) 半導体装置の製造方法
JPS59132649A (ja) 半導体固定記憶装置およびその製造方法
JPH0216019B2 (ja)
JPS59181645A (ja) 半導体装置の製造方法
JPH06283676A (ja) 半導体装置の製造方法
JPS59163870A (ja) 半導体装置の製造方法
JPS6236854A (ja) 半導体装置の製造方法
JPH0666312B2 (ja) 半導体装置の製造方法
JPS641065B2 (ja)