JPS60224245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60224245A JPS60224245A JP7939284A JP7939284A JPS60224245A JP S60224245 A JPS60224245 A JP S60224245A JP 7939284 A JP7939284 A JP 7939284A JP 7939284 A JP7939284 A JP 7939284A JP S60224245 A JPS60224245 A JP S60224245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact holes
- semiconductor device
- forming
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、コンタクトホールを改良した半導体装置の製
造方法に関する。
造方法に関する。
従来、半導体装置は例えば第１図（ａ） 、 （ｂ）に
示すように製造されている。まず、例えばＰ型のシリコ
ン基板１の表面に周知の技術によりＮ＋型の拡散層２を
形成した後、全面に絶縁膜３を形成する。つづいて、こ
の絶縁膜３上に、前記拡散層２の一部に対応する部分に
開孔部４を有するレジストパターン５を形成する（第１
図（ａ）図示）。次いで、このレジストパターン５をマ
スクとして反応性イオンエツチング（Ｒｘｇ）Ｋよシ絶
縁膜３を選択的に除去し、コンタクトホールσを形成し
て半導体装置を製造する（第１図（１））図示）。
示すように製造されている。まず、例えばＰ型のシリコ
ン基板１の表面に周知の技術によりＮ＋型の拡散層２を
形成した後、全面に絶縁膜３を形成する。つづいて、こ
の絶縁膜３上に、前記拡散層２の一部に対応する部分に
開孔部４を有するレジストパターン５を形成する（第１
図（ａ）図示）。次いで、このレジストパターン５をマ
スクとして反応性イオンエツチング（Ｒｘｇ）Ｋよシ絶
縁膜３を選択的に除去し、コンタクトホールσを形成し
て半導体装置を製造する（第１図（１））図示）。
しかしながら、従来技術によれば、ＲＩＢによシ絶縁膜
３を選択的に除去してコンタクトホール６を形成するた
め、第１図（ｂ）の工程の後、レジストパターン５を除
去してからコンタクトホール６にＭ等からなる電極配線
１を形成する際、第２図に示す如く断切れ８が生じると
いう欠点が生ずる。
３を選択的に除去してコンタクトホール６を形成するた
め、第１図（ｂ）の工程の後、レジストパターン５を除
去してからコンタクトホール６にＭ等からなる電極配線
１を形成する際、第２図に示す如く断切れ８が生じると
いう欠点が生ずる。
このようなことから、こうした断切れ８を防ぐために、
第３図に示す如くコンタクトホール６の角部に曲線状の
テーパ一部９をつけたシ、第４図に示す如く逆円錐台状
のテーパ一部１０をつける手段が採られている。しかし
ながら、これらの方法においては、テーパ一部９（又は
２０）の角度を適切にコントルールすることが困難であ
るため、断切れを十分に防止できない場合がある。
第３図に示す如くコンタクトホール６の角部に曲線状の
テーパ一部９をつけたシ、第４図に示す如く逆円錐台状
のテーパ一部１０をつける手段が採られている。しかし
ながら、これらの方法においては、テーパ一部９（又は
２０）の角度を適切にコントルールすることが困難であ
るため、断切れを十分に防止できない場合がある。
本発明は上記事情に鑑みてなされたもので、電極配線と
基板表面の拡散層等とのコンタクト性を良好に保ち、し
かも製造マージンの大きい半導体装置の製造方法を提供
することを目的とするものである。
基板表面の拡散層等とのコンタクト性を良好に保ち、し
かも製造マージンの大きい半導体装置の製造方法を提供
することを目的とするものである。
本発明は、絶縁膜にコンタクトホールを形成後、全面に
導電性膜を堆積し、これをコンタクトホールの内壁にの
み残存するようにエツチングしてからコンタクトホール
に電極配線を形成することによって、電極配線と拡散層
等とのコンタクト性を良好にすることを図ったものであ
る。
導電性膜を堆積し、これをコンタクトホールの内壁にの
み残存するようにエツチングしてからコンタクトホール
に電極配線を形成することによって、電極配線と拡散層
等とのコンタクト性を良好にすることを図ったものであ
る。
以下、本発明の一実施例を第５図（ａ）〜（ｅ）を参照
して説明する。
して説明する。
〔１〕まず、例えばＰ型のシリコン基板１１上にゲート
酸化膜１２を介してゲート電極１３を形成した後、この
ゲート電極１３をマスクとして基板１１にｎ型不純物を
導入しＮ＋型の拡散層Ｉ４を形成した。つづいて、全面
に層間絶縁膜として厚さ１μｍのＣＶＤ８１０．膜１５
を堆積した（第５図（ａ）図示）。次いで、このＣＶＤ
８１０．膜１５上にレジスト膜を堆積した後、写真蝕刻
法によシ前記ゲート電極１３及び拡散層１４の夫々の一
部に対応する開孔部１６ａ、１６ｂを有するレジストパ
ターン１２を形成した。しかる後、このレジストパター
ンＩ７をマスクとして前記ＣＶＤ８１０．膜１５をＲＩ
ＩＣによシ選択的に除去し、コンタクトホール１８ｈ、
１８ｂを形成した（第５図（ｂ）図示）。
酸化膜１２を介してゲート電極１３を形成した後、この
ゲート電極１３をマスクとして基板１１にｎ型不純物を
導入しＮ＋型の拡散層Ｉ４を形成した。つづいて、全面
に層間絶縁膜として厚さ１μｍのＣＶＤ８１０．膜１５
を堆積した（第５図（ａ）図示）。次いで、このＣＶＤ
８１０．膜１５上にレジスト膜を堆積した後、写真蝕刻
法によシ前記ゲート電極１３及び拡散層１４の夫々の一
部に対応する開孔部１６ａ、１６ｂを有するレジストパ
ターン１２を形成した。しかる後、このレジストパター
ンＩ７をマスクとして前記ＣＶＤ８１０．膜１５をＲＩ
ＩＣによシ選択的に除去し、コンタクトホール１８ｈ、
１８ｂを形成した（第５図（ｂ）図示）。
〔舅〕次に、前記レジストパターン１１を剥離した後、
化学気相成長法により全面に高融点金属膜列えばＭｏ膜
１９を３０００Ｘ堆積した（第５図（Ｃ）図示）。つづ
いて、このＶＯ膜１９をＲＩＥによりエツチングし、コ
ンタクトホール１１Ｊａ、１８ｂの側壁にテーパー状の
Ｍｏ膜１９ａ、１９ｂを残存させた（第５図（ｄ）図示
）。次いで、全面にＡ／を蒸着したのチ、バターニング
してコンタクトホール１８ａ。
化学気相成長法により全面に高融点金属膜列えばＭｏ膜
１９を３０００Ｘ堆積した（第５図（Ｃ）図示）。つづ
いて、このＶＯ膜１９をＲＩＥによりエツチングし、コ
ンタクトホール１１Ｊａ、１８ｂの側壁にテーパー状の
Ｍｏ膜１９ａ、１９ｂを残存させた（第５図（ｄ）図示
）。次いで、全面にＡ／を蒸着したのチ、バターニング
してコンタクトホール１８ａ。
１１Ｊｂを介してゲート電極１３、拡散層１４に夫々電
気的に接続するＡ／電極配線２０ａ。
気的に接続するＡ／電極配線２０ａ。
２０ｂを形成し、半導体装置を製造した（第５図（ｅ）
図示）。
図示）。
しかして、本発明によれば、Ｃ’ＶＤ Ｓｉｎ、膜゛１
５にコンタクトホール１８ａ、１８ｂを形成した後、化
学気相成長法により全面にＭｏ膜１９を堆積し、ＲＩＥ
によりこれをコンタクトホールｌ１ｌａ、１８ｂの側壁
にテーパー状に残存させてからＡ／電極配線２０ａ、２
０ｂを形成するため、従来の如（Ａ／電極配線ＺＯａ
１２０ｂに断切れを生ずることなく、これをゲート電極
１３や拡散層１４に電気的に良好に接続することができ
る。また、上記と同様な理由よシ、仮にコンタクトホー
ル１８ａ、１８ｂでＭ電極配線２０ａ、２０ｂが直接ゲ
ート電極１３等に接続しない場合でも、第６図に示す如
く、コンタクトホール１８ｂの内壁のテーパー状のＭｏ
層Ｊ９ｂによりＡ１軍極配ｆ！１２０ｂと拡散層１４と
のコンタクト性は良好となる。なお、Ａ／電極配線２０
ａとゲート電極１３とのコンタクト性についても同様に
良好である。更に、従来のコンタクトホールの絶縁膜に
テーパ一部を設ける技術と比べ制御性もよく、製造マー
ジンが大きい。
５にコンタクトホール１８ａ、１８ｂを形成した後、化
学気相成長法により全面にＭｏ膜１９を堆積し、ＲＩＥ
によりこれをコンタクトホールｌ１ｌａ、１８ｂの側壁
にテーパー状に残存させてからＡ／電極配線２０ａ、２
０ｂを形成するため、従来の如（Ａ／電極配線ＺＯａ
１２０ｂに断切れを生ずることなく、これをゲート電極
１３や拡散層１４に電気的に良好に接続することができ
る。また、上記と同様な理由よシ、仮にコンタクトホー
ル１８ａ、１８ｂでＭ電極配線２０ａ、２０ｂが直接ゲ
ート電極１３等に接続しない場合でも、第６図に示す如
く、コンタクトホール１８ｂの内壁のテーパー状のＭｏ
層Ｊ９ｂによりＡ１軍極配ｆ！１２０ｂと拡散層１４と
のコンタクト性は良好となる。なお、Ａ／電極配線２０
ａとゲート電極１３とのコンタクト性についても同様に
良好である。更に、従来のコンタクトホールの絶縁膜に
テーパ一部を設ける技術と比べ制御性もよく、製造マー
ジンが大きい。
なお、上記実施例では導電性膜としてＶＯ膜を用いたが
、これに限らず、白金膜、タングステン膜等でもよい。
、これに限らず、白金膜、タングステン膜等でもよい。
また、上記実施例ではＭＯ膜を化学気相成長法により形
成したが、これに限らず、コンタクトホールの側壁にＭ
Ｏ膜等の導電性膜を均一に形成することができる方法な
ら全てよい。
成したが、これに限らず、コンタクトホールの側壁にＭ
Ｏ膜等の導電性膜を均一に形成することができる方法な
ら全てよい。
以上詳述した如く本発明によれば、電極配線のコンタク
ト性が良好で、かつ製造マージンの大きい高信頼性の半
導体装置の製造方法を提供できる。
ト性が良好で、かつ製造マージンの大きい高信頼性の半
導体装置の製造方法を提供できる。
第１図（ａ） 、 （ｂ）は従来の半導体装置の製造方
法を工程順に示す断面図、第２図は従来方法による電極
配線の断切れを説明するための半導体装置の断面図、第
３図及び第４図は夫々絶縁膜にテーパ一部を設けた半導
体装置の断面図、第５図（ａ）〜（ａ）は本発明の一実
施例に係る半導体装置の製造方法を工程順に示す断面図
、第６図は本発明方法によるＡＩ！電極配線と拡散層と
のコンタクト性を説明するための半導体装置の断面図で
ある。 １１・・・Ｐ型のシリコン基板、１２・・・ゲート酸化
膜、１３・・・ゲート電極、１４・・・Ｎ＋型の拡散層
、１５−Ｃ’ ＶＤ −８１０，膜、１６・・・開孔部
、１１・・・レジストパターン、ｌｅａ、Ｚ８ｂ・・・
コンタクトホール、１９．１９ａ、１９ｂ−・Ｍｏ膜（
導電性膜） 、２０ ａ ＃ ２０ ｂ・・・ＡＩ！電
極配線。 出願人代理人 弁理士 鈴 江 武 彦第１図 （ａ） （１）） 第２図 第３図 第４−！ 第５図
法を工程順に示す断面図、第２図は従来方法による電極
配線の断切れを説明するための半導体装置の断面図、第
３図及び第４図は夫々絶縁膜にテーパ一部を設けた半導
体装置の断面図、第５図（ａ）〜（ａ）は本発明の一実
施例に係る半導体装置の製造方法を工程順に示す断面図
、第６図は本発明方法によるＡＩ！電極配線と拡散層と
のコンタクト性を説明するための半導体装置の断面図で
ある。 １１・・・Ｐ型のシリコン基板、１２・・・ゲート酸化
膜、１３・・・ゲート電極、１４・・・Ｎ＋型の拡散層
、１５−Ｃ’ ＶＤ −８１０，膜、１６・・・開孔部
、１１・・・レジストパターン、ｌｅａ、Ｚ８ｂ・・・
コンタクトホール、１９．１９ａ、１９ｂ−・Ｍｏ膜（
導電性膜） 、２０ ａ ＃ ２０ ｂ・・・ＡＩ！電
極配線。 出願人代理人 弁理士 鈴 江 武 彦第１図 （ａ） （１）） 第２図 第３図 第４−！ 第５図
Claims (2)
- （１）半導体基板上に絶縁膜を形成する工程と、この絶
縁膜にコンタクトホールを開孔する工程と、全面に導電
性膜を形成する工程と、この導電性膜をコンタクトホー
ルの側壁にのみ残存するようにエツチングする工程と、
前記コンタクトホールに電極配線を形成する工程とを具
備することを特徴とする半導体装置の製造方法。 - （２）導電性膜を化学気相成長法によ多形成することを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7939284A JPS60224245A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7939284A JPS60224245A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60224245A true JPS60224245A (ja) | 1985-11-08 |
Family
ID=13688588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7939284A Pending JPS60224245A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60224245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317193A (en) * | 1992-05-07 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Contact via for semiconductor device |
-
1984
- 1984-04-20 JP JP7939284A patent/JPS60224245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317193A (en) * | 1992-05-07 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Contact via for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776960B2 (ja) | 半導体装置の製造方法 | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| JPH0415619B2 (ja) | ||
| JPS60224245A (ja) | 半導体装置の製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS5923544A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS61154046A (ja) | 半導体装置 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS5817662A (ja) | 半導体装置の製造方法 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| JPS63194365A (ja) | 半導体装置の製造方法 | |
| JPS59126628A (ja) | 半導体装置の製造方法 | |
| JPS6028272A (ja) | 半導体装置 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS61158174A (ja) | 半導体装置及びその製造方法 | |
| JPS6262517A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPS58169964A (ja) | 半導体装置 | |
| JPH0878517A (ja) | 半導体装置 | |
| JPH10189726A (ja) | 半導体装置の製造方法 | |
| JPH0324780B2 (ja) | ||
| JPS6074614A (ja) | 半導体装置の製造方法 | |
| JPH065539A (ja) | 半導体装置の製造方法 |