JPH0878517A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0878517A
JPH0878517A JP20872094A JP20872094A JPH0878517A JP H0878517 A JPH0878517 A JP H0878517A JP 20872094 A JP20872094 A JP 20872094A JP 20872094 A JP20872094 A JP 20872094A JP H0878517 A JPH0878517 A JP H0878517A
Authority
JP
Japan
Prior art keywords
contact
conductor layer
electrode
contact conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20872094A
Other languages
English (en)
Inventor
Hisami Otsuka
久美 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20872094A priority Critical patent/JPH0878517A/ja
Publication of JPH0878517A publication Critical patent/JPH0878517A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 コンタクトの合わせずれが生じた場合でもコ
ンタクト抵抗の増大を招かない半導体装置を提供する。 【構成】 半導体基板11上に形成され、端部に曲部を
有する下層コンタクト導体層15と、前記下層コンタク
ト導体層15が形成された前記半導体基板11を覆う絶
縁層17と、前記下層コンタクト導体層15の少なくと
も一部を露出せしめるように前記絶縁層17に開口され
たコンタクトホール13と、前記コンタクトホールを通
じて、前記下層コンタクト導体層15と接続される上層
コンタクト導体層18とを具備することを特徴としてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の配線層間
のコンタクト部の改良に関し、特に微細配線が要求され
る半導体装置の多層配線コンタクト部の改良に関する。
【0002】
【従来の技術】近年半導体装置の高集積化に伴い、半導
体チップ内部の配線も微細化し多層配線も多用されてい
る。このような多層配線で、下層の配線層と上層の配線
層とのコンタクトをとる場合には、下層の配線層上の絶
縁膜にコンタクトホールと呼ばれる開口部を形成し、そ
の上に上層の配線層を堆積している。このとき合わせず
れを考慮して、コンタクト面積以上に下層の配線層の面
積を大きくしていた。
【0003】ところが高集積化に伴って、配線の幅やコ
ンタクトホールの径が小さくなることにより、上層の配
線層と下層の配線層とのコンタクトをとる場合に、コン
タクトホールが下層の配線層からずれる、いわゆるコン
タクトの合わせずれが問題になってきている。これは現
在のリソグラフィ技術の限界に近づいているためであ
る。このコンタクトの合わせずれがコンタクト抵抗の増
加を引き起こし、ひいては半導体素子の動作速度の低下
など素子特性に重大な影響を及ぼす。
【0004】図6は一般的な集積回路装置の表層配線部
の一部を模式的に表した断面図である。半導体素子(不
図示)が形成された半導体基板21の上に第1の絶縁層
22が形成され、その上に第1の導体層(電極)25が
形成されている。第2の絶縁膜23を介して第2の導体
層(例えばX配線)26が形成され、前記電極25とコ
ンタクト部28で接続されている。第2の導体層26の
上にはさらに第3の絶縁層24を介して第3の導体層
(例えばY配線)27が形成され、第2の導体層26と
コンタクト部29で接続されている。このように表層配
線部は、多層に形成され、導体層間の接続のためのコン
タクト部が随所に設けられる。なお図では導体層が3層
の場合を示したが、導体層数はこれに限られるものでは
ない。
【0005】図7(a)はこのようなコンタクトの1例
を代表的に示したコンタクト部の断面図である。すなわ
ち半導体基板21に形成された第1の絶縁膜22の上に
電極25が形成されている。この電極25は例えば燐
(P)拡散を施してパターニングしたポリシリコンの電
極である。この上の第2の絶縁膜23にコンタクトホー
ルを開口し、その上にパターニングしたアルミ配線26
が形成されている。
【0006】図7(a)はコンタクトずれがない場合で
あるが、配線が微細化してくると図7(b)のようにコ
ンタクトがずれる場合がある。図7(b)では電極1と
アルミ配線3との接触面積が小さくなり、コンタクト抵
抗が大きくなるという問題が生じる。
【0007】
【発明が解決しようとする課題】上記のように従来の半
導体装置においては、上層と下層の配線層層のコンタク
トをとるときに、コンタクトの合わせずれが生じるとい
う問題があった。本発明は上記事情に鑑みてなされたも
ので、コンタクトの合わせずれが生じた場合でもコンタ
クト抵抗の増大を招かない半導体装置を提供しようとす
るものである。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置は、半導体基板上に形成され、端
部に曲部を有する下層コンタクト導体層と、前記下層コ
ンタクト導体層が形成された前記半導体基板を覆う絶縁
層と、前記下層コンタクト導体層の少なくとも一部を露
出せしめるように前記絶縁層に開口されたコンタクトホ
ールと、前記コンタクトホールを通じて、前記下層コン
タクト導体層と接続される上層コンタクト導体層とを具
備することを特徴としている。
【0009】さらに前記下層コンタクト導体層端部の前
記曲部は、前記下層コンタクト導体層端部を中央部より
上方に位置させる曲部であるか、あるいは前記下層コン
タクト導体層端部を中央部より下方へ位置させる曲部で
あることを特徴としている。前記曲部は屈曲形状と湾曲
形状を含み、上層コンタクト導体層が前記曲部と接触す
る状態をも正常な接続状態とする。
【0010】
【作用】前記局部は、下層コンタクト導体層端部におけ
る接触面積を増大させる効果を有し、上層コンタクト導
体層がずれて接触した場合でも、必要な接触面積を確保
することができる。
【0011】
【実施例】以下、図面を参照しながら実施例を説明す
る。図1(a)には本発明の一実施例に係る半導体装置
の電極部の拡大断面図が示されている。すなわち半導体
素子(不図示)が形成された半導体基板11上に第1の
絶縁膜12が形成され、その上には側面が酸化膜16で
覆われ、中央部が陥没したポリシリコンの電極15が形
成され、第2の絶縁膜17に開口されたコンタクトホー
ル13には引き出し電極18が被着され、電極15と接
続されている。この例は電極15と取り出し電極18と
がずれることなく、所定の位置に接続された例を示して
いる。一方図1(b)は引き出し電極18が電極15に
対してずれた状態を示している。この実施例では電極1
5がその周縁部が中央部に対し上部に屈曲して突出して
いる。従ってコンタクトホール13がずれて形成された
場合でも、引き出し電極18は電極15の屈曲部の側面
に付着するので、接触面積は屈曲部がない場合に比較し
て大きくなる。これにより合わせずれによる接触抵抗の
増大を防ぐことができる。
【0012】本発明を用いて作成したコンタクトにおけ
るコンタクト抵抗の低減効果について説明する。図2は
端部にある突起部のボトム部分の幅がaである凹型のポ
リシリコン電極15の配線パターン上に、直径dのコン
タクトを開けたときのコンタクトの位置によるコンタク
ト抵抗の変化を示している。横軸は電極15のエッジか
らコンタクトの近い方のエッジまでの距離で、縦軸はコ
ンタクト抵抗を表している。Pは従来の長方形断面の電
極を用いた場合の特性で、Qは本発明の電極を用いた場
合の特性である。図のように本発明を用いれば、従来電
極ではコンタクトが配線からずれていくに従ってコンタ
クト抵抗は増加していくが、本発明の電極ではコンタク
トが配線からずれてもコンタクト抵抗は従来プロセスに
比較して小さく、コンタクトの合わせずれが起こっても
コンタクト抵抗の増大が防止できることがわかる。
【0013】図1に示した半導体装置のコンタクト部
は、図3に段階的に示したプロセスにより製造し得る。
先ず図3(a)に示すように半導体基板11上に形成さ
れた絶縁膜12上にポリシリコンを膜厚300nm堆積
する。次に、熱拡散法により燐(P)をポリシリコンに
添加して電極層15を形成する。ポリシリコンへの燐の
添加方法は熱拡散法に代えてイオン注入法であってもよ
い。次にこの電極層を、その側壁が順テーパ形状になる
ようにエッチング加工して、上端幅500nmの電極1
5をする。
【0014】次に熱酸化法により電極15上に膜厚5n
mの酸化膜16を形成する。この場合熱酸化法に代えて
CVD法か酸化剤を含む溶液のウェット処理を用いても
良い。次にRIE(Reactive Ion Eching ) 法により
ポリシリコンの電極15の上部を選択的に深さ約100
nmでエッチングすると図3(b)に示す形状が得られ
る。このときエッチングは凹部内壁にテーパがつき、か
つ酸化膜とポリシリコンとの選択比が比較的小さい条件
で行う。例えば塩素ガス流量100SCCM、圧力10
Pa、温度−30℃、パワー密度0.39W/cm2 の
RIEを行うと、酸化膜とポリシリコンの選択比が20
となり、好ましい結果が得られる。この条件下ではポリ
シリコンの電極15の中央部は酸化膜16を含めてエッ
チングされるが、電極15の周縁部は上から見た場合に
電極15の側壁についた酸化膜16がポリシリコンに対
する充分に厚いマスク材となるので、ポリシリコンの周
縁部はエッチングされずに、図3(b)に示す形状とな
る。
【0015】また酸化膜16が無い場合でも、酸化膜と
ポリシリコンの選択比がある条件にてエッチングするこ
とにより、ポリシリコン15の側壁についた自然酸化膜
がポリシリコンに対するマスク材として働き、図3
(b)のような加工形状を得ることが可能である。この
場合は熱酸化膜16の形成工程は不要となる。
【0016】次に電極15上に絶縁膜17を減圧CVD
法により、1000nm形成する。更にリソグラフィ技
術によりレジストのコンタクトホールのパターンマスク
を作成し、このマスクを用いてRIE法によりコンタク
トホール部の絶縁膜17を除去してコンタクトホール1
3を形成した後に、レジストを除去し図3(c)に示す
形状を得る。
【0017】次にアルミニウム電極18をスパッタリン
グにより全面に500nm成膜する。またTi30nm
/TiN80nmのバリアメタル層をスパッタリングに
より堆積した後にアルミニウムを成膜しても良い。そし
てリソグラフィ技術によりレジストの配線パターンマス
クを作成し、このマスクを用いてRIE法で加工して図
1に示したコンタクト配線部を得る。
【0018】図1において(a)のようなコンタクトの
合わせずれがない場合には電極15とアルミ電極18と
の接触面積はポリシリコン15の上面の形状が平坦な場
合と同じである。しかし(b)のようにコンタクトの合
わせずれがあるときは、アルミ配線18が電極15の上
面の両端にある突出部の左右どちらかに接触するため
に、電極15の上面の形状が平らな場合と比べて接触面
積が大きくなるので、コンタクト抵抗は小さくなる。
【0019】また電極15の形状について、図1の他に
図4(a)〜(c)のような形状に加工することによっ
ても本発明の効果を得ることができる。(a)は電極1
5の側壁にテーパがない例、(b)はさらに周縁部上面
に平坦部を設けた例、(c)はさらに側壁にテーパを設
けた例を示す。
【0020】あるいは電極15を凹型に加工しなくて
も、図5(a)〜(f)に示すように絶縁膜12をエッ
チング等により予め加工して、電極15の周縁部に屈曲
部を設けるようにしても、本発明による効果を得ること
ができる。例えば(a)の形状は次のようにして製作さ
れる。先ず絶縁膜12上にパターニングされたレジスト
を形成し、RIE法により露出した絶縁膜12をテーパ
を付けながらエッチングする。このときCF系のガスを
用いたエッチングにより70度位のテーパを付けること
が可能である。そしてレジストを除去した後に燐(P)
を添加したポリシリコン15を形成して、絶縁膜12の
凹状に所望の形にパターニングすることによって、
(a)の形状を得ることができる。上記発明の実施例に
おいて、下層の導電層としてポリシリコンを用いたが、
アモルファスシリコンを再結晶化したポリシリコンやア
ルミニウムでもよい。
【0021】
【発明の効果】以上説明したように、本発明の半導体装
置のコンタクト部は、電極周縁部に曲部を設けているの
で、コンタクトホールの合わせずれが生じても接触面積
を確保することができる。益々微細化する半導体装置の
コンタクト形成に極めて有効な手段を提供するものとい
える。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体装置のコンタク
ト部の断面図で、(a)はずれが無い場合、(b)はず
れた場合を示す。
【図2】本発明の効果を説明する図で、(a)は電極の
エッジからコンタクトのエッジまでの距離とコンタクト
抵抗の関係を示したグラフ、(b)は距離の定義を示し
た図。
【図3】本発明の実施例の製造工程を段階的に示したコ
ンタクト部の断面図。
【図4】本発明の他の実施例のコンタクト部の断面図。
【図5】本発明のさらに他の実施例のコンタクト部の断
面図。
【図6】一般的な集積回路装置の表層配線層の断面図。
【図7】従来のコンタクト部を説明するコンタクト部の
断面図で、(a)はずれが無い場合、(b)はずれがあ
る場合を示す。
【符号の説明】
11…半導体基板、12…第1絶縁層、13…コンタク
トホール、15…電極、16…酸化膜、17…第2絶縁
膜、18…コンタクト

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成され、端部に曲部を
    有する下層コンタクト導体層と、 前記下層コンタクト導体層が形成された前記半導体基板
    を覆う絶縁層と、 前記下層コンタクト導体層の少なくとも一部を露出せし
    めるように前記絶縁層に開口されたコンタクトホール
    と、 前記コンタクトホールを通じて、前記下層コンタクト導
    体層と接続される上層コンタクト導体層と、を具備する
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記下層コンタクト導体層端部の前記曲
    部が、前記下層コンタクト導体層端部を中央部より上方
    に位置させる曲部であることを特徴とする請求項1記載
    の半導体装置。
  3. 【請求項3】 前記下層コンタクト導体層端部の前記曲
    部が、前記下層コンタクト導体層端部を中央部より下方
    へ位置させる曲部であることを特徴とする請求項1記載
    の半導体装置。
  4. 【請求項4】 前記上層コンタクト導体層が前記曲部と
    接触していることを特徴とする請求項1、2または3い
    ずれかに記載の半導体装置。
JP20872094A 1994-09-01 1994-09-01 半導体装置 Pending JPH0878517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20872094A JPH0878517A (ja) 1994-09-01 1994-09-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20872094A JPH0878517A (ja) 1994-09-01 1994-09-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH0878517A true JPH0878517A (ja) 1996-03-22

Family

ID=16560973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20872094A Pending JPH0878517A (ja) 1994-09-01 1994-09-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH0878517A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218689A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置とその製造方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218689A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置とその製造方法および電子機器

Similar Documents

Publication Publication Date Title
US6855610B2 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
US6232647B1 (en) Air gap with borderless contact
KR100256800B1 (ko) 콘택홀 제조방법
JPH06216125A (ja) 高集積半導体素子のコンタクトホール形成方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR100287009B1 (ko) 폴리사이드선 및 불순물 영역 각각이 깊이가 상이한 컨택홀에 노출되는 반도체 장치 제조 방법
US4933297A (en) Method for etching windows having different depths
US5600170A (en) Interconnection structure of semiconductor device
JPH10135331A (ja) 半導体装置のコンタクトホール形成方法
JP2616706B2 (ja) 半導体装置およびその製造方法
US5451819A (en) Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer
JPH0878517A (ja) 半導体装置
KR100243280B1 (ko) 반도체장치의 게이트패턴 및 그 제조방법
KR20000013433A (ko) 선택적 금속 실리사이드막 형성방법
US20020173132A1 (en) Integrated circuit having an antifuse and a method of manufacture
JPH05226333A (ja) 半導体装置の製造方法
KR100498855B1 (ko) 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
KR100325465B1 (ko) 반도체 소자의 제조방법
JP2855981B2 (ja) 半導体装置の製造方法
JP2755226B2 (ja) 半導体装置の製造方法
KR101026372B1 (ko) 반도체 장치의 비트라인 형성방법
JP2828089B2 (ja) 半導体装置の製造方法
KR0135837B1 (ko) 콘택홀의 공정 여유도를 개선한 반도체장치의 제조방법
JPH06326050A (ja) 半導体装置及びその製造方法