JPH10125617A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10125617A JPH10125617A JP8277750A JP27775096A JPH10125617A JP H10125617 A JPH10125617 A JP H10125617A JP 8277750 A JP8277750 A JP 8277750A JP 27775096 A JP27775096 A JP 27775096A JP H10125617 A JPH10125617 A JP H10125617A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- tungsten
- silicon film
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000007789 gas Substances 0.000 claims abstract description 46
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 47
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- 230000000694 effects Effects 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 229910001507 metal halide Inorganic materials 0.000 claims description 6
- 150000005309 metal halides Chemical class 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 5
- 239000012808 vapor phase Substances 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 48
- 229920005591 polysilicon Polymers 0.000 abstract description 45
- 239000011737 fluorine Substances 0.000 abstract description 29
- 229910052731 fluorine Inorganic materials 0.000 abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 7
- 239000011261 inert gas Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 description 26
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 14
- 229910052736 halogen Inorganic materials 0.000 description 9
- 150000002367 halogens Chemical class 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- NLLZTRMHNHVXJJ-UHFFFAOYSA-J titanium tetraiodide Chemical compound I[Ti](I)(I)I NLLZTRMHNHVXJJ-UHFFFAOYSA-J 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】低抵抗でかつトランジスタのしきい値変動の無
い安定で信頼性のあるポリサイド構造またはメタル構造
の電極を、工程数が少なくかつプロセスマージンが十分
にある量産性のある方法で実現すること。 【解決手段】ＬＰ−ＣＶＤ法によりポリシリコン膜４を
約５００ｎｍ形成し、酸素を含む不活性ガスを１〜１０
分間流して酸化性雰囲気にし、２ｎｍ程度の厚さの酸化
シリコン層でなる拡散防止層５を形成する。ポリシリコ
ン膜６を堆積し、ジクロロシランガスと六フッ化タング
ステンガスを用いてタングステンシリサイド膜７を堆積
する。拡散防止層５により、フッ素がゲート酸化膜に拡
散して厚くするのを阻止する。
い安定で信頼性のあるポリサイド構造またはメタル構造
の電極を、工程数が少なくかつプロセスマージンが十分
にある量産性のある方法で実現すること。 【解決手段】ＬＰ−ＣＶＤ法によりポリシリコン膜４を
約５００ｎｍ形成し、酸素を含む不活性ガスを１〜１０
分間流して酸化性雰囲気にし、２ｎｍ程度の厚さの酸化
シリコン層でなる拡散防止層５を形成する。ポリシリコ
ン膜６を堆積し、ジクロロシランガスと六フッ化タング
ステンガスを用いてタングステンシリサイド膜７を堆積
する。拡散防止層５により、フッ素がゲート酸化膜に拡
散して厚くするのを阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に配線の形成方法に関する。
方法に関し、特に配線の形成方法に関する。
【０００２】
【従来の技術】近年の半導体装置の高集積化に伴う配線
幅の縮小、配線長の増大により配線抵抗は増大してい
る。特にゲート電極の配線抵抗の増大によるトランジス
タの動作速度の低下が問題になっている。そこで配線抵
抗を減少し、動作速度の向上を図る手段として従来の多
結晶シリコン膜上に高融点金属シリサイド膜を積層して
なるポリサイド構造のゲート電極が用いられるようにな
ってきた。またＤＲＡＭのビット線も、配線抵抗を下げ
るために、ゲート電極と同様なポリサイド構造の配線構
造が用いられるようになってきた。
幅の縮小、配線長の増大により配線抵抗は増大してい
る。特にゲート電極の配線抵抗の増大によるトランジス
タの動作速度の低下が問題になっている。そこで配線抵
抗を減少し、動作速度の向上を図る手段として従来の多
結晶シリコン膜上に高融点金属シリサイド膜を積層して
なるポリサイド構造のゲート電極が用いられるようにな
ってきた。またＤＲＡＭのビット線も、配線抵抗を下げ
るために、ゲート電極と同様なポリサイド構造の配線構
造が用いられるようになってきた。
【０００３】このポリサイド膜を形成する方法として、
多結晶シリコン膜をＣＶＤ法により堆積し、または、非
晶質シリコン膜を堆積後に６５０℃程度で多結晶化アニ
ールすることで多結晶シリコン膜を形成し、次いで、タ
ングステンシリサイド膜をＣＶＤ法によって堆積して、
２層構造の導電体膜を形成する工程が採用されている。
このタングステンシリサイド膜を堆積する場合、ＣＶＤ
装置内に原料ガスとしてシラン（ＳｉＨ4 ）ガスと六フ
ッ化タングステン（ＷＦ6 ）ガスを供給し、熱分解反応
のＣＶＤ堆積によりタングステンシリサイド膜が形成さ
れる。ところが、この反応により堆積したタングステン
シリサイド膜中に本来必要の無いフッ素（Ｆ）が約１０
16ａｔｏｍｓ／ｃｍ3 オーダーの高濃度で取り込まれ
る。その後の熱工程で、ポリシリコン膜中及びタングス
テンシリサイド膜中をフッ素が拡散していき、ゲート酸
化膜中に大量のフッ素が取り込まれることとなる。その
結果、ゲート酸化膜の膜厚が増大し、しきい値（Ｖｔ）
が変動するという問題点がある。そのため、この問題を
解決するために以下の方法が提案されている。
多結晶シリコン膜をＣＶＤ法により堆積し、または、非
晶質シリコン膜を堆積後に６５０℃程度で多結晶化アニ
ールすることで多結晶シリコン膜を形成し、次いで、タ
ングステンシリサイド膜をＣＶＤ法によって堆積して、
２層構造の導電体膜を形成する工程が採用されている。
このタングステンシリサイド膜を堆積する場合、ＣＶＤ
装置内に原料ガスとしてシラン（ＳｉＨ4 ）ガスと六フ
ッ化タングステン（ＷＦ6 ）ガスを供給し、熱分解反応
のＣＶＤ堆積によりタングステンシリサイド膜が形成さ
れる。ところが、この反応により堆積したタングステン
シリサイド膜中に本来必要の無いフッ素（Ｆ）が約１０
16ａｔｏｍｓ／ｃｍ3 オーダーの高濃度で取り込まれ
る。その後の熱工程で、ポリシリコン膜中及びタングス
テンシリサイド膜中をフッ素が拡散していき、ゲート酸
化膜中に大量のフッ素が取り込まれることとなる。その
結果、ゲート酸化膜の膜厚が増大し、しきい値（Ｖｔ）
が変動するという問題点がある。そのため、この問題を
解決するために以下の方法が提案されている。
【０００４】まず、タングステンシリサイド膜上に、下
のポリシリコン膜より高濃度にリン（Ｐ）がドープされ
たアモルファスまたは多結晶の仮設シリコン膜を形成
し、熱処理によりタングステンシリサイド膜中のフッ素
を優先的に仮設シリコン膜中に拡散させて、この仮設シ
リコン膜を除去する方法が、特開平６−２６７９７３号
公報に記載されている（第１の従来例）。
のポリシリコン膜より高濃度にリン（Ｐ）がドープされ
たアモルファスまたは多結晶の仮設シリコン膜を形成
し、熱処理によりタングステンシリサイド膜中のフッ素
を優先的に仮設シリコン膜中に拡散させて、この仮設シ
リコン膜を除去する方法が、特開平６−２６７９７３号
公報に記載されている（第１の従来例）。
【０００５】また、タングステンシリサイド膜上に酸化
シリコン膜を形成し、その後の熱処理でタングステンシ
リサイド膜中のフッ素を下層のポリシリコン膜に拡散さ
せずに上層のシリコン酸化膜中に拡散する方法が、特開
平４−３３６４６６号公報に記載されている（第２の従
来例）。
シリコン膜を形成し、その後の熱処理でタングステンシ
リサイド膜中のフッ素を下層のポリシリコン膜に拡散さ
せずに上層のシリコン酸化膜中に拡散する方法が、特開
平４−３３６４６６号公報に記載されている（第２の従
来例）。
【０００６】また、ポリシリコン膜上にアモルファスシ
リコン膜を形成し、そして非晶質タングステンシリサイ
ド膜を形成し、その上に酸化シリコン膜を形成して、熱
処理により多結晶タングステンシリサイド膜を膜底面か
ら固層成長して、タングステンシリサイド膜中のフッ素
を固層成長表面側に偏析させる方法が、特開平６−１０
４２０３号公報に記載されている（第３の従来例）。
リコン膜を形成し、そして非晶質タングステンシリサイ
ド膜を形成し、その上に酸化シリコン膜を形成して、熱
処理により多結晶タングステンシリサイド膜を膜底面か
ら固層成長して、タングステンシリサイド膜中のフッ素
を固層成長表面側に偏析させる方法が、特開平６−１０
４２０３号公報に記載されている（第３の従来例）。
【０００７】さらにタングステンシリサイド膜を堆積す
る方法で、原料ガスとして、ジクロロシラン（Ｓｉ
Ｈ4 ）ガスと六フッ化タングステン（ＷＦ6 ）ガスの代
わりに、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）ガスと六フ
ッ化タングステン（ＷＦ6 ）ガスを用いて堆積すること
で、タングステンシリサイド膜中のフッ素を減少する方
法も用いられている（第４の従来例）。
る方法で、原料ガスとして、ジクロロシラン（Ｓｉ
Ｈ4 ）ガスと六フッ化タングステン（ＷＦ6 ）ガスの代
わりに、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）ガスと六フ
ッ化タングステン（ＷＦ6 ）ガスを用いて堆積すること
で、タングステンシリサイド膜中のフッ素を減少する方
法も用いられている（第４の従来例）。
【０００８】またこのようなフッ素等のハロゲンによる
しきい値の変動を抑制するものではないが、ポリサイド
ゲート電極を構成するポリシリコン膜の代わりに酸素を
混入させた半絶縁性のポリシリコン膜（いわゆるＳＩＰ
ＯＳ膜）を用いる方法が、特開平４−２４６８６１号公
報に記載されている。ＳＩＰＯＳ膜によりボロン（Ｂ）
拡散を防ぐことで、ボロン（Ｂ）のイオン注入によりソ
ース・ドレイン領域を形成する際に、ゲート電極表面付
近に導入されたボロンが拡散してゲート酸化膜を突き抜
け、トランジスタのしきい値が変動することを防止する
方法である（第５の従来例）。
しきい値の変動を抑制するものではないが、ポリサイド
ゲート電極を構成するポリシリコン膜の代わりに酸素を
混入させた半絶縁性のポリシリコン膜（いわゆるＳＩＰ
ＯＳ膜）を用いる方法が、特開平４−２４６８６１号公
報に記載されている。ＳＩＰＯＳ膜によりボロン（Ｂ）
拡散を防ぐことで、ボロン（Ｂ）のイオン注入によりソ
ース・ドレイン領域を形成する際に、ゲート電極表面付
近に導入されたボロンが拡散してゲート酸化膜を突き抜
け、トランジスタのしきい値が変動することを防止する
方法である（第５の従来例）。
【０００９】第１の従来例を用いて、タングステンポリ
サイドゲート電極トランジスタを形成する方法を説明す
る。第１の従来例を説明するための工程順断面図を図８
に示す。
サイドゲート電極トランジスタを形成する方法を説明す
る。第１の従来例を説明するための工程順断面図を図８
に示す。
【００１０】まず、図８（ａ）に示すように、Ｐ型シリ
コン基板１上に、通常の方法を用いて、素子分離用の酸
化シリコン膜２を形成する。次に、ゲート酸化膜用のシ
リコン酸化膜３を約６〜２０ｎｍ程度形成する。次にシ
ランガスを用いて減圧式化学気相成長（ＬＰ−ＣＶＤ）
法によりポリシリコン膜２２を約１００ｎｍ形成し、そ
してシラン（ＳｉＨ4 ）ガスと六フッ化タングステン
（ＷＦ6 ）ガスを用いてＬＰ−ＣＶＤ法でタングステン
シリサイド膜７Ａを約１００ｎｍ成膜する。次に通常の
イオン注入法によりタングステンシリサイド膜７Ａを通
してその下部のポリシリコン膜２２に導電性を持たせる
ためにリンを１０14〜１０15ｃｍ-2程度のドーズ量で注
入する。
コン基板１上に、通常の方法を用いて、素子分離用の酸
化シリコン膜２を形成する。次に、ゲート酸化膜用のシ
リコン酸化膜３を約６〜２０ｎｍ程度形成する。次にシ
ランガスを用いて減圧式化学気相成長（ＬＰ−ＣＶＤ）
法によりポリシリコン膜２２を約１００ｎｍ形成し、そ
してシラン（ＳｉＨ4 ）ガスと六フッ化タングステン
（ＷＦ6 ）ガスを用いてＬＰ−ＣＶＤ法でタングステン
シリサイド膜７Ａを約１００ｎｍ成膜する。次に通常の
イオン注入法によりタングステンシリサイド膜７Ａを通
してその下部のポリシリコン膜２２に導電性を持たせる
ためにリンを１０14〜１０15ｃｍ-2程度のドーズ量で注
入する。
【００１１】次に、図８（ｂ）に示すように、タングス
テンシリサイド膜７Ａ上にＬＰ−ＣＶＤ法によりポリシ
リコン膜又はアモルファスシリコン膜からなる仮設シリ
コン膜２３を形成する。そして、通常のイオン注入法に
より仮設シリコン膜２３中に、タングステンシリサイド
膜７Ａの下部のポリシリコン膜２２の場合より約２桁高
い１０16〜１０17ｃｍ-2程度の高ドーズ量でリンのイオ
ン注入を行う。
テンシリサイド膜７Ａ上にＬＰ−ＣＶＤ法によりポリシ
リコン膜又はアモルファスシリコン膜からなる仮設シリ
コン膜２３を形成する。そして、通常のイオン注入法に
より仮設シリコン膜２３中に、タングステンシリサイド
膜７Ａの下部のポリシリコン膜２２の場合より約２桁高
い１０16〜１０17ｃｍ-2程度の高ドーズ量でリンのイオ
ン注入を行う。
【００１２】そして、窒素雰囲気中で９００〜１０００
℃で約３０分間のフッ素移動固定用の熱処理を行う。そ
の後、この仮設シリコン膜２をウェットエッチング又は
ドライエッチングで選択的に除去する（図８（ｄ））。
℃で約３０分間のフッ素移動固定用の熱処理を行う。そ
の後、この仮設シリコン膜２をウェットエッチング又は
ドライエッチングで選択的に除去する（図８（ｄ））。
【００１３】以後、従来の方法に従って通常のリソグラ
フィ技術及びドライエッチング技術を用いて、図８
（ｄ）に示すように、タングステンポリサイド構造のゲ
ート電極８Ｂを形成する。このゲート電極８Ｂをマスク
にしてイオン注入等により砒素（Ａｓ）を導入し、熱処
理で活性化し、ソース・ドレイン領域９−１，９−２を
形成する。そして、図示しない絶縁膜の形成、配線の形
成等がなされタングステンポリサイド構造のゲート電極
を有するトランジスタが完成する。
フィ技術及びドライエッチング技術を用いて、図８
（ｄ）に示すように、タングステンポリサイド構造のゲ
ート電極８Ｂを形成する。このゲート電極８Ｂをマスク
にしてイオン注入等により砒素（Ａｓ）を導入し、熱処
理で活性化し、ソース・ドレイン領域９−１，９−２を
形成する。そして、図示しない絶縁膜の形成、配線の形
成等がなされタングステンポリサイド構造のゲート電極
を有するトランジスタが完成する。
【００１４】
【発明が解決しようとする課題】上述した従来例には、
それぞれ以下の問題点がある。
それぞれ以下の問題点がある。
【００１５】第１の従来例は、タングステンシリサイド
膜上に仮設シリコン膜を形成し、熱処理によりタングス
テンシリサイド膜中のフッ素を仮設シリコン膜に固定
し、その後仮設シリコン膜を除去するという方法である
が、タングステンシリサイド膜中からゲート酸化膜への
フッ素の拡散を完全に防止できないという問題点があ
る。そのため、例えば２５６ＭＤＲＡＭ、１ＧＤＲＡＭ
というように、デバイスが微細化し、トランジスタも小
さくなった場合には従来にもましてフッ素の拡散を防止
する必要があり、第１の実施例は用いられなくなる。ま
た、デバイスが微細になった場合、下地タングステンシ
リサイド膜がエッチングされないようにして仮設シリコ
ン膜を除去する点が困難になり、プロセス条件のマージ
ンが小さいという問題点もある。また仮設シリコン膜を
形成したり除去したりすることが必要となる等、工程が
増加するという問題点がある。
膜上に仮設シリコン膜を形成し、熱処理によりタングス
テンシリサイド膜中のフッ素を仮設シリコン膜に固定
し、その後仮設シリコン膜を除去するという方法である
が、タングステンシリサイド膜中からゲート酸化膜への
フッ素の拡散を完全に防止できないという問題点があ
る。そのため、例えば２５６ＭＤＲＡＭ、１ＧＤＲＡＭ
というように、デバイスが微細化し、トランジスタも小
さくなった場合には従来にもましてフッ素の拡散を防止
する必要があり、第１の実施例は用いられなくなる。ま
た、デバイスが微細になった場合、下地タングステンシ
リサイド膜がエッチングされないようにして仮設シリコ
ン膜を除去する点が困難になり、プロセス条件のマージ
ンが小さいという問題点もある。また仮設シリコン膜を
形成したり除去したりすることが必要となる等、工程が
増加するという問題点がある。
【００１６】また第２の従来例は、タングステンシリサ
イド膜上に酸化シリコン膜を形成し、熱処理によりタン
グステンシリサイド膜中のフッ素を拡散させ酸化シリコ
ン膜中に固定しようとする方法であるが、タングステン
シリサイド膜中からゲート酸化膜へのフッ素の拡散を完
全に防止できないという問題点がある。
イド膜上に酸化シリコン膜を形成し、熱処理によりタン
グステンシリサイド膜中のフッ素を拡散させ酸化シリコ
ン膜中に固定しようとする方法であるが、タングステン
シリサイド膜中からゲート酸化膜へのフッ素の拡散を完
全に防止できないという問題点がある。
【００１７】また第３の従来例は、タングステンシリサ
イド膜の下にポリシリコン膜とは別にアモルファスシリ
コン膜を、またタングステンシリサイド膜上には酸化シ
リコン膜を形成する必要があり工程数が多いという問題
点がある。さらに、タングステンシリサイド膜中のフッ
素を固相成長表面に偏析させ、ゲート酸化膜へのフッ素
の拡散を防止しようとしているが、第１の従来例と同様
に完全に防止することは困難であるという問題点があ
る。
イド膜の下にポリシリコン膜とは別にアモルファスシリ
コン膜を、またタングステンシリサイド膜上には酸化シ
リコン膜を形成する必要があり工程数が多いという問題
点がある。さらに、タングステンシリサイド膜中のフッ
素を固相成長表面に偏析させ、ゲート酸化膜へのフッ素
の拡散を防止しようとしているが、第１の従来例と同様
に完全に防止することは困難であるという問題点があ
る。
【００１８】更に、第５の従来例の場合、ジクロロシラ
ンガスと六フッ化タングステンガスを用いることでタン
グステンシリサイド膜中のフッ素濃度は減少するが、完
全に無くなるのではないので、シランガスと六フッ化タ
ングステンガスの場合よりはゲート酸化膜へのフッ素の
拡散は少ないが完全に防止できず、微細なデバイスに対
応できないという問題点がある。
ンガスと六フッ化タングステンガスを用いることでタン
グステンシリサイド膜中のフッ素濃度は減少するが、完
全に無くなるのではないので、シランガスと六フッ化タ
ングステンガスの場合よりはゲート酸化膜へのフッ素の
拡散は少ないが完全に防止できず、微細なデバイスに対
応できないという問題点がある。
【００１９】また第５の従来例の場合、酸素を混入させ
た半絶縁性のポリシリコン膜を用いるため、従来のポリ
シリコン膜に比較して抵抗が高くなることは避けられ
ず、微細なデバイスに対応できないという問題点があ
る。また、酸素を混入させた半絶縁性のポリシリコン膜
により、タングステンシリサイド膜からゲート酸化膜へ
のフッ素の拡散を完全に防止できないという問題点があ
る。
た半絶縁性のポリシリコン膜を用いるため、従来のポリ
シリコン膜に比較して抵抗が高くなることは避けられ
ず、微細なデバイスに対応できないという問題点があ
る。また、酸素を混入させた半絶縁性のポリシリコン膜
により、タングステンシリサイド膜からゲート酸化膜へ
のフッ素の拡散を完全に防止できないという問題点があ
る。
【００２０】以上、フッ素による影響について説明した
が、塩素などのハロゲンの場合にも同様である。又ゲー
ト電極からその下のゲート酸化膜へフッ素等のハロゲン
が影響を及ぼす場合について説明したが、ソース・ドレ
イン領域に接続する配線（ＤＲＡＭのビット線など）に
おいても類似の問題がある。微細化により、このような
配線とゲート電極との距離が小さくなると、配線からの
ハロゲンの拡散によりゲート酸化膜の厚さが影響される
場合も生じうるからである。
が、塩素などのハロゲンの場合にも同様である。又ゲー
ト電極からその下のゲート酸化膜へフッ素等のハロゲン
が影響を及ぼす場合について説明したが、ソース・ドレ
イン領域に接続する配線（ＤＲＡＭのビット線など）に
おいても類似の問題がある。微細化により、このような
配線とゲート電極との距離が小さくなると、配線からの
ハロゲンの拡散によりゲート酸化膜の厚さが影響される
場合も生じうるからである。
【００２１】本発明は、低抵抗でかつトランジスタのし
きい値変動の無い安定で信頼性のあるポリサイド構造ま
たはポリシリコン／金属積層構造の配線を、工程数が少
なくかつプロセスマージンが十分にある量産性のある方
法で実現することを目的とする。
きい値変動の無い安定で信頼性のあるポリサイド構造ま
たはポリシリコン／金属積層構造の配線を、工程数が少
なくかつプロセスマージンが十分にある量産性のある方
法で実現することを目的とする。
【００２２】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に配線用の導電膜を形成する工程を有する
半導体装置の製造方法において、前記導電膜を形成する
工程が、不純物の拡散防止作用を有し厚さ方向に導電性
のある拡散防止層が含まれるシリコン膜を形成する工程
と、該シリコン膜上にハロゲン化金属を少なくとも一つ
の原料ガスとしてシリサイド膜または金属膜を気相成長
する工程とを有するというものである。
半導体基板上に配線用の導電膜を形成する工程を有する
半導体装置の製造方法において、前記導電膜を形成する
工程が、不純物の拡散防止作用を有し厚さ方向に導電性
のある拡散防止層が含まれるシリコン膜を形成する工程
と、該シリコン膜上にハロゲン化金属を少なくとも一つ
の原料ガスとしてシリサイド膜または金属膜を気相成長
する工程とを有するというものである。
【００２３】ここで、拡散防止層が含まれるシリコン膜
を形成する工程が、シリコン膜を気相成長させる途中で
原料ガスの供給を停止し、酸素を含むガスを供給するこ
とで成長済のシリコン膜表面を酸化する工程とすること
ができる。
を形成する工程が、シリコン膜を気相成長させる途中で
原料ガスの供給を停止し、酸素を含むガスを供給するこ
とで成長済のシリコン膜表面を酸化する工程とすること
ができる。
【００２４】又、拡散防止層が含まれるシリコン膜を形
成する工程が、第１のシリコン膜を気相成長する工程、
該第１のシリコン膜の気相成長を中断して半導体基板を
気相成長装置から大気中に取り出して該第１のシリコン
膜表面に自然酸化膜を形成する工程及びその後半導体基
板を気相成長装置に入れ再び第２のシリコン膜を気相成
長する工程を含むものとすることができる。
成する工程が、第１のシリコン膜を気相成長する工程、
該第１のシリコン膜の気相成長を中断して半導体基板を
気相成長装置から大気中に取り出して該第１のシリコン
膜表面に自然酸化膜を形成する工程及びその後半導体基
板を気相成長装置に入れ再び第２のシリコン膜を気相成
長する工程を含むものとすることができる。
【００２５】更に、シリサイド膜を形成する工程は、ジ
クロロシランと六フッ化タングステンを用いて、タング
ステンシリサイド膜を形成する工程とすることができ
る。
クロロシランと六フッ化タングステンを用いて、タング
ステンシリサイド膜を形成する工程とすることができ
る。
【００２６】又、シリサイド膜を形成する工程は、シラ
ンと六フッ化タングステンを用いて、タングステンシリ
サイド膜を形成する工程とすることができる。
ンと六フッ化タングステンを用いて、タングステンシリ
サイド膜を形成する工程とすることができる。
【００２７】あるいは、シリサイド膜を形成する工程
は、四塩化チタンを用いて、チタンシリサイド膜を形成
する工程とすることができる。
は、四塩化チタンを用いて、チタンシリサイド膜を形成
する工程とすることができる。
【００２８】更に又、金属膜を形成する工程は、六フッ
化タングステンを用いて、タングステン膜を形成する工
程とすることができる。
化タングステンを用いて、タングステン膜を形成する工
程とすることができる。
【００２９】又、金属膜を形成する工程は、四塩化チタ
ンを用いて、チタン膜を形成する工程とすることができ
る。
ンを用いて、チタン膜を形成する工程とすることができ
る。
【００３０】以上の場合、配線はゲート電極とすること
ができる。
ができる。
【００３１】シリサイド膜や金属膜を形成するときのフ
ッ素や塩素などのハロゲン元素は拡散防止層に阻まれ
る。この拡散防止膜は、厚さ方向に導電性を有している
ので配線の抵抗は小さくできる。
ッ素や塩素などのハロゲン元素は拡散防止層に阻まれ
る。この拡散防止膜は、厚さ方向に導電性を有している
ので配線の抵抗は小さくできる。
【００３２】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００３３】図１（ａ）〜（ｄ）は本発明の第１の実施
の形態の半導体装置の製造方法について説明するための
工程順断面図であり、各工程段階における半導体チップ
の模式的断面図を示す。
の形態の半導体装置の製造方法について説明するための
工程順断面図であり、各工程段階における半導体チップ
の模式的断面図を示す。
【００３４】図１（ａ）に示すように、Ｐ型シリコン基
板上１に従来例と同様に素子分離のための酸化シリコン
膜２を形成する。次に、ゲート酸化膜用の酸化シリコン
膜３を約６〜２０ｎｍ程度形成する。
板上１に従来例と同様に素子分離のための酸化シリコン
膜２を形成する。次に、ゲート酸化膜用の酸化シリコン
膜３を約６〜２０ｎｍ程度形成する。
【００３５】次に減圧式化学気相成長（ＬＰ−ＣＶＤ）
法によりＳｉＨ4 ガスを用い、基板温度６００〜７００
℃でポリシリコン膜４を約５０ｎｍ形成する。次に、フ
ッ素の拡散を防止するために拡散防止層を形成する。例
えば、図２に示すようにＳｉＨ4 ガスの供給を停止し、
期間Ｔ1 において、ＬＰ−ＣＶＤ装置を十分にパージ
し、その後、１％程度のＯ2 を含む不活性ガス（例え
ば、Ｈｅガス、Ａｒガス）を約６００ｓｃｃｍ程度１〜
１０分間流して酸化性雰囲気にし、これによりポリシリ
コン膜４の表面を酸化して得られた０．１ｎｍの数倍〜
２ｎｍ程度の厚さの酸化シリコン層を拡散防止層５とし
て形成する（図１（ｂ））。または、図３に示すように
期間Ｔ1aにおいて、ＬＰ−ＣＶＤ装置を十分にパージ
し、その後、１％程度のアンモニア（ＮＨ3 ）ガスを含
む不活性ガス（例えば、Ｈｅガス、Ａｒガス）を約４０
０ｓｃｃｍ程度１〜１０分間流して窒化性雰囲気にし、
これによりポリシリコン膜４の表面を窒化して得られた
０．１ｎｍの数倍〜２ｎｍ程度の厚さの窒化シリコン層
を拡散防止層５とすることもできる。
法によりＳｉＨ4 ガスを用い、基板温度６００〜７００
℃でポリシリコン膜４を約５０ｎｍ形成する。次に、フ
ッ素の拡散を防止するために拡散防止層を形成する。例
えば、図２に示すようにＳｉＨ4 ガスの供給を停止し、
期間Ｔ1 において、ＬＰ−ＣＶＤ装置を十分にパージ
し、その後、１％程度のＯ2 を含む不活性ガス（例え
ば、Ｈｅガス、Ａｒガス）を約６００ｓｃｃｍ程度１〜
１０分間流して酸化性雰囲気にし、これによりポリシリ
コン膜４の表面を酸化して得られた０．１ｎｍの数倍〜
２ｎｍ程度の厚さの酸化シリコン層を拡散防止層５とし
て形成する（図１（ｂ））。または、図３に示すように
期間Ｔ1aにおいて、ＬＰ−ＣＶＤ装置を十分にパージ
し、その後、１％程度のアンモニア（ＮＨ3 ）ガスを含
む不活性ガス（例えば、Ｈｅガス、Ａｒガス）を約４０
０ｓｃｃｍ程度１〜１０分間流して窒化性雰囲気にし、
これによりポリシリコン膜４の表面を窒化して得られた
０．１ｎｍの数倍〜２ｎｍ程度の厚さの窒化シリコン層
を拡散防止層５とすることもできる。
【００３６】この拡散防止層について酸化シリコン層の
場合をあげて説明する。
場合をあげて説明する。
【００３７】この拡散防止層は、ポリシリコン等のシリ
コン膜の表面を酸化性雰囲気さらすことで、表面付近の
数原子層以下のシリコンと酸素を結合させるものであ
る。そのため、完全に膜全体がＳｉ−Ｏの結合から構成
されるものではなく、Ｓｉ−Ｓｉ結合等も含まれる不完
全な酸化膜であり、欠陥が非常に多く含まれ、電気的な
絶縁性の弱い膜である。また、酸化の程度も弱く、膜厚
も薄く、トンネル電流が流れる膜厚である。この様に、
この拡散防止層は電気的には特に厚さ方向には導通する
ものであるが、拡散防止層のないポリシリコン膜に比較
すると若干抵抗が高くなるが、この抵抗は膜中に入れる
リン等の量で充分調整できるものである。
コン膜の表面を酸化性雰囲気さらすことで、表面付近の
数原子層以下のシリコンと酸素を結合させるものであ
る。そのため、完全に膜全体がＳｉ−Ｏの結合から構成
されるものではなく、Ｓｉ−Ｓｉ結合等も含まれる不完
全な酸化膜であり、欠陥が非常に多く含まれ、電気的な
絶縁性の弱い膜である。また、酸化の程度も弱く、膜厚
も薄く、トンネル電流が流れる膜厚である。この様に、
この拡散防止層は電気的には特に厚さ方向には導通する
ものであるが、拡散防止層のないポリシリコン膜に比較
すると若干抵抗が高くなるが、この抵抗は膜中に入れる
リン等の量で充分調整できるものである。
【００３８】この様に電気的に絶縁性のほとんどないも
のではあるが、不完全とはいえ酸化膜であり、ハロゲン
等の不純物の拡散バリアとなる性質を持っている。ま
た、ポリシリコン膜中に拡散防止層があるので、グレイ
ンが拡散防止層できられて、粒界を介する拡散のバリア
効果もある。アモルファスシリコン膜中にこの防止層を
設けて、アニールしても、グレインは、ポリシリコンと
同様にきられている。
のではあるが、不完全とはいえ酸化膜であり、ハロゲン
等の不純物の拡散バリアとなる性質を持っている。ま
た、ポリシリコン膜中に拡散防止層があるので、グレイ
ンが拡散防止層できられて、粒界を介する拡散のバリア
効果もある。アモルファスシリコン膜中にこの防止層を
設けて、アニールしても、グレインは、ポリシリコンと
同様にきられている。
【００３９】以上の様に、この拡散防止層は電気的に導
通はあるが、ハロゲン等の拡散を防止できる性質を持っ
ている。
通はあるが、ハロゲン等の拡散を防止できる性質を持っ
ている。
【００４０】その後、図２及び図３に示すように、それ
ぞれ期間Ｔ2 及びＴ2aにおいて、ＬＰ−ＣＶＤ装置を十
分にパージする。
ぞれ期間Ｔ2 及びＴ2aにおいて、ＬＰ−ＣＶＤ装置を十
分にパージする。
【００４１】次いで、図１（ｃ）に示すように、再びポ
リシリコン膜６をＬＰ−ＣＶＤ法で５０〜１００ｎｍ程
度堆積する。
リシリコン膜６をＬＰ−ＣＶＤ法で５０〜１００ｎｍ程
度堆積する。
【００４２】ポリシリコン膜４，６を形成するとき、Ｓ
ｉＨ4 ガスにＰＨ3 ガスを加えてＰドープポリシリコン
膜を形成してもよい。ポリシリコン膜４をノンドープで
堆積するときは、拡散防止層を形成する前にリンを導入
する。更に、ポリシリコン膜４，６をいずれもＰドープ
アモルファスシリコン膜にしてもよく、拡散防止層の形
成は、ポリシリコン膜の場合とほぼ同じでよい。
ｉＨ4 ガスにＰＨ3 ガスを加えてＰドープポリシリコン
膜を形成してもよい。ポリシリコン膜４をノンドープで
堆積するときは、拡散防止層を形成する前にリンを導入
する。更に、ポリシリコン膜４，６をいずれもＰドープ
アモルファスシリコン膜にしてもよく、拡散防止層の形
成は、ポリシリコン膜の場合とほぼ同じでよい。
【００４３】次にジクロロシラン（ＳｉＨ2 Ｃｌ2 ）ガ
スと六フッ化タングステン（ＷＦ6）ガスを用いてＬＰ
−ＣＶＤ法でタングステンシリサイド膜７を１００〜２
００ｎｍ程度堆積する。
スと六フッ化タングステン（ＷＦ6）ガスを用いてＬＰ
−ＣＶＤ法でタングステンシリサイド膜７を１００〜２
００ｎｍ程度堆積する。
【００４４】ポリシリコン膜６がノンドープの場合に
は、次に通常のイオン注入法によりタングステンシリサ
イド膜を通してその下部のポリシリコン膜６に導電性を
持たせるためにリンを１０14〜１０15ｃｍ-2程度のドー
ズ量で注入する。このとき、リンイオンが拡散防止層に
あたって損傷しないように加速電圧を調整することが肝
要である。ノンドープポリシリコン膜の代わりにＰドー
プシリコン膜を形成する場合は、このリンのイオン注入
は行なわなくてもよい。また、ノンドープポリシリコン
膜４，６の堆積後に、オキシ３塩化リン（ＰＯＣｌ3 ）
を用いてポリシリコン膜中にリンを拡散して、Ｐを導入
しても良い。
は、次に通常のイオン注入法によりタングステンシリサ
イド膜を通してその下部のポリシリコン膜６に導電性を
持たせるためにリンを１０14〜１０15ｃｍ-2程度のドー
ズ量で注入する。このとき、リンイオンが拡散防止層に
あたって損傷しないように加速電圧を調整することが肝
要である。ノンドープポリシリコン膜の代わりにＰドー
プシリコン膜を形成する場合は、このリンのイオン注入
は行なわなくてもよい。また、ノンドープポリシリコン
膜４，６の堆積後に、オキシ３塩化リン（ＰＯＣｌ3 ）
を用いてポリシリコン膜中にリンを拡散して、Ｐを導入
しても良い。
【００４５】通常のフォトリソグラフィー技術及びドラ
イエッチング技術を用いて、図１（ｄ）に示すように、
タングステンシリサイド膜とポリシリコン膜とからなる
タングステンポリサイド層をゲート電極８の形にパター
ニングする。このゲート電極８をマスクにしてイオン注
入等により砒素（Ａｓ）を導入し、熱処理で活性化し、
一対のソース・ドレイン９−１，９−２を形成する。
イエッチング技術を用いて、図１（ｄ）に示すように、
タングステンシリサイド膜とポリシリコン膜とからなる
タングステンポリサイド層をゲート電極８の形にパター
ニングする。このゲート電極８をマスクにしてイオン注
入等により砒素（Ａｓ）を導入し、熱処理で活性化し、
一対のソース・ドレイン９−１，９−２を形成する。
【００４６】そして、図示しない層間絶縁膜の形成、上
層配線の形成等がなされタングステンポリサイドゲート
電極のトランジスタが完成する。アモルファスシリコン
膜は、層間絶縁膜の形成時などにポリシリコン膜に変化
している。
層配線の形成等がなされタングステンポリサイドゲート
電極のトランジスタが完成する。アモルファスシリコン
膜は、層間絶縁膜の形成時などにポリシリコン膜に変化
している。
【００４７】熱処理によるトランジスタのしきい値（Ｖ
ｔ）変動を図４に示す。本実施の形態を用いたトランジ
スタの場合、熱処理（８００℃）によりしきい値の変動
が無いことがわかる。一方、拡散防止層の無い場合及び
第１の従来例の場合、熱処理時間が長くなるほどしきい
値が変動していることがわかる。特に拡散防止層の無い
場合、しきい値が大きく変動していることがわかる。
ｔ）変動を図４に示す。本実施の形態を用いたトランジ
スタの場合、熱処理（８００℃）によりしきい値の変動
が無いことがわかる。一方、拡散防止層の無い場合及び
第１の従来例の場合、熱処理時間が長くなるほどしきい
値が変動していることがわかる。特に拡散防止層の無い
場合、しきい値が大きく変動していることがわかる。
【００４８】次に、図５を用いて本発明をゲート電極以
外の上層配線に用いた第２の実施の形態について説明す
る。図５（ａ）に示すように、Ｐ型シリコン基板上１に
酸化シリコン膜２を形成し、ゲート酸化膜３を形成し、
ゲート電極８（第１の実施のと同様なポリサイド構造で
もよいが、必ずしもそれに限らない）を形成し、ソース
・ドレイン領域９−１Ａを形成する。１０はＬＤＤ構造
のトランジスタを形成するときのスペーサである。その
場合、ソース・ドレイン領域９−１Ａは、ゲート電極寄
りに低濃度領域を有しているがここでは図示しない。次
に、層間絶縁膜１１を形成してフォトリソグラフィー技
術及びドライエッチング技術を用いて層間絶縁膜１１に
コンタクトホール１２を形成する。
外の上層配線に用いた第２の実施の形態について説明す
る。図５（ａ）に示すように、Ｐ型シリコン基板上１に
酸化シリコン膜２を形成し、ゲート酸化膜３を形成し、
ゲート電極８（第１の実施のと同様なポリサイド構造で
もよいが、必ずしもそれに限らない）を形成し、ソース
・ドレイン領域９−１Ａを形成する。１０はＬＤＤ構造
のトランジスタを形成するときのスペーサである。その
場合、ソース・ドレイン領域９−１Ａは、ゲート電極寄
りに低濃度領域を有しているがここでは図示しない。次
に、層間絶縁膜１１を形成してフォトリソグラフィー技
術及びドライエッチング技術を用いて層間絶縁膜１１に
コンタクトホール１２を形成する。
【００４９】そして、第１の実施の形態と同様にＬＰ−
ＣＶＤ法を用いて、図５（ｂ）に示すようにリン（Ｐ）
ドープのアモルファスシリコン膜１３を膜厚５０〜１０
０ｎｍ成長させる。ただし、基板温度は５００〜５５０
℃とする。そしてリン（Ｐ）ドープのアモルファスシリ
コン膜の成長を一度止め、室温近くまで冷却してからＬ
Ｐ−ＣＶＤ装置からウェハーを取り出し大気に曝すこと
で、図５（ｃ）に示すように、リン（Ｐ）ドープアモル
ファスシリコン膜１３表面に自然酸化膜を形成して、フ
ッ素の拡散を防止するために拡散防止層１４を形成す
る。次いで、ＬＰ−ＣＶＤ装置にウェハーを入れて再び
リン（Ｐ）ドープのアモルファスシリコン膜１５をＬＰ
−ＣＶＤ法で５０〜１００ｎｍ程度堆積する。さらに必
要に応じて、拡散防止層とＰドープアモルファスシリコ
ン膜の形成を繰り返し行なってもよい。
ＣＶＤ法を用いて、図５（ｂ）に示すようにリン（Ｐ）
ドープのアモルファスシリコン膜１３を膜厚５０〜１０
０ｎｍ成長させる。ただし、基板温度は５００〜５５０
℃とする。そしてリン（Ｐ）ドープのアモルファスシリ
コン膜の成長を一度止め、室温近くまで冷却してからＬ
Ｐ−ＣＶＤ装置からウェハーを取り出し大気に曝すこと
で、図５（ｃ）に示すように、リン（Ｐ）ドープアモル
ファスシリコン膜１３表面に自然酸化膜を形成して、フ
ッ素の拡散を防止するために拡散防止層１４を形成す
る。次いで、ＬＰ−ＣＶＤ装置にウェハーを入れて再び
リン（Ｐ）ドープのアモルファスシリコン膜１５をＬＰ
−ＣＶＤ法で５０〜１００ｎｍ程度堆積する。さらに必
要に応じて、拡散防止層とＰドープアモルファスシリコ
ン膜の形成を繰り返し行なってもよい。
【００５０】次にジクロロシランガスと六フッ化タング
ステンガスを用いてＬＰ−ＣＶＤ法で、図１（ｄ）に示
すように、タングステンシリサイド膜１６を１００〜２
００ｎｍ程度堆積する。そして、低抵抗化の必要に応じ
て、通常のイオン注入法によりタングステンシリサイド
膜１６を通してその下部のＰドープアモルファスシリコ
ン膜１５にリンを１０14〜１０15ｃｍ-2程度のドーズ量
で注入する。
ステンガスを用いてＬＰ−ＣＶＤ法で、図１（ｄ）に示
すように、タングステンシリサイド膜１６を１００〜２
００ｎｍ程度堆積する。そして、低抵抗化の必要に応じ
て、通常のイオン注入法によりタングステンシリサイド
膜１６を通してその下部のＰドープアモルファスシリコ
ン膜１５にリンを１０14〜１０15ｃｍ-2程度のドーズ量
で注入する。
【００５１】通常のフォトリソグラフィー技術及びドラ
イエッチング技術を用いて、図６に示すようにＰドープ
アモルファスシリコン膜とタングステンシリサイド膜か
らなる上層配線１７の形状にパターニングする。
イエッチング技術を用いて、図６に示すようにＰドープ
アモルファスシリコン膜とタングステンシリサイド膜か
らなる上層配線１７の形状にパターニングする。
【００５２】次に、図示してないが、上層配線上に更に
層間絶縁膜や配線を形成してデバイスが完成する。アモ
ルファスシリコン膜は層間絶縁膜形成時等の熱工程によ
りポリシリコン膜に変化する。
層間絶縁膜や配線を形成してデバイスが完成する。アモ
ルファスシリコン膜は層間絶縁膜形成時等の熱工程によ
りポリシリコン膜に変化する。
【００５３】本実施の形態の場合、コンタクトホールに
隣接するトランジスタのゲート酸化膜３に対して、第１
の実施の形態に準じて、フッ素の拡散を防止するという
効果がある。また、Ｐドープアモルファスシリコン膜を
熱処理することでグレインが最初からポリシリコン膜を
形成する場合に比較して大きなポリシリコン膜を形成で
き、比抵抗が低くなるため、一層の低抵抗化ができると
いう効果がある。また、Ｐドープアモルファスシリコン
膜の膜厚を薄くできるという効果もある。
隣接するトランジスタのゲート酸化膜３に対して、第１
の実施の形態に準じて、フッ素の拡散を防止するという
効果がある。また、Ｐドープアモルファスシリコン膜を
熱処理することでグレインが最初からポリシリコン膜を
形成する場合に比較して大きなポリシリコン膜を形成で
き、比抵抗が低くなるため、一層の低抵抗化ができると
いう効果がある。また、Ｐドープアモルファスシリコン
膜の膜厚を薄くできるという効果もある。
【００５４】次に、本発明の第３の実施の形態として、
チタンシリサイドを用いた配線（ゲート電極）の場合を
図７を参照して説明する。第１の実施の形態と同様に、
図７（ａ）に示すように、Ｐ型シリコン基板上１に素子
分離のための酸化シリコン膜２を形成する。次に、ゲー
ト酸化膜用の酸化シリコン膜３を約６〜２０ｎｍ程度形
成する。そして、第２の実施の形態と同様にＬＰ−ＣＶ
Ｄ法を用いてリン（Ｐ）ドープアモルファスシリコン膜
１８を膜厚５０〜１００ｎｍ成長させる。そして第１の
実施の形態と同様な方法で塩素の拡散を防止するために
図７（ｂ）に示すように、拡散防止層５Ａを形成する。
次いで、図７（ｃ）に示すように、再びリン（Ｐ）ドー
プアモルファスシリコン膜１９をＬＰ−ＣＶＤ法で５０
〜１００ｎｍ程度堆積する。
チタンシリサイドを用いた配線（ゲート電極）の場合を
図７を参照して説明する。第１の実施の形態と同様に、
図７（ａ）に示すように、Ｐ型シリコン基板上１に素子
分離のための酸化シリコン膜２を形成する。次に、ゲー
ト酸化膜用の酸化シリコン膜３を約６〜２０ｎｍ程度形
成する。そして、第２の実施の形態と同様にＬＰ−ＣＶ
Ｄ法を用いてリン（Ｐ）ドープアモルファスシリコン膜
１８を膜厚５０〜１００ｎｍ成長させる。そして第１の
実施の形態と同様な方法で塩素の拡散を防止するために
図７（ｂ）に示すように、拡散防止層５Ａを形成する。
次いで、図７（ｃ）に示すように、再びリン（Ｐ）ドー
プアモルファスシリコン膜１９をＬＰ−ＣＶＤ法で５０
〜１００ｎｍ程度堆積する。
【００５５】その後チタン（Ｔｉ）膜２０を四塩化チタ
ン（ＴｉＣｌ4 ）ガスと水素（Ｈ2）ガスを用いて、平
行平板型のプラズマＣＶＤ法で５０〜１５０ｎｍ程度堆
積する。この場合の条件として、例えば５００〜６００
℃で、４５０ｋＨｚのＲＦで３００から５００Ｗのパワ
ーで、数百Ｐａの条件である。その後ランプアニーラ、
または拡散炉等を用い不活性ガス（Ａｒ、Ｈｅ、Ｎ2 ）
雰囲気中で６００から９００℃で熱処理を行いチタンシ
リサイド膜２１を形成する。
ン（ＴｉＣｌ4 ）ガスと水素（Ｈ2）ガスを用いて、平
行平板型のプラズマＣＶＤ法で５０〜１５０ｎｍ程度堆
積する。この場合の条件として、例えば５００〜６００
℃で、４５０ｋＨｚのＲＦで３００から５００Ｗのパワ
ーで、数百Ｐａの条件である。その後ランプアニーラ、
または拡散炉等を用い不活性ガス（Ａｒ、Ｈｅ、Ｎ2 ）
雰囲気中で６００から９００℃で熱処理を行いチタンシ
リサイド膜２１を形成する。
【００５６】通常のフォトリソグラフィー技術及びドラ
イエッチング技術を用いて、図７（ｄ）に示すように、
チタンシリサイド膜２１とポリシリコン膜１９ａとから
なるチタンポリサイド層をゲート電極８Ａの形にパター
ニングする。このゲート電極８Ａをマスクにしてイオン
注入等により砒素（Ａｓ）を導入し、熱処理で活性化
し、ソース・ドレイン領域９−１，９−２を形成する。
イエッチング技術を用いて、図７（ｄ）に示すように、
チタンシリサイド膜２１とポリシリコン膜１９ａとから
なるチタンポリサイド層をゲート電極８Ａの形にパター
ニングする。このゲート電極８Ａをマスクにしてイオン
注入等により砒素（Ａｓ）を導入し、熱処理で活性化
し、ソース・ドレイン領域９−１，９−２を形成する。
【００５７】そして、図示しない絶縁膜の形成、配線の
形成等がなされタングステンポリサイド構造のゲート電
極を有するトランジスタが完成する。
形成等がなされタングステンポリサイド構造のゲート電
極を有するトランジスタが完成する。
【００５８】本実施の形態の場合、第１の実施の形態と
同様な効果以外にも、第１及び第２の実施の形態に用い
たタングステンシリサイド膜に代わって、チタンシリサ
イドを用いることで配線抵抗が低くなる効果がある。
同様な効果以外にも、第１及び第２の実施の形態に用い
たタングステンシリサイド膜に代わって、チタンシリサ
イドを用いることで配線抵抗が低くなる効果がある。
【００５９】以上説明した実施の形態で用いたＣＶＤに
よるタングステンシリサイド膜の代わりに、拡散防止膜
を含むポリシリコン膜やＰドープアモルファスシリコン
膜上にタングステン膜を成膜する場合でも本発明の効果
は変わらない。タングステン膜の成長方法として、六フ
ッ化タングステンガスとシランガス、又は六フッ化タン
グステンガスと水素ガスを用いたＬＰ−ＣＶＤ法があ
る。タングステン膜のカバレージはタングステンシリサ
イド膜より良好なため、より微細なコンタクトまで適用
できる。
よるタングステンシリサイド膜の代わりに、拡散防止膜
を含むポリシリコン膜やＰドープアモルファスシリコン
膜上にタングステン膜を成膜する場合でも本発明の効果
は変わらない。タングステン膜の成長方法として、六フ
ッ化タングステンガスとシランガス、又は六フッ化タン
グステンガスと水素ガスを用いたＬＰ−ＣＶＤ法があ
る。タングステン膜のカバレージはタングステンシリサ
イド膜より良好なため、より微細なコンタクトまで適用
できる。
【００６０】また、上述の実施例ではジクロロシランガ
スと六フッ化タングステンガスを用いてＬＰ−ＣＶＤ法
でタングステンシリサイド膜を形成する方法で説明した
が、第１の従来例等のシランと六フッ化タングステンガ
スを用いてＬＰ−ＣＶＤ法でタングステンシリサイド膜
を形成しても良い。
スと六フッ化タングステンガスを用いてＬＰ−ＣＶＤ法
でタングステンシリサイド膜を形成する方法で説明した
が、第１の従来例等のシランと六フッ化タングステンガ
スを用いてＬＰ−ＣＶＤ法でタングステンシリサイド膜
を形成しても良い。
【００６１】なお、拡散防止層を含むシリコン膜とし
て、ポリシリコン膜やＰドープアモルファスシリコン膜
の例で説明したが、ノンドープのアモルファスシリコン
膜やアモルファス状態と多結晶状態の中間状態のシリコ
ン膜でも良いし、ドープされているかどうか、あるいは
ドープの種類、リン以外にボロンや砒素でも本発明の効
果は変わらない。
て、ポリシリコン膜やＰドープアモルファスシリコン膜
の例で説明したが、ノンドープのアモルファスシリコン
膜やアモルファス状態と多結晶状態の中間状態のシリコ
ン膜でも良いし、ドープされているかどうか、あるいは
ドープの種類、リン以外にボロンや砒素でも本発明の効
果は変わらない。
【００６２】なお、上述の実施の形態ではシリサイド膜
の例で説明したが、メタルを成膜後、積極的にシリサイ
ド化しなくても良い。また第３の実施の形態ではチタン
を成膜後、熱処理によりチタンシリサイド化する場合を
説明したが、直接チタンシリサイド膜を成膜しても良
い。
の例で説明したが、メタルを成膜後、積極的にシリサイ
ド化しなくても良い。また第３の実施の形態ではチタン
を成膜後、熱処理によりチタンシリサイド化する場合を
説明したが、直接チタンシリサイド膜を成膜しても良
い。
【００６３】以上、タングステンシリサイド膜、チタン
シリサイド膜、タングステン膜、チタン膜の場合につい
て説明したが、他の金属、例タンタル等の場合でも良
い。つまり、原料としてハロゲン化金属を用いる場合な
ら、例えば５塩化タンタル（ＴａＣｌ5 ）からタンタル
（Ｔａ）を堆積する場合、等、本発明の効果はある。原
料として用いるハロゲン化メタルは、フッ化物や塩化物
以外にも、ヨウ化チタン（Ｔｉｌ4 ）等のヨウ化物でも
良く、他のハロゲン化物でも良い。本発明を用いること
で、フッ素、塩素等の不純物がゲート酸化膜や拡散層に
入ってくるのを防止でき、良好な信頼性のデバイスが得
られる。
シリサイド膜、タングステン膜、チタン膜の場合につい
て説明したが、他の金属、例タンタル等の場合でも良
い。つまり、原料としてハロゲン化金属を用いる場合な
ら、例えば５塩化タンタル（ＴａＣｌ5 ）からタンタル
（Ｔａ）を堆積する場合、等、本発明の効果はある。原
料として用いるハロゲン化メタルは、フッ化物や塩化物
以外にも、ヨウ化チタン（Ｔｉｌ4 ）等のヨウ化物でも
良く、他のハロゲン化物でも良い。本発明を用いること
で、フッ素、塩素等の不純物がゲート酸化膜や拡散層に
入ってくるのを防止でき、良好な信頼性のデバイスが得
られる。
【００６４】また、本発明を用いることで、ハロゲン化
金属以外に原料に用いるハロゲンを持つガス、例えばジ
クロロシラン、からのハロゲンの拡散も防止できる効果
もある。また金属膜やシリサイド膜からの金属のゲート
酸化膜やシリコン基板への拡散を防止できる効果もあ
る。特に第２の実施の形態のような配線の場合、金属の
拡散層への侵入を防止できるので拡散層の接合漏れ電流
の発生を抑える効果もある。
金属以外に原料に用いるハロゲンを持つガス、例えばジ
クロロシラン、からのハロゲンの拡散も防止できる効果
もある。また金属膜やシリサイド膜からの金属のゲート
酸化膜やシリコン基板への拡散を防止できる効果もあ
る。特に第２の実施の形態のような配線の場合、金属の
拡散層への侵入を防止できるので拡散層の接合漏れ電流
の発生を抑える効果もある。
【００６５】
【発明の効果】以上説明したように本発明は、拡散防止
層が含まれるシリコン膜を形成することで、ハロゲン化
金属を原料としてシリサイド膜や金属膜をシリコン膜上
に形成するポリサイド構造の電極に用いても、トランジ
スタのしきい値の変動の無い、良好な信頼性のデバイス
が実現できる。その結果、シリサイド膜とシリコン膜か
らなる配線や金属膜とシリコン膜からなる配線が形成で
きるので、低抵抗の配線が可能となり、微細なデバイス
が実現できるという効果がある。また本発明は、従来例
に比較するとフッ素等の不純物を固定する膜を成膜する
工程や除去する工程が必要でなく、少ない工程数で、か
つプロセスマージンのある方法で実現できるという効果
もある。
層が含まれるシリコン膜を形成することで、ハロゲン化
金属を原料としてシリサイド膜や金属膜をシリコン膜上
に形成するポリサイド構造の電極に用いても、トランジ
スタのしきい値の変動の無い、良好な信頼性のデバイス
が実現できる。その結果、シリサイド膜とシリコン膜か
らなる配線や金属膜とシリコン膜からなる配線が形成で
きるので、低抵抗の配線が可能となり、微細なデバイス
が実現できるという効果がある。また本発明は、従来例
に比較するとフッ素等の不純物を固定する膜を成膜する
工程や除去する工程が必要でなく、少ない工程数で、か
つプロセスマージンのある方法で実現できるという効果
もある。
【図１】本発明の第１の実施の形態の半導体装置の製造
方法について説明するための（ａ）〜（ｄ）に分図して
示す工程順断面図。
方法について説明するための（ａ）〜（ｄ）に分図して
示す工程順断面図。
【図２】第１の実施の形態におけるガス供給の第１の例
のタイミング図。
のタイミング図。
【図３】第１の実施の形態におけるガス供給の第２の例
のタイミング図。
のタイミング図。
【図４】本発明の効果を示すトランジスタのしきい値Ｖ
ｔの熱処理時間依存性を示すグラフ。
ｔの熱処理時間依存性を示すグラフ。
【図５】本発明の第２の実施の形態の半導体装置の製造
方法について説明するための（ａ）〜（ｄ）に分図して
示す工程順断面図。
方法について説明するための（ａ）〜（ｄ）に分図して
示す工程順断面図。
【図６】図５に続いて示す断面図。
【図７】本発明の第３の実施の形態の半導体装置の製造
方法について説明するための（ａ）〜（ｄ）に分図して
示す工程順断面図。
方法について説明するための（ａ）〜（ｄ）に分図して
示す工程順断面図。
【図８】第１の従来例の半導体装置の製造方法について
説明するための（ａ）〜（ｄ）に分図して示す工程順断
面図。
説明するための（ａ）〜（ｄ）に分図して示す工程順断
面図。
１ Ｐ型シリコン基板 ２ 酸化シリコン膜 ３ ゲート酸化膜 ４ ポリシリコン膜 ５，５Ａ 拡散防止層 ６ ポリシリコン膜 ７，７Ａ タングステンシリサイド膜 ８，８Ａ，８Ｂ ゲート電極 ９−１，９−１Ａ，９−２ ソース・ドレイン領域 １０ スペーサ １１ 層間絶縁膜 １２ コンタクトホール １３ Ｐドープアモルファスシリコン膜 １４ 拡散防止層 １５ Ｐドープアモルファスシリコン膜 １６ タングステンシリサイド膜 １７ 上層配線 １８ Ｐドープアモルファスシリコン膜 １９，１９Ａ Ｐドープアモルファスシリコン膜 ２０ チタン膜 ２１ チタンシリサイド膜 ２２ ポリシリコン膜 ２３ 仮設シリコン膜
Claims (9)
- 【請求項１】 半導体基板上に配線用の導電膜を形成す
る工程を有する半導体装置の製造方法において、前記導
電膜を形成する工程が、不純物の拡散防止作用を有し厚
さ方向に導電性のある拡散防止層が含まれるシリコン膜
を形成する工程と、該シリコン膜上にハロゲン化金属を
少なくとも一つの原料ガスとしてシリサイド膜または金
属膜を気相成長する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】 拡散防止層が含まれるシリコン膜を形成
する工程が、シリコン膜を気相成長させる途中で原料ガ
スの供給を停止し、酸素を含むガスを供給することで成
長済のシリコン膜表面を酸化する工程である請求項１記
載の半導体装置の製造方法。 - 【請求項３】 拡散防止層が含まれるシリコン膜を形成
する工程が、第１のシリコン膜を気相成長する工程、該
第１のシリコン膜の気相成長を中断して半導体基板を気
相成長装置から大気中に取り出して該第１のシリコン膜
表面に自然酸化膜を形成する工程及びその後半導体基板
を気相成長装置に入れ再び第２のシリコン膜を気相成長
する工程を含む請求項１記載の半導体装置の製造方法。 - 【請求項４】 シリサイド膜を形成する工程が、ジクロ
ロシランと六フッ化タングステンを用いて、タングステ
ンシリサイド膜を形成する工程である請求項１，２又は
３記載の半導体装置の製造方法。 - 【請求項５】 シリサイド膜を形成する工程が、シラン
と六フッ化タングステンを用いて、タングステンシリサ
イド膜を形成する工程である請求項１，２又は３記載の
半導体装置の製造方法。 - 【請求項６】 シリサイド膜を形成する工程が、四塩化
チタンを用いて、チタンシリサイド膜を形成する工程で
あることを特徴とする請求項１，２又は３記載の半導体
装置の製造方法。 - 【請求項７】 金属膜を形成する工程が、六フッ化タン
グステンを用いて、タングステン膜を形成する工程であ
る請求項１，２又は３記載の半導体装置の製造方法。 - 【請求項８】 金属膜を形成する工程が、四塩化チタン
を用いて、チタン膜を形成する工程であることを特徴と
する請求項１，２又は３記載の半導体装置の製造方法。 - 【請求項９】 配線がゲート電極である請求項１ないし
８記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8277750A JPH10125617A (ja) | 1996-10-21 | 1996-10-21 | 半導体装置の製造方法 |
| GB9722208A GB2318451B (en) | 1996-10-21 | 1997-10-21 | Method of fabricating semiconductor device |
| KR1019970054017A KR19980033022A (ko) | 1996-10-21 | 1997-10-21 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8277750A JPH10125617A (ja) | 1996-10-21 | 1996-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125617A true JPH10125617A (ja) | 1998-05-15 |
Family
ID=17587817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8277750A Pending JPH10125617A (ja) | 1996-10-21 | 1996-10-21 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10125617A (ja) |
| KR (1) | KR19980033022A (ja) |
| GB (1) | GB2318451B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250794A (ja) * | 2000-01-19 | 2001-09-14 | Motorola Inc | 半導体装置および導電構造を形成するためのプロセス |
| JP2002057124A (ja) * | 2000-08-01 | 2002-02-22 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2003197783A (ja) * | 2001-12-22 | 2003-07-11 | Hynix Semiconductor Inc | フラッシュメモリセルの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307765A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JP2669333B2 (ja) * | 1993-12-13 | 1997-10-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100250744B1 (ko) * | 1996-06-21 | 2000-05-01 | 김영환 | 반도체 소자의 폴리사이드층 형성 방법 |
-
1996
- 1996-10-21 JP JP8277750A patent/JPH10125617A/ja active Pending
-
1997
- 1997-10-21 GB GB9722208A patent/GB2318451B/en not_active Expired - Fee Related
- 1997-10-21 KR KR1019970054017A patent/KR19980033022A/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250794A (ja) * | 2000-01-19 | 2001-09-14 | Motorola Inc | 半導体装置および導電構造を形成するためのプロセス |
| JP2002057124A (ja) * | 2000-08-01 | 2002-02-22 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2003197783A (ja) * | 2001-12-22 | 2003-07-11 | Hynix Semiconductor Inc | フラッシュメモリセルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980033022A (ko) | 1998-07-25 |
| GB2318451B (en) | 1999-04-14 |
| GB2318451A (en) | 1998-04-22 |
| GB9722208D0 (en) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271092B2 (en) | Boron incorporated diffusion barrier material | |
| US6562730B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| JP4987189B2 (ja) | 半導体装置を形成するためのプロセス | |
| KR100192017B1 (ko) | 반도체 장치의 제조방법 | |
| US20030168706A1 (en) | Semiconductor device and method for fabricating same | |
| US6797559B2 (en) | Method of fabricating semiconductor device having metal conducting layer | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| US20060105582A1 (en) | Semiconductor device and method for fabricating same | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| KR100935719B1 (ko) | 반도체 소자의 듀얼 게이트 형성방법 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JP2000150803A (ja) | 半導体装置の製造方法 | |
| KR19980040125A (ko) | 반도체소자의 폴리사이드전극 형성방법 | |
| KR20000061321A (ko) | 모스 트랜지스터 제조방법 | |
| KR20000045889A (ko) | 텅스텐-폴리사이드 게이트 전극 형성 방법 | |
| KR20060002061A (ko) | 반도체 소자의 게이트 구조물 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990810 |