JP2001250794A - 半導体装置および導電構造を形成するためのプロセス - Google Patents

半導体装置および導電構造を形成するためのプロセス

Info

Publication number
JP2001250794A
JP2001250794A JP2001007746A JP2001007746A JP2001250794A JP 2001250794 A JP2001250794 A JP 2001250794A JP 2001007746 A JP2001007746 A JP 2001007746A JP 2001007746 A JP2001007746 A JP 2001007746A JP 2001250794 A JP2001250794 A JP 2001250794A
Authority
JP
Japan
Prior art keywords
forming
metal
layer
gas
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001007746A
Other languages
English (en)
Other versions
JP4987189B2 (ja
JP2001250794A5 (ja
Inventor
Philip J Tobin
フィリップ・ジェイ・トビン
Orubumi Adtuto
オルバンミ・アデツツ
Maiti Baikas
バイカス・マイティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001250794A publication Critical patent/JP2001250794A/ja
Publication of JP2001250794A5 publication Critical patent/JP2001250794A5/ja
Application granted granted Critical
Publication of JP4987189B2 publication Critical patent/JP4987189B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 高い信頼性および性能を有する半導体装置お
よび導電構造を実現する。 【解決手段】 半導体装置および導電構造が金属層を有
して形成される。一実施形態では、半導体装置はアモル
ファス金属層22および結晶金属層42を含む。アモル
ファス金属層22はアモルファス金属層22を通って汚
染物が浸透する可能性を低減する。抵抗率を相対的に低
く保つためアモルファス金属層22の上により導電性の
結晶金属層42を形成することができる。導電構造を形
成する場合、金属含有前駆物質ガスおよびスカベンジャ
ーガスが少なくとも一時点の間に同時に流れる。前記導
電構造はゲート電極の一部とすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般的には半導体装
置に関し、かつより特定的には半導体装置を形成するた
めのプロセスに関する。
【0002】
【従来の技術】より小さな半導体装置はより高い性能の
半導体トランジスタを作成するために新しい材料が使用
されることを要求する。中心となる2つの分野は高k
(high−k)ゲート誘電体材料および金属ゲートを
使用することを含む。金属電極として使用するために中
バンドギャップ・レベル(Mid−band gap
level)の材料が研究されている。これらの金属ゲ
ートのために研究されている材料はチタン、タンタルお
よびタングステン化合物のような高融点金属(refr
actory metals)を含む。タングステンは
それが典型的には六フッ化タングステン(WF)およ
び水素分子(H)ガスの反応によって形成される点に
おいて問題を有する。該反応の間に、かなりの量のフッ
素が膜内に、該膜が被着される時に、導入される。ウェ
ハーがさらに処理されると、フッ素はタングステンを離
れかつゲート誘電体内に拡散することができる。ゲート
誘電体においては、フッ素はゲート誘電体の品質を低下
させかつその誘電率を低下させる可能性がある。高kの
ゲート誘電体が使用されるべき装置においては、フッ素
は高kゲート誘電体の効果を妨げることになる。さら
に、二酸化シリコンゲートが使用されても、前記膜の実
効誘電率は低減されかつゲート電極と下に横たわる半導
体基板との間の容量結合の量を低下させる。WFおよ
びHの反応を使用することに伴う他の問題は、あまり
にも多くのフッ素が、形成されるトランジスタに対する
より高いリーケージ電流に加えて、酸化物層と金属層と
の間の接着問題を生じる可能性があることである。
【0003】
【発明が解決しようとする課題】いくつかの高融点金属
窒化物の使用は、それら自体により、前記フッ素の浸透
を阻止するには不十分である可能性がある。例えば、も
し典型的な窒化チタン層が伝統的に形成されるタングス
テン層によって覆われれば、フッ素は依然としてその後
のアニール工程の間に窒化チタンを通って浸透し同様の
問題を生じる可能性がある。
【0004】金属ゲート材料の物理蒸着(Physic
al vapor deposition:PVD)は
良好な解決方法でない可能性がある。物理蒸着の間に、
典型的には、プラズマが発生される。スパッタリングプ
ロセスの間に、ゲート誘電体は損傷されあるいは実際に
ゲート誘電体のいくらかが除去される可能性がある。し
たがって、金属ゲートに対するPVDは典型的には好ま
しくない。カルボニル源(carbonyl sour
ce)(例えば、W(CO))からの化学蒸着はカー
ボンの汚染による問題を有する。
【0005】
【課題を解決するための手段】本発明の一態様によれ
ば、半導体装置を形成するためのプロセスが提供され、
該プロセスは、半導体基板(10)の上に絶縁層(1
4)を形成する段階、前記絶縁層(14)の上にアモル
ファス金属含有層(22)を形成する段階、および前記
アモルファス金属含有層(22)の上に結晶金属含有層
(42)を形成する段階、を具備することを特徴とす
る。
【0006】本発明の別の態様によれば、半導体装置を
形成するためのプロセスが提供され、該プロセスは、半
導体基板(10)の上にゲート誘電体層(14)を形成
する段階、前記ゲート誘電体層(14)の上にアモルフ
ァス金属含有層(22)を形成する段階、および前記ア
モルファス金属含有層(22)の上に結晶金属含有層
(42)を形成する段階であって、前記アモルファス金
属含有層(22)および前記結晶金属含有層(42)の
組み合わせはゲート電極の一部を形成する前記段階、を
具備することを特徴とする。
【0007】本発明のさらに別の態様によれば、半導体
装置のゲート電極を形成するためのプロセスが提供さ
れ、該プロセスは、半導体基板(10)の上にゲート誘
電体層(14)を形成する段階、前記ゲート誘電体層
(14)の上にアモルファス金属含有層(22)を形成
する段階であって、前記アモルファス金属含有層(2
2)は六フッ化タングステンの前駆物質ガスおよびシラ
ンの前駆物質ガスを使用して形成され、かつ六フッ化タ
ングステンに対するシランのガス流量比はほぼ3:1よ
り小さい前記段階、および前記アモルファス金属含有層
(22)の上に結晶金属含有層(42)を形成する段階
であって、前記結晶金属含有層はタングステンを含む前
記段階、を具備することを特徴とする。
【0008】本発明のさらに別の態様によれば、導電構
造を形成するためのプロセスが提供され、該プロセス
は、金属含有前駆物質ガスを流す段階、およびスカベン
ジャーガスを流す段階、を具備し、前記金属含有前駆物
質ガスおよび前記スカベンジャーガスは少なくとも一時
点の間に同時に流れ、アモルファス金属含有層(22)
が形成されかつ前記アモルファス金属含有層(22)は
前記スカベンジャーガス内のいずれかの元素をほぼ10
パーセントより少なく含む、ことを特徴とする。
【0009】本発明のさらに別の態様によれば、導電構
造を形成するためのプロセスが提供され、該プロセス
は、金属含有前駆物質ガスを流す段階であって、該金属
含有前駆物質ガスは高融点金属元素、ハロゲン原子、お
よび炭素原子の内の少なくとも1つを含む前記段階、お
よびスカベンジャーガスを流す段階であって、該スカベ
ンジャーガスは半導性元素、窒素および酸素の内の少な
くとも1つを含む前記段階、を具備し、前記金属含有前
駆物質ガスおよび前記スカベンジャーガスは少なくとも
一時点の間に同時に流れ、アモルファス金属含有層(2
2)が形成されかつ前記アモルファス金属含有層(2
2)は前記スカベンジャーガス内のいずれかの元素をほ
ぼ10パーセントより少なく含む、ことを特徴とする。
【0010】
【発明の実施の形態】以下図面を参照して本発明の実施
形態につき説明する。本発明は実例によって説明され、
同様の要素を示すために同じ参照数字が使用されている
添付の図面によっては制限されない。また、当業者は図
面における各要素は簡略化されかつ明瞭になるよう図示
されており、必ずしも比例した尺度で描かれていないこ
とを理解するであろう。例えば、図面におけるいくつか
の要素の寸法は他の要素に対して誇張されており本発明
の実施形態の理解を容易にしている。
【0011】本発明においては、半導体装置および導電
構造が金属層を備えて形成できる。一実施形態では、半
導体装置はアモルファス金属層および結晶金属層を含
む。前記アモルファス金属層は前記アモルファス金属層
を通って汚染物が浸透する可能性を低減することを助け
る。前記アモルファス金属層の上により導電性の結晶金
属層が形成され抵抗率を比較的低く保つことを助けるこ
とができる。導電構造を形成する場合、金属含有ガスお
よびスカベンジャー・ガス(scavengerga
s)が少なくとも一時点の間に同時に流れる。前記導電
構造はゲート電極の一部とすることができる。本発明は
添付の特許請求の範囲によって規定されかつ以下の実施
形態の説明からよりよく理解できる。
【0012】図1は、半導体装置基板10の一部の断面
図である。本明細書において使用されている、半導体装
置基板は、単結晶半導体ウェハー、セミコンダクタ・オ
ン・インシュレータ・ウェハー、化合物半導体ウェハー
(例えば、シリコン−ゲルマニウム・ウェハー、シリコ
ン−ゲルマニウム−カーボン・ウェハー)、または半導
体装置を形成するために使用される任意の他の基板を含
む。フィールドアイソレーション領域12が前記基板1
0内に形成される。ゲート誘電体層14が次に前記基板
10の上に形成される。この特定の実施形態において
は、ゲート誘電体層14は二酸化シリコン、窒化シリコ
ン、シリコン・オキシナイトライド(silicon
oxynitride)その他を含む伝統的なゲート誘
電体材料を含むことができ、あるいは二酸化チタン、五
酸化タンタル、ストロンチウムチタニウムオキサイド
(strontium titanium oxid
e)または他の高kゲート誘電体材料を含むことができ
る。本明細書の説明のために、高kゲート誘電体は少な
くともほぼ10の誘電率を有する材料とされる。
【0013】アモルファス金属層22が次に、図2に示
されるように、前記ゲート誘電体層14の上に形成され
る。この被着またはデポジション(depositio
n)の間に、少なくとも2つのガスが使用される。一方
のガスは金属元素を含みかつ他方のガスは半導性元素を
含む。ここで使用されている、半導性元素(semic
onductive element)はシリコン、ゲ
ルマニウム、その他を含むIVA族元素の内の任意のも
のを含む。前記第1のガスはタングステン含有、チタン
含有、またはタンタル含有化合物を含むことができる。
例として、金属ハロゲン化物(metal halid
es)(例えば、六フッ化タングステン(WF)、四
塩化チタン(TiCl)その他)、タングステン・カ
ルボニル(W(CO))、タンタル含有化合物および
典型的にはタングステン、チタン、タンタル、ハフニウ
ム、ジルコニウム、アルミニウムその他を含む種々の金
属有機化合物がある。前記金属ゲートはこれら特定の金
属に限定されるものではない。しかしながら、典型的に
は高融点金属が使用され、それはそれらが他の金属と比
較して比較的高い温度にさらすことができるためであ
る。
【0014】前記第2のガスは典型的には「スカベンジ
ング(scavenging)」ガスまたはスカベンジ
ャーガスを含む。スカベンジングガスまたは純化ガスは
金属原子(単数または複数)に付着した原子団または基
(groups)を中性化するのを助ける。例えば、も
し前記金属原子に付着した基がハロゲン化物(F,C
l,BrまたはI)であれば、前記スカベンジングガス
は典型的には半導性元素または窒素を含む。これらの例
は、シラン、ジクロロシラン、種々のクロロシラン、ジ
シラン、ゲルマン(germane)および種々の他の
ゲルマニウム含有またはシリコン含有化合物を含む。も
し前記金属原子(単数または複数)に付着した基が有機
物(例えば、カルボニル基)であれば、前記スカベンジ
ングガスは典型的には酸素を含む。前記スカベンジング
ガスは金属原子に有機物基が付着する場合には半導性元
素または窒素を含むことができる。したがって、半導性
元素、窒素および酸素のほぼ任意の組み合わせを前記ス
カベンジングガス内で使用することができる。
【0015】前記アモルファス金属層22の形成の間に
おいて、金属プレカーサまたは前駆物質(precur
sor)はスカベンジングガスから元素を多く導入する
ことなしにアモルファス金属層を形成するためのもので
ある。もしあまりにも多くの半導性元素が膜内に導入さ
れると、それはシリサイド層を形成し、これは2つの害
を与える可能性がある。1つはシリコンが金属酸化物ゲ
ート誘電体内の酸素と反応して前記金属酸化物の一部を
シリコン酸化物に変える可能性が高くなることである。
これは誘電体材料の誘電率を低下させるので望ましくな
い。明らかに、もしゲート誘電体層がシリコン含有化合
物のみを含んでいれば、これは問題にはならないであろ
う。しかしながら、ゲート誘電体材料にかかわりなく、
もしあまりにも多くのシリコンが存在すれば、タングス
テンシリサイド層が生じる結果となりかつタングステン
よりほぼ10倍高い抵抗率を有することになる。したが
って、十分な半導体ガスが加えられて対応するシリサイ
ド層の形成なしに前記金属層がアモルファス状態におい
て形成できるようにする。
【0016】酸素含有ガスを使用する場合にも同様の推
論ができる。もしW(CO)がアモルファス金属層2
2のために使用されれば、カルボニル基を酸化するため
に十分な酸素が加えられるが、あまりにも多くの酸素が
タングステンに導入されまたはタングステンを酸化する
ほど多くはされない。スカベンジングガス内の原子にか
かわらず、アモルファス金属層22はスカベンジングガ
ス内のいずれの元素もほぼ10重量パーセントより多く
有するべきではない。典型的には、それはスカベンジン
グガス内の任意の元素をほぼ1重量パーセントより少な
く有するであろう。
【0017】1つの特定の例では、前記アモルファス金
属層22はWFおよびシラン(SiH)を使用して
形成できる。前記ガス内の金属原子に対する半導性原子
の比率はほぼ3:1より大きくないようにすべきであ
る。すなわち、例えば、半導性元素材料の3つより多く
ない原子に対してタングステンの原子1つとなる。典型
的には、前記比率は金属原子1つ当たり少なくとも1.
5の半導性原子となる。相対ガス流量(flow ra
tes)は種々のガス内にどれだけ多くの半導性または
金属原子があるかによって影響される。例えば、もし六
フッ化タングステンおよびシランが使用されれば、シラ
ンは六フッ化タングステンの流量よりもほぼ2.5倍高
い流量で流れることができる。しかしながら、もしジシ
ランが使用されれば、ジシランの流量はほぼ六フッ化タ
ングステンの流量よりも1.25倍高くなり、それはジ
シランはジシランの分子ごとに2つのシリコン原子を有
するからである。
【0018】アモルファス金属層を形成するために使用
される実際の動作条件は使用される反応装置に依存す
る。例えば、アメリカ合衆国、カリフォルニア州、サン
タ・クララの、アプライド・マテリアルズ・インコーポ
レイテッド(AppliedMaterials,In
c.)からの装置(tool)上のセンチュラ(Cen
turaTM)チェンバであれば、前記金属含有種(m
etal−containing species)の
ガス流量は典型的にはほぼ毎分100標準立方センチメ
ートル(sccm)より高くない。前記反応装置の圧力
は典型的にはほぼ10トール(torr)より高くな
く、かつ被着または堆積温度は典型的にはほぼセ氏30
0〜600度の範囲である。より典型的には、前記被着
の温度はほぼセ氏350〜400度の範囲にある。アモ
ルファス金属層22を直接ゲート誘電体層14の上に形
成する場合、典型的にはプラズマは使用されず、それは
下に横たわるゲート誘電体層14の一部を除去しまたは
損傷する可能性があるためである。しかしながら、もし
アモルファス金属層22が厚い絶縁層の上にまたは他の
金属含有層の上に形成されれば、プラズマを使用するこ
とができる。もしプラズマが使用されれば、電力は直径
200ミリメートルの基板に対してほぼ200〜500
ワットの範囲とすることができる。前記電力は部分的に
は処理されている基板の表面積に依存する。しかしなが
ら、当業者は適切な基板寸法に対してどのようにプラズ
マ電力を調整するかは理解するであろう。
【0019】もし前記アモルファス金属層が窒化タング
ステン(WN)のような高融点金属窒化物であれば、窒
素含有ガスが典型的には使用される。例えば、窒化タン
グステンの形成を助けるため窒素分子(N)が六フッ
化タングステンおよびシランと共に導入される。必ずし
も必要なものではないが、当業者はアンモニアガス(N
)を用いることを避けることを望むかもしれず、そ
の理由はこれが反応の間にアンモニウム塩を形成する可
能性があるためである。亜酸化窒素(nitrous
oxide:NO)または酸化窒素(nitric
oxide:NO)を含む他の窒素含有ガスも使用でき
るであろう。さらに他の例では、アモルファスTiN層
はTiCl,NおよびSiHを使用して形成でき
る。
【0020】前記アモルファス金属層22は複数の異な
る膜を含むことができる。例えば、アモルファスTiN
膜はトランジスタの仕事関数を確立または規定すること
ができかつアモルファスタングステン膜によって覆うこ
とができる。前記アモルファス金属層22の合計の厚さ
は一般にほぼ2〜20ナノメートルの範囲内にある。
【0021】前記アモルファス金属層22を形成した後
に、それは図3に示される表面24を有する。図3は該
表面の走査電子顕微鏡の分析結果を示している。層22
は本質的にアモルファスまたは非晶質であるから、該層
は比較的なめらかな表面を有することが分かる。層22
はアモルファスと称されるが、いくらかのナノ結晶(n
anocrystals)が形成される可能性があり、
それでも該層の支配的な特性は依然としてそれが本質的
にアモルファス層としてふるまうものとなる。
【0022】処理は、図4に示されるようにゲート積層
体(gate stack)の一部である他の層を被着
することで続けられる。伝統的な多結晶金属層42が次
に前記アモルファス金属層22の上に形成される。この
特定の実施形態では、前記結晶金属層はタングステンで
ありこれは六フッ化タングステンと水素を使用した反応
によって形成される。下に横たわる層の形成とは異な
り、シリコン含有または他の半導性元素を含むガスはそ
の形成において使用されない。形成される層の厚さは装
置に対する電気的要求および他の幾何学的要求によって
決定される。典型的には、層42の厚さは通常ほぼ20
〜150ナノメートルの範囲にある。結晶金属層42は
図5において概略的に示される表面44を有している。
層42は構造上実質的に結晶であるから、その表面は図
3に見られるものよりも荒い。
【0023】層42を形成した後、反射防止層(ant
i−reflective layer)46が次に、
図4に示されるように、面44上に形成される。反射防
止層46は典型的には絶縁体でありかつ窒化シリコン、
シリコンリッチ(silicon−rich)窒化シリ
コン、あるいはもしそれが導体であれば、それは窒化チ
タン、チタンリッチ(titanium−rich)窒
化チタン、その他を含むことができる。2つの層22お
よび42の間の特性は前記アモルファス金属層が少なく
ともほぼ300マイクロオーム・センチメートルである
抵抗率を持つことができるものである。結晶金属層42
はアモルファス金属層22よりもかなり低い抵抗率を有
する。例えば、結晶金属層42はほぼ10マイクロオー
ム・センチメートルの抵抗率を持つことができる。これ
らはタングステンに関して特定的に説明されているが、
もし他の材料が使用されれば同様の抵抗率比を見ること
ができる。さらに、結晶金属層42を形成する場合、ア
モルファス金属層22は金属結晶層42の拡散率より少
なくともほぼ10倍低いフッ素拡散率を持つであろう。
または、金属結晶層42はアモルファス金属層22の拡
散率より少なくともほぼ10倍高いフッ素拡散率を持つ
であろう。他のハロゲン、ホウ素、炭素その他によって
も同様の効果をみることができる。
【0024】前記各層を形成した後、前記各層は次にパ
ターニングされて図6に示されるようにゲート積層体
(gate stack)60を形成する。このエッチ
ングは層22,42および46を通って延びる。側壁ス
ペーサ62がゲート積層体60の縦方向のまたは垂直の
エッジに隣接して形成される。半導体基板内にドーピン
グされた領域64が形成されかつ典型的にはスペーサ6
2の形成の前に、後に、または前と後の双方に形成され
る。ドーピングされた領域64は典型的には立方センチ
メートル当たり少なくとも1E19原子のドーピング濃
度を有し図6に示されるようにトランジスタのためのソ
ースおよびドレイン領域となるドーピングされた領域に
対してオーミック・コンタクトが形成できるようにす
る。
【0025】処理は図7に示されるように続けられる。
第1の層間誘電体(interlevel diele
ctric:ILD)層72がゲート構造およびゲート
基板の上に形成される。第1のILD層は、酸化物、窒
化物、オキシナイトライド、低k、または他の材料のよ
うな、絶縁材料の1つまたはそれ以上の層を含むことが
できる。第1のILD層72はパターニングされてコン
タクト開口74を規定する。コンタクトプラグ構造が次
に該開口内に形成されかつ接着/障壁膜(adhesi
on/barrier film)76および導電性充
填材料78を含む。1つの特定の実施形態では、前記接
着/障壁層はチタン/窒化チタン膜でありかつ前記導電
性充填材料はタングステンである。導電性プラグ構造の
ために他の材料を使用することもできる。
【0026】処理は図8に示すように実質的に完成した
装置を形成するために続けられる。図8は接着/障壁膜
82および導電性充填材料84を含む。1つの特定の実
施形態では、前記接着/障壁膜82はタンタル、窒化タ
ンタル、あるいは他の高融点金属または高融点金属窒化
物を含む。前記導電性充填材料84は主にアルミニウ
ム、タングステンまたは銅を含むことができる。少しの
量のドーパントを前記導電性充填材料84に加えてその
エレクトロマイグレイションまたは他の悪影響に対する
耐性を増大することができる。パッシベイション層86
が次に相互接続の最上部の上に形成されて装置の形成を
完了する。前記パッシベイション層86は酸化物、窒化
物、オキシナイトライド(oxynitride)その
他のような、1つまたはそれ以上の絶縁材料の層を含む
ことができる。
【0027】図1〜図8に示される実施形態は複数の層
を被着しかつ次にエッチングすることによって形成され
たゲート構造を含んでいる。あるいは、前記ゲート構造
ははめ込まれた(inlaid)ゲート構造を含むこと
ができる。
【0028】説明されなかったが、前記層22および4
2はアニールしてもよくあるいはアニールしなくてもよ
い。さらに、該アニールはアモルファス導電層22、結
晶導電層42を形成した後に、前記反射防止層46の後
に、あるいは何らかの他の引き続く処理工程において行
なうことができる。膜内の応力が問題であれば、前記ア
ニールは応力が高くなり過ぎる前に行なう必要があろ
う。
【0029】さらに別の実施形態では、異なる層を直接
前記ゲート誘電体層の上に形成することができる。例え
ば、一実施形態では、前記アモルファス導電層22が形
成される前に窒化チタンまたはシリコン層を前記ゲート
誘電体の上にかつ前記ゲート誘電体と直接接触して形成
することができる。アモルファス導電層22は前記結晶
導電材料42の前に形成されるから、結晶導電層42か
らのフッ素は窒化チタンまたはシリコン層と大きく影響
を与え合うことはなくあるいは窒化チタンまたはシリコ
ン層を通過することはないであろう。
【0030】本発明の実施形態はゲート誘電体膜の誘電
率を低下させること、接着に関連する問題を有するこ
と、またはリーケージ電流の問題を引き起こすことのよ
うなフッ素に関連する問題を生じにくい金属ゲートを有
するゲートスタックまたはゲート積層体が形成できるよ
うにする。本発明の実施形態は上に横たわる金属のより
大きな柔軟性を可能にし、それによってフッ素からの悪
影響を受けることなく依然として望ましい特性を有する
低い抵抗率のゲート電極が形成できるようにする。前記
膜をアニールした後でさえも、結晶金属層42からのフ
ッ素はアモルファス導電層を通って拡散することはほと
んどない。したがって、形成された構造は被着の際のよ
り少ないフッ素という利点を有するのみならず、上の膜
からのフッ素が下に横たわるゲート誘電体または他の敏
感な膜に対して問題を与えることはない。示された実施
形態は1つのアモルファス膜および1つの結晶膜のみを
含んでいるが、前記膜は積層して数多くの異なるアモル
ファスおよび結晶膜の複合体を形成することができる。
例えば、ある膜はアモルファス結晶アモルファス(am
orphous crystalline amorp
hous)を含むことができあるいはそれはアモルファ
ス/結晶/アモルファス/結晶、その他を含むことがで
きる。層22および42のエッチングおよび研磨特性は
伝統的なタングステンのエッチングまたは研磨と同じで
ある。したがって、装置のエッチングまたは研磨特性の
変化はないことが予期される。
【0031】上記説明においては、本発明が特定の実施
形態に関連して説明された。しかしながら、当業者は添
付の特許請求の範囲に記載された本発明の範囲から離れ
ることなく種々の修正および変更を行なうことができる
ことを理解するであろう。したがって、本明細書および
図面は制限的な意味ではなく例示的なものとみなされる
べきであり、かつ全てのそのような変更は本発明の範囲
内に含まれるものと考える。
【0032】利益、他の利点、および問題に対する解決
方法は上においては特定の実施形態に関連して説明され
ている。しかしながら、前記利益、利点、問題に対する
解決方法、および何らかの利益、利点または解決方法を
生じさせるまたはより顕著になるようにする何らかの要
素(単数または複数)はいずれかのまたは全ての請求項
の決定的な、要求される、または必須の特徴または要素
と考えられるべきではない。ここで使用される、用語
「具備する(comprises)」、「具備する(c
omprising)」またはそれらの何らかの変形は
非排他的な包含を意味するものと考えられ、従って要素
のリストを具備するプロセス、方法、物、または装置は
これらの要素のみを含むのではなく、明確に示されてい
ないまたはそのようなプロセス、方法、物または装置に
固有の他の要素を含むことができる。
【図面の簡単な説明】
【図1】ゲート誘電体層を形成した後の半導体装置基板
の一部を示す断面図である。
【図2】アモルファス金属層を形成した後の図1の基板
を示す断面図である。
【図3】図2において形成されるアモルファス金属層の
頭部面を示す図面代用顕微鏡写真である。
【図4】結晶金属層およびキャッピング層を形成した後
の図2の基板を示す断面図である。
【図5】図4において形成される結晶金属層の頭部面を
示す図面代用顕微鏡写真である。
【図6】電界効果トランジスタを形成した後の図4の基
板を示す断面図である。
【図7】層間誘電体層およびコンタクト構造を形成した
後の図6の基板を示す断面図である。
【図8】実質的に完成した装置を形成した後の図7の基
板を示す断面図である。
【符号の説明】
10 半導体装置基板 12 フィールドアイソレーション領域 14 ゲート誘電体層 22 アモルファス金属層 24 アモルファス金属層22の表面 42 多結晶金属層 44 多結晶金属層42の表面 46 反射防止層 60 ゲート積層体 62 側壁スペーサ 64 ドーピングされた領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 617J 617M (72)発明者 オルバンミ・アデツツ アメリカ合衆国 テキサス州 78729 オ ースチン パートリッジ・ベンド12919 (72)発明者 バイカス・マイティ アメリカ合衆国 テキサス州 78759 オ ースチン ジョリーヴィル・ロード1150 #2123

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置を形成するためのプロセスで
    あって、 半導体基板(10)の上に絶縁層(14)を形成する段
    階、 前記絶縁層(14)の上にアモルファス金属含有層(2
    2)を形成する段階、および前記アモルファス金属含有
    層(22)の上に結晶金属含有層(42)を形成する段
    階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
  2. 【請求項2】 半導体装置を形成するためのプロセスで
    あって、 半導体基板(10)の上にゲート誘電体層(14)を形
    成する段階、 前記ゲート誘電体層(14)の上にアモルファス金属含
    有層(22)を形成する段階、および前記アモルファス
    金属含有層(22)の上に結晶金属含有層(42)を形
    成する段階であって、前記アモルファス金属含有層(2
    2)および前記結晶金属含有層(42)の組み合わせは
    ゲート電極の一部を形成する前記段階、 を具備することを特徴とする半導体装置を形成するため
    のプロセス。
  3. 【請求項3】 半導体装置のゲート電極を形成するため
    のプロセスであって、 半導体基板(10)の上にゲート誘電体層(14)を形
    成する段階、 前記ゲート誘電体層(14)の上にアモルファス金属含
    有層(22)を形成する段階であって、前記アモルファ
    ス金属含有層(22)は六フッ化タングステンの前駆物
    質ガスおよびシランの前駆物質ガスを使用して形成さ
    れ、かつ六フッ化タングステンに対するシランのガス流
    量比はほぼ3:1より小さい前記段階、および前記アモ
    ルファス金属含有層(22)の上に結晶金属含有層(4
    2)を形成する段階であって、前記結晶金属含有層はタ
    ングステンを含む前記段階、 を具備することを特徴とする半導体装置のゲート電極を
    形成するためのプロセス。
  4. 【請求項4】 導電構造を形成するためのプロセスであ
    って、 金属含有前駆物質ガスを流す段階、およびスカベンジャ
    ーガスを流す段階、 を具備し、 前記金属含有前駆物質ガスおよび前記スカベンジャーガ
    スは少なくとも一時点の間に同時に流れ、 アモルファス金属含有層(22)が形成されかつ前記ア
    モルファス金属含有層(22)は前記スカベンジャーガ
    ス内のいずれかの元素をほぼ10パーセントより少なく
    含む、 ことを特徴とする導電構造を形成するためのプロセス。
  5. 【請求項5】 導電構造を形成するためのプロセスであ
    って、 金属含有前駆物質ガスを流す段階であって、該金属含有
    前駆物質ガスは高融点金属元素、ハロゲン原子、および
    炭素原子の内の少なくとも1つを含む前記段階、および
    スカベンジャーガスを流す段階であって、該スカベンジ
    ャーガスは半導性元素、窒素および酸素の内の少なくと
    も1つを含む前記段階、 を具備し、 前記金属含有前駆物質ガスおよび前記スカベンジャーガ
    スは少なくとも一時点の間に同時に流れ、 アモルファス金属含有層(22)が形成されかつ前記ア
    モルファス金属含有層(22)は前記スカベンジャーガ
    ス内のいずれかの元素をほぼ10パーセントより少なく
    含む、 ことを特徴とする導電構造を形成するためのプロセス。
JP2001007746A 2000-01-19 2001-01-16 半導体装置を形成するためのプロセス Expired - Fee Related JP4987189B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/487472 2000-01-19
US09/487,472 US6376349B1 (en) 2000-01-19 2000-01-19 Process for forming a semiconductor device and a conductive structure

Publications (3)

Publication Number Publication Date
JP2001250794A true JP2001250794A (ja) 2001-09-14
JP2001250794A5 JP2001250794A5 (ja) 2008-03-06
JP4987189B2 JP4987189B2 (ja) 2012-07-25

Family

ID=23935855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007746A Expired - Fee Related JP4987189B2 (ja) 2000-01-19 2001-01-16 半導体装置を形成するためのプロセス

Country Status (5)

Country Link
US (1) US6376349B1 (ja)
JP (1) JP4987189B2 (ja)
KR (1) KR100748377B1 (ja)
CN (2) CN1179402C (ja)
SG (1) SG89366A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047404A1 (en) * 1999-02-12 2000-08-17 Gelest, Inc. Chemical vapor deposition of tungsten nitride
JP3783530B2 (ja) * 2000-06-22 2006-06-07 ヤマハ株式会社 光酸化触媒
US6511911B1 (en) 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
JP3952735B2 (ja) * 2001-10-25 2007-08-01 ソニー株式会社 半導体装置の製造方法
US20030098489A1 (en) * 2001-11-29 2003-05-29 International Business Machines Corporation High temperature processing compatible metal gate electrode for pFETS and methods for fabrication
US6900481B2 (en) * 2002-02-21 2005-05-31 Intel Corporation Non-silicon semiconductor and high-k gate dielectric metal oxide semiconductor field effect transistors
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
US7722966B1 (en) * 2005-05-11 2010-05-25 Alliance For Sustainable Energy, Llc Nano-composite materials
KR100714481B1 (ko) * 2005-07-15 2007-05-04 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US8436337B2 (en) * 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8766379B2 (en) * 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
KR101990051B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
WO2014074360A1 (en) 2012-11-12 2014-05-15 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous metal thin-film non-linear resistor
US20160086805A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Metal-gate with an amorphous metal layer
US20170309490A1 (en) * 2014-09-24 2017-10-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
DE102017127208A1 (de) 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-strukturen und verfahren zu deren herstellung
US10497811B2 (en) 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129300A (ja) * 1991-06-28 1993-05-25 Hitachi Ltd 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JPH0964044A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置及びその製造方法
JPH101774A (ja) * 1996-06-08 1998-01-06 Anelva Corp プラズマcvdによる薄膜形成方法およびプラズマcvd装置
JPH10125617A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
JPH11233451A (ja) * 1997-10-07 1999-08-27 Texas Instr Inc <Ti> 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのcvdに基くプロセス
JPH11238736A (ja) * 1997-12-11 1999-08-31 Lg Semicon Co Ltd 半導体デバイスの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
TW477004B (en) * 1998-10-12 2002-02-21 United Microelectronics Corp Method to prevent dopant diffusion in dual-gate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129300A (ja) * 1991-06-28 1993-05-25 Hitachi Ltd 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JPH0964044A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置及びその製造方法
JPH101774A (ja) * 1996-06-08 1998-01-06 Anelva Corp プラズマcvdによる薄膜形成方法およびプラズマcvd装置
JPH10125617A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
JPH11233451A (ja) * 1997-10-07 1999-08-27 Texas Instr Inc <Ti> 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのcvdに基くプロセス
JPH11238736A (ja) * 1997-12-11 1999-08-31 Lg Semicon Co Ltd 半導体デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN1591797A (zh) 2005-03-09
KR20010076401A (ko) 2001-08-11
KR100748377B1 (ko) 2007-08-10
JP4987189B2 (ja) 2012-07-25
CN1306301A (zh) 2001-08-01
CN1179402C (zh) 2004-12-08
US6376349B1 (en) 2002-04-23
CN1331200C (zh) 2007-08-08
SG89366A1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
KR100748377B1 (ko) 반도체 디바이스 및 도전성 구조를 형성하기 위한 공정
US6930363B2 (en) Barrier in gate stack for improved gate dielectric integrity
KR100563748B1 (ko) 반도체소자의제조방법
US7923322B2 (en) Method of forming a capacitor
US5888588A (en) Process for forming a semiconductor device
US6458699B1 (en) Methods of forming a contact to a substrate
US6297173B1 (en) Process for forming a semiconductor device
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US7534709B2 (en) Semiconductor device and method of manufacturing the same
JP4606525B2 (ja) 半導体デバイス
US6255204B1 (en) Method for forming a semiconductor device
US6436840B1 (en) Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process
TW200525751A (en) Silicide/semiconductor structure and method of fabrication
JP2004134687A (ja) 半導体装置及びその製造方法
US6528362B1 (en) Metal gate with CVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
US8445381B2 (en) Oxide-nitride stack gate dielectric
US6451677B1 (en) Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process
JP3259535B2 (ja) Nmosトランジスタとpmosトランジスタとを有する半導体装置の製造方法
US6432801B1 (en) Gate electrode in a semiconductor device and method for forming thereof
JPH10125617A (ja) 半導体装置の製造方法
KR100304688B1 (ko) 반도체장치의제조방법
JPH04336466A (ja) 半導体装置の製造方法
JPH09237769A (ja) 半導体装置の製造方法
JPH02271647A (ja) Mos型半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

R150 Certificate of patent or registration of utility model

Ref document number: 4987189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees