CN1331200C - 半导体器件及传导结构形成工艺 - Google Patents

半导体器件及传导结构形成工艺 Download PDF

Info

Publication number
CN1331200C
CN1331200C CNB2004100476419A CN200410047641A CN1331200C CN 1331200 C CN1331200 C CN 1331200C CN B2004100476419 A CNB2004100476419 A CN B2004100476419A CN 200410047641 A CN200410047641 A CN 200410047641A CN 1331200 C CN1331200 C CN 1331200C
Authority
CN
China
Prior art keywords
layer
metal
cleaning gas
gas
metallic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100476419A
Other languages
English (en)
Other versions
CN1591797A (zh
Inventor
菲利浦·J·特宾
欧鲁布米·阿德图土
比卡斯·迈逖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1591797A publication Critical patent/CN1591797A/zh
Application granted granted Critical
Publication of CN1331200C publication Critical patent/CN1331200C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种形成传导结构的工艺,该传导结构形成叠置有一层栅电介质膜的栅电极的一部分,所述工艺的特征在于:流过含金属的前体气体;以及流过清扫气体,其中,所述清扫气体包括选自下列组中的至少一种气体:半导电元素、氮、和氧;至少在一个时间点上同时流过所述含金属的前体气体和清扫气体;以及形成非晶质的含金属层,其中所述非晶质的含金属层包含不大于10个重量百分比的清扫气体中的任何元素。

Description

半导体器件及传导结构形成工艺
本申请是申请日为2001年1月18日的中国专利申请01101649.3的分案申请。
技术领域
本发明一般涉及半导体器件,更详细地,涉及半导体器件制作工艺。
背景技术
较小的半导体器件要求使用新材料以制造高性能的半导体晶体管。焦点包含两个方面,用高-k栅电介质材料和金属栅。正在研究用中间带隙能级材料用作金属电极。被研究作金属栅的材料包含难熔金属如钛,钽,和钨化合物。钨有一个问题是在代表性的形成中有六氟化钨(WF6)和分子氢(H2)气体反应。反应时显著数量的氟会进入沉积的膜中。当晶片进一步加工时,氟离开钨扩散进栅电介质。在栅电介质中,氟能降低栅电介质的品质和降低其介电常数。在器件里使用的高-k栅电介质,氟抵消了高-k栅电解质的效果。进一步讲,即使用二氧化硅栅,膜的有效介电常数也要减少,栅电极与下面半导体基底间的电容性耦合量下降。随着采用WF6和H2反应而来的另外的问题是,氟太多引起在氧化物层和金属层之间粘连问题,以及形成的晶体管的较高的漏电流。
使用某些难熔金属氮化物,靠其自身,难以阻断氟的渗透。例如,如果氮化钛层被以常规形成的钨层覆盖,在随后的退火阶段氟仍能穿过氮化钛,引起相同的问题。
金属栅材料的物理蒸汽沉积不是一个好的办法。在物理蒸汽沉积时会通常产生等离子体。在溅射过程期间栅电介质可能遭受损坏或实际上去除了一些栅电介质。所以,对金属栅PVD是不可取的。一种用羰基源(如W(CO)6)的化学蒸发沉积可能有碳污染问题。
发明内容
本发明即克服了上述缺陷。
根据本发明提供了一种形成传导结构的工艺,该传导结构形成叠置有一层栅电介质膜的栅电极的一部分,所述工艺的特征在于:流过含金属的前体气体;以及流过清扫气体,其中,所述清扫气体包括选自下列组中的至少一种气体:半导电元素、氮、和氧;至少在一个时间点上同时流过所述含金属的前体气体和清扫气体;以及形成非晶质的含金属层(22),其中所述非晶质的含金属层包含不大于10个重量百分比的清扫气体中的任何元素。
根据本发明的上述工艺,其中含金属的前体气体包含卤素原子,而清扫气体包含半导电元素。
根据本发明的上述工艺,其中,含金属前体气体包含碳原子,而清扫气体包含氧原子。
根据本发明,还提供一种形成半导体器件的工艺,其特征在于:在半导体基底(10)上形成绝缘层(14);在绝缘层(14)上形成非晶质含金属层(22),其中该非晶质含金属层(22)的特征为一种使用如下成分形成的含钨层:包含六氟化钨的含钨气体,与包含硅烷的含半导体气体,其中硅烷与六氟化钨的气体流量比为小于3∶1;以及在非晶质含金属层(22)上形成晶质含金属层(42)。
根据本发明的上述工艺,其中晶质含金属层(42)包含钨。
根据本发明的上述工艺,进一步的特征在于,在形成绝缘层(14)之后和在形成非晶质含金属层(22)之前从难熔金属氮化物层和硅层组成的组中选择形成中间层。
附图说明
本发明以实例说明,并不局限于附图,其中相同标号指示相同部件,其中:
图1.示出栅电介质层形成后半导体器件基底部分的截面图;
图2.示出非晶金属层制成后图1基底的截面图;
图3.示出图2中形成的非晶金属层的顶表面;
图4.示出晶质金属层和罩层制成后图2基底的截面图;
图5.示出图4中形成的晶质金属层顶表面;
图6.示出场效应晶体管形成后图4基底的截面图;
图7.示出中间级电介质层和接触结构形成后图6基底的截面图;
图8.示出基本上完整器件形成后图7基底的截面图。
具体实施方式
普通技术人员应当理解图中的元件均以简捷明晰的方式示出,没有按比例绘制。例如,图中某些元件的尺寸相对于其它元件可能夸张,这是为了更好的理解本发明的实施方案。
可以形成具有金属层的半导体器件和传导结构。在一种实施方案中,半导体器件包括非晶金属层和晶质金属层。非晶质金属层可减少经由该层可能的渗透杂质。更具传导性晶质金属层可在非晶质金属层上形成,以保持相对较低的电阻率。当形成传导结构时,含金属的气体和清扫气体至少在一个同一时刻流过。传导结构可以是栅电极的一部分。本发明由权利要求书所限定,在阅读以下实施方案说明之后会更好地理解。
图1包含半导体器件基底10的部分截面图。本说明中,半导体器件基底包含单晶半导体晶片,绝缘体上半导体晶片,半导体复合晶片(如硅锗晶片,硅-锗-碳晶片),或任何其它用于制成半导体器件的基底。场隔离区12形成在基底10内。然后在基底10上形成栅电介质层14。在这个具体的实施方案中,栅电介质层14可包含传统的栅电介质材料如二氧化硅,氮化硅,氮氧化硅等,还可包含金属氧化物,如二氧化钛,五氧化钽,锶钛氧化物或其它高-k栅电介质材料。按本说明的意图,高-k栅电介质这种材料其介电常数至少为10。
然后非晶金属层22在栅电介质层14上形成,如图2中所示。在沉积期间,至少要用两种气体。一种气体含金属元素,另一种气体含半导电元素。在此,半导电元素包括任意IVA族元素,如硅,锗等。第一种气体包括含钨,含钛,或含钽化合物。例如金属卤化物(如六氟化钨(WF6),四氯化钛(TiCl4)等),碳酰基钨(W(CO)6),含钽化合物和各种金属有机化合物,代表性地含钨,钛,钽,铪,锆,铝等等。金属栅不局限于这些特定金属的任意一种。但是,难熔金属特别得到使用因为它们较其它金属能承受相对更高的温度。
第二种气体代表性地包括“清扫”气体。清扫气体帮助中和金属原子附属的族。例如,如果金属原子附属的族是卤化物(F,Cl,Br,I),则清扫气体典型地包含半导电元素或氮。例如包含硅烷,二氯硅烷,各种氯硅烷,乙硅烷,锗和各种其它的含锗或含硅化合物。如果金属原子附属的族为有机质(如羰基)则清扫气体典型地含氧。当有机族附属于金属原子时,清扫气体可包括半导电元素或氮。所以几乎任何半导电元素,氮,和氧的结合都可在清扫气体内使用。
非晶金属层22形成期间,金属前体没有清扫气体元素的结合而形成非晶金属层。如果太多半导电元素结合进膜中,则形成硅化物层,它可能有两种潜在的损害。其一是硅与金属氧化栅电介质中的氧化物更容易发生反应,将一部分金属氧化物转换成硅氧化物。这是不合需要的,因为它降低电介质材料的介电常数。显然,如果栅电介质层只包含硅化合物这就不成问题。但是,不管栅电介质材料如何,如果存在的硅太多,会导致硅化钨层,其电阻系数比钨高约10倍。所以,加入足够的半导电气体使金属层形成为非晶态层,而不形成相应的硅化物层。
同样的道理适用含氧气体,如果W(CO6)用于非晶金属层22,加入足够的氧以使羰基氧化,但是不要太多,过多的氧会结合进钨或使钨氧化。无论清扫气体中的原子是什么,非晶金属层22中的清扫气体中任一元素应当不超过10个重量百分比。典型地是它具有小于清扫气体中任一元素的1个重量百分比。
在一个特定的例子中,非晶金属层22可以用WF6和硅烷(SiH4)形成。气体中半导电原子与金属原子的比例应不大于约3∶1。这就是说,例如,一个钨原子要有不多于半导电元素材料的三个原子。典型地,比值至少是1.5半导电原子比1金属原子。注意,相对气体流速将受在各种气体中有多少半导电或金属原子影响。例如,如果用六氟化钨和硅烷,则硅烷流速较六氟化钨的流速高约2.5倍。但是,如果用乙硅烷,则乙硅烷的流速较六氟化钨的流速高约1.25倍,因为乙硅烷的每一个分子有两个硅原子。
形成非晶金属层的实际操作条件应根据使用的反应器而定。例如如果用Applied Materials,Inc.of Santa Clara,California,的CenturaTM反应罐则含金属类的气体流速代表性的是不超过约每分钟100标准立方厘米(sccm)。反应器的压力代表性的是不超过约10乇,沉积温度代表性的约在300至600摄氏度范围内。更有代表性的是,沉积温度约为350至400摄氏度。当直接在栅电介质层14上形成非晶金属层22时,不必使用等离子因为有可能将下面的电介质层14移去一部分或使之受损的潜在危险。但是,如果非晶金属层22直接在厚的绝缘层上或在另外的含金属层上形成则可使用等离子体。如果使用等离子体,则对于直径200毫米的基底功率可在约200至300瓦范围内。功率部分地取决于加工基底的表面积。不过,一般技术人员知道怎样按基底合适尺寸调整等离子体功率。
如果非晶金属层是难熔金属氮化物如氮化钨(WN),则通常需用含氮气体。例如,氮分子(N2)能引入六氟化钨和硅烷中促使形成氮化钨。虽然没有要求,一般技术人员可能想要避免使用氨气(NH3)因为在反应期间能形成铵盐。其它可以使用的含氮气体是一氧化二氮(N2O)和氧化氮(NO)。在另一个例子中,非晶质TiN层可用TiCl4,N2,和SiH4形成。
非晶金属层22可含有多个不同的膜。例如,一种TiN非晶质膜可确定晶体管的功函数,以非晶质钨膜所覆盖。非晶质金属层22的总厚度一般约在2至20纳米之间。
非晶质金属层22形成之后,它有一个表面24示于图3中。图3所示为电子显微镜扫描分析的表面,因为层22基本上是非晶质的,所以可看出是相对平滑的表面。虽然22层称为非晶质的,它可能有一些纳米晶体形成,但其主导特性基本上还是非晶质层。
过程继续,沉积另外一个层它是示于图4栅堆的一部分。一种常规的多晶金属层42在非晶质层22上形成。在本具体实施方案中,晶质金属层是钨,使用六氟化钨与氢反应而形成。与下面层的形成不同,在其形成时没有使用含硅和其它半导电元素的气体。制成的层厚由器件的电学要求和其它几何学要求确定。代表性的层42的厚度一般约在20-150纳米之间。晶质金属层42具有表面44,总体表示在图5中。因为层42基本上是晶体结构,所以它的表面较图3所示的粗糙一些。
制成层42之后,则在图4中所示的表面44上形成抗反射层46。抗反射层46是个绝缘体,可含硅氮化物,富硅硅氮化物,或者如果它是个导体,则可包含钛氮化物,富钛钛氮化物等。层22和42两者之间的特征是非晶质金属层的电阻系数至少约为300微欧厘米。晶质金属层42有较非晶质金属层22相当低的电阻系数。例如,晶质金属层42的电阻系数约10微欧姆厘米。虽然关于钨有这些特定的介绍,如果用其它材料也应看到有同样电阻系数比值。此外,当形成晶质金属层42时,非晶金属层22的氟扩散率至少较晶质金属层42的扩散率低10倍。其它的卤化物,硼,碳等可以见到同样的效果。
各层形成之后,如图6中所示各层形成图案以形成栅堆60。该蚀刻延伸通过层22,42和46。侧壁隔片62邻近栅堆60的垂直边缘而形成。在半导体基底之内形成掺杂区域64,通常在形成隔片62之前、之后或同时在之前之后形成。掺杂区域64掺杂浓度至少为每立方厘米1E19原子以允许对掺杂区域形成欧姆触点,它是图6中所示晶体管的源和漏区域。
过程继续如图7所示。第一中间级电介质(ILD)层72在栅结构和栅基底之上制作。第一ILD层可包含一个或多个绝缘材料层如氧化物,氮化物,氮氧化合物,低-k或其它材料。对第一ILD层72构图以确定一个接触开口74。然后开口内形成接触插塞结构包括粘附/阻隔膜76及传导填充材料78。在一种具体的实施方案中,粘附阻隔层为钛/钛氮化物膜,传导填充材料为钨。其它材料也可用于传导性插塞结构。
过程继续,形成如图8所示的基本完整的器件。图8包含粘附/阻隔膜82和传导填充物84。在一种具体的实施方案中,粘附阻隔膜82包含钽,钽氮化物和其它难熔金属及其氮化物。传导填充材料84主要包含铝,钨或铜。少量的掺杂剂可加到传导膜材料84中以提高其阻抗电迁移或其它不利影响。此后钝化层86形成在所有互连的最上一级以得到器件完整的形式。钝化层86可包含一个或多个绝缘材料层如氧化物,氮化物,氮氧化物等。
示于图1-8中的实施方案包含栅结构,它是沉积法形成的然后蚀刻出多个层。或者,栅电极可包含镶嵌的栅结构。
虽然没有讨论过,但层22和42可以退火或不必退火。进一步讲,退火可在非晶质传导层22,晶质传导层42形成后,抗反射层46之后,或某些其它后续工艺步骤之后进行。如果膜内的应力是个问题,在应力达到太高之前就须要实施退火。
在另外的实施方案中,不同的层可直接在栅电介质层上形成。例如,在一种实施方案中,钛氮化物或硅层可在栅电介质上形成,在非晶质传导层22形成之前与栅电介质直接接触。因为非晶质传导层22是在晶质传导材料42之前形成,所以出自晶质传导层42的任何氟不能有效的干扰或穿过钛氮化物或硅层。
本发明的实施方案允许形成栅堆,其金属栅较少受与氟有关问题的影响,例如,栅电介质膜的介电常数降低,粘连问题以及引起的漏电流问题。本实施方案允许在叠置金属时有较大的灵活性,使得可形成较低电阻系数的栅电极,它没有氟的不利影响而具有期望的特性。甚至膜退火之后,来自晶质金属层42的氟也不能通过非晶质传导层完全扩散。所以制成的结构不仅有在沉积时有少量的氟的优点,而且来自上层膜中的氟对下面的栅电介质和其它敏感的膜也不会发生问题。虽然示出的实施方案只包含一层非晶质膜和一层晶质膜,但这些膜可以叠置,可以形成许多不同的非晶质和晶质膜的组合体。例如一种膜可能含非晶质晶质非晶质或者它可以含有非晶质/晶质/非晶质/晶质等等。层22和42的蚀刻和抛光特征与普通钨的蚀刻和抛光是相同的。所以在器件的蚀刻和抛光特征中不会有什么改变。
在前面的说明书中,本发明以特定的实施方案作为参考进行了说明。但是,本领域普通技术人员应当理解可以进行各种修改和改变而不违反本发明在权利要求书中提出的范围。因此,说明书和附图是一种阐述性的而非限制性的,所有这样的修改都包含在本发明的范围之内。
好处,其它优点,和问题的解决已在上面用特定的实施实例阐明了。好处、优点和问题的解决,以及导致任何好处、优点和问题的解决产生和变得明确的任何因素均不应解释为任何或所有权利要求的关键、必要或基本特征。本文所使用的词“包含”,“由…构成”及其变异词均指非排他性包括,因此工艺,方法,物品和装置,它们包含几种要素的列表,但并非只包括这几种要素,还可能包括其他没有特意列出或属于该工艺、方法、物品或装置固有的其他要素。

Claims (3)

1.一种形成传导结构的工艺,该传导结构形成叠置有一层栅电介质膜的栅电极的一部分,所述工艺的特征在于:
流过含金属的前体气体;以及
流过清扫气体,
其中,所述清扫气体包括选自下列组中的至少一种气体:半导电元素、氮、和氧;
至少在一个时间点上同时流过所述含金属的前体气体和清扫气体;以及
形成非晶质的含金属层(22),其中所述非晶质的含金属层包含不大于10个重量百分比的清扫气体中的任何元素。
2.如权利要求1所述的工艺,其中,所述含金属的前体气体包含卤素原子,而所述清扫气体包含半导电元素。
3.如权利要求1所述的工艺,其中,所述含金属的前体气体包含碳原子,而所述清扫气体包含氧原子。
CNB2004100476419A 2000-01-19 2001-01-18 半导体器件及传导结构形成工艺 Expired - Fee Related CN1331200C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/487,472 2000-01-19
US09/487,472 US6376349B1 (en) 2000-01-19 2000-01-19 Process for forming a semiconductor device and a conductive structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB011016493A Division CN1179402C (zh) 2000-01-19 2001-01-18 半导体器件制作工艺

Publications (2)

Publication Number Publication Date
CN1591797A CN1591797A (zh) 2005-03-09
CN1331200C true CN1331200C (zh) 2007-08-08

Family

ID=23935855

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB011016493A Expired - Fee Related CN1179402C (zh) 2000-01-19 2001-01-18 半导体器件制作工艺
CNB2004100476419A Expired - Fee Related CN1331200C (zh) 2000-01-19 2001-01-18 半导体器件及传导结构形成工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB011016493A Expired - Fee Related CN1179402C (zh) 2000-01-19 2001-01-18 半导体器件制作工艺

Country Status (5)

Country Link
US (1) US6376349B1 (zh)
JP (1) JP4987189B2 (zh)
KR (1) KR100748377B1 (zh)
CN (2) CN1179402C (zh)
SG (1) SG89366A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047404A1 (en) * 1999-02-12 2000-08-17 Gelest, Inc. Chemical vapor deposition of tungsten nitride
JP3783530B2 (ja) * 2000-06-22 2006-06-07 ヤマハ株式会社 光酸化触媒
US6511911B1 (en) 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
JP3952735B2 (ja) * 2001-10-25 2007-08-01 ソニー株式会社 半導体装置の製造方法
US20030098489A1 (en) * 2001-11-29 2003-05-29 International Business Machines Corporation High temperature processing compatible metal gate electrode for pFETS and methods for fabrication
US6900481B2 (en) * 2002-02-21 2005-05-31 Intel Corporation Non-silicon semiconductor and high-k gate dielectric metal oxide semiconductor field effect transistors
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
US7722966B1 (en) * 2005-05-11 2010-05-25 Alliance For Sustainable Energy, Llc Nano-composite materials
KR100714481B1 (ko) * 2005-07-15 2007-05-04 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
US8436337B2 (en) * 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8766379B2 (en) * 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
KR101990051B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
WO2014074360A1 (en) 2012-11-12 2014-05-15 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous metal thin-film non-linear resistor
US20160086805A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Metal-gate with an amorphous metal layer
US20170309490A1 (en) * 2014-09-24 2017-10-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
DE102017127208A1 (de) 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-strukturen und verfahren zu deren herstellung
US10497811B2 (en) 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
EP0908934A2 (en) * 1997-10-07 1999-04-14 Texas Instruments Incorporated Method of manufacturing a gate electrode
JPH11238736A (ja) * 1997-12-11 1999-08-31 Lg Semicon Co Ltd 半導体デバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129300A (ja) * 1991-06-28 1993-05-25 Hitachi Ltd 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JPH0964044A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置及びその製造方法
JP3851686B2 (ja) * 1996-06-08 2006-11-29 キヤノンアネルバ株式会社 プラズマcvdによる薄膜形成方法
JPH10125617A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
TW477004B (en) * 1998-10-12 2002-02-21 United Microelectronics Corp Method to prevent dopant diffusion in dual-gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
EP0908934A2 (en) * 1997-10-07 1999-04-14 Texas Instruments Incorporated Method of manufacturing a gate electrode
JPH11238736A (ja) * 1997-12-11 1999-08-31 Lg Semicon Co Ltd 半導体デバイスの製造方法

Also Published As

Publication number Publication date
CN1591797A (zh) 2005-03-09
KR20010076401A (ko) 2001-08-11
JP2001250794A (ja) 2001-09-14
KR100748377B1 (ko) 2007-08-10
JP4987189B2 (ja) 2012-07-25
CN1306301A (zh) 2001-08-01
CN1179402C (zh) 2004-12-08
US6376349B1 (en) 2002-04-23
SG89366A1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
CN1331200C (zh) 半导体器件及传导结构形成工艺
US7923322B2 (en) Method of forming a capacitor
US6458699B1 (en) Methods of forming a contact to a substrate
TW457555B (en) Surface passivation using silicon oxynitride
US5733816A (en) Method for depositing a tungsten layer on silicon
US6373114B1 (en) Barrier in gate stack for improved gate dielectric integrity
US6635939B2 (en) Boron incorporated diffusion barrier material
US20080246100A1 (en) High-k dielectric film, method of forming the same and related semiconductor device
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US8610181B2 (en) V-groove source/drain MOSFET and process for fabricating same
KR100618869B1 (ko) 커패시터를 포함하는 반도체 소자 및 그 제조방법
US9947547B2 (en) Environmentally green process and composition for cobalt wet etch
US6833300B2 (en) Method of forming integrated circuit contacts
KR20020016312A (ko) 텅스텐 게이트 형성방법
US20160181380A1 (en) Semiconductor Device Metal-Insulator-Semiconductor Contacts with Interface Layers and Methods for Forming the Same
CN112018041A (zh) 电容器及其制备方法
KR20070081266A (ko) 반도체 소자의 제조방법
TW451394B (en) Method for forming a diffusion barrier layer
KR100321738B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FREESCALE SEMICONDUCTOR INC.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20050401

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050401

Address after: Texas in the United States

Applicant after: Fisical Semiconductor Inc.

Address before: Illinois Instrunment

Applicant before: Motorola Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20190118