CN112018041A - 电容器及其制备方法 - Google Patents
电容器及其制备方法 Download PDFInfo
- Publication number
- CN112018041A CN112018041A CN202010702697.2A CN202010702697A CN112018041A CN 112018041 A CN112018041 A CN 112018041A CN 202010702697 A CN202010702697 A CN 202010702697A CN 112018041 A CN112018041 A CN 112018041A
- Authority
- CN
- China
- Prior art keywords
- upper electrode
- layer
- capacitor
- gas
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法，包括：提供一半导体衬底；于所述半导体衬底上形成上电极；使用含氮气体对所述上电极的外表面进行处理，以在所述上电极的外表面形成第一钝化层；在第一钝化层的外表面形成上电极连接层。通过在上电极与上电极连接层之间的界面、上电极连接层与金属导线层之间的界面进行界面处理，即依次在上电极进行处理、第一处理工艺以及第二处理工艺，以及在上电极连接层进行钝化处理，使得上电极与上电极连接层之间界面、上电极连接层与金属导线层之间界面的不完全反应物被去除，大大降低了电容器的漏电。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法。
背景技术
随着半导体器件(Semiconductor Device)集成度的越来越大以及设计规则缩减(Design Rule Scaling Down)，提高电容器(Capacitor)的电容值(Capacity)，防止电容器(Capacitor)漏电变得越来越艰难。特别是对于深宽高比(Aspect Ratio)的圆柱形电容器(Cylinder Capacitor)，举例来说，在形成宽高比(Aspect Ratio)超过40:1的电容器(Capacitor)时，电容器(Capacitor)的上部电极经常使用金属性物质TiN膜(Film)。而TiN膜上通常会形成SiGe膜，当作电极的一部分来使用，以连接TiN膜(Film)与半导体装置上部的W或Al金属(Metal)导线。此SiGe膜(Film)是在低温400度左右生长而成，SiGe膜(Film)表面反应不完全，所以薄膜均匀性(Uniformity)不佳，而这些反应不完全的部分是造成漏电的来源(Source)，如果SiGe膜(Film)的一致性(Uniformity)太差，则会使得圆柱形电容器(Cylinder Capacitor)的上部电极部分产生填入不良，诱发圆柱形电容器(CylinderCapacitor)构造上热应力(Stress)不均衡，导致热应力(Stress)集中的部分发生电容器(Capacitor)漏电。
发明内容
本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种电容器及其制备方法，以提高现有电容器漏电的问题。
为了实现上述目的，本申请第一方面提供了一种电容器的制备方法，包括：
提供一半导体衬底；
于所述半导体衬底上形成上电极；
使用含氮气体对所述上电极的外表面进行处理，以在所述上电极的外表面形成第一钝化层；
在第一钝化层的外表面形成上电极连接层。
本申请第二方面提供了一种电容器，包括：
半导体衬底；
上电极，位于所述半导体衬底上；
第一钝化层，位于所述上电极上；
上电极连接层，位于所述第一钝化层上。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本申请一些实施例的柱状电容器的剖面示意图；
图2示出了本申请一些实施例的上电极、上电极连接层界面处的局部放大图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参照图1-2，本申请的第一方面提供了一种柱状电容器100，该电容器100包括：
半导体衬底10，例如可以是体硅半导体衬底、绝缘体上硅(SOI)半导体衬底、锗半导体衬底、绝缘体上锗(GOI)半导体衬底、硅锗半导体衬底、III-V族化合物半导体半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜半导体衬底。
当半导体衬底10是硅基半导体衬底时，半导体衬底10可以包括例如与氧离子不接合的悬挂键合硅原子。晶体管的工作特性可以通过氢退火工艺来稳定，通过氢退火工艺，氢原子与半导体衬底10的悬挂键合硅原子接合。在这种情况下，氢原子可以容易地与硅原子分离，但是硼可以增加硅原子和氢原子之间的结合能。因此，可以改善半导体结构中的存储单元(例如，电容器CP)的可变保持时间或电荷保持时间。
层间电介质11，形成在半导体衬底10的上表面，半导体衬底10内形成存储节点接触区(图内未标号)，去除层间电介质11与存储节点接触区对应的部分，以形成使半导体衬底10的一部分露出的触点孔。用多晶硅填充触点孔来形成存储节点触点插塞12。
下电极13，与存储节点触点插塞12的上表面接触，下电极13的截面形状为U型。在本实施例中，下电极13的材质可以选自金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)。
电容介质层14，覆盖于下电极13的内表面及外表面。所述电容介质层14为高k介质层，以提高单位面积电容器的电容值，电容介质层14由具有高介电常数的例如Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO、BST、PZT等材料所制成的单层膜形成，或者由多层膜形成。
上电极15，覆盖于电容介质层14的外表面，上电极15的材料可以选自TiN、TaN、W/WN、WN、Pt、Ru、AlN中的任一种或上述材料所组成群组中的两种以上所形成的叠层，或者上电极15由如下膜形成：该膜由与Si、C、Al、Ge等结合的上述材料(即TiN、TaN、WN、Pt、Ru、或AlN)制成，或者上电极15优选地为TiN膜。
第一钝化层16，覆盖于上电极15的外表面，该第一钝化层16包括氮元素。
第一籽晶层17，位于第一钝化层16上，并覆盖第一钝化层16的外表面。
第二籽晶层18，位于第一籽晶层17上，并覆盖第一籽晶层17的外表面。
上电极连接层19，覆盖于第二籽晶层18的外表面，上电极连接层19材料选自硼掺杂锗硅(B-doped SiGe)，上电极连接层19填满下电极13的孔中心。
第二钝化层20，位于上电极连接层19上，并覆盖上电极连接层19的外表面。
值得一提的是，本实施例的电容器100还包括顶层支撑层21和中间支撑层22，且上下相隔有间距。顶层支撑层21和中间支撑层22均位于下电极13的开口外围，顶层支撑层21和中间支撑层22垂直于所述下电极层13的U形侧壁延伸方向。
此外，本实施例的电容器100还包括金属导线层23，金属导线层23位于第二钝化层20上，金属导线层23可以是钨。
以下对本申请实施例中的电容器的制造方法进行描述。
具体地，该柱状电容器100的制备方法，包括以下步骤：
提供一半导体衬底10；
在半导体衬底10上形成层间电介质11，然后蚀刻该层间电介质11与存储节点接触区(图内未标号)对应的预定部分，以形成使半导体衬底10的一部分露出的触点孔。用多晶硅填充触点孔来形成存储节点触点插塞12。此时，可以在形成层间电介质11之前执行与制造半导体器件相关的一系列预定工序。例如，可以依次形成隔离层、字线、层间电介质和位线，或者可以在半导体衬底10中形成晶体管的源极/漏极。
接着，沉积形成顶层支撑层21和中间支撑层22，顶层支撑层21和中间支撑层22包括例如Si3N4、SiON、Si等硅基膜。采用顶层支撑层21和中间支撑层22来防止下电极13之间的倾斜。
接着，执行掩模和蚀刻工序形成截面形状为U型的下电极13。
接着，在下电极13的内表面及外表面形成电容介质层14。此处，电容介质层14由具有高介电常数的例如Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO、BST、PZT等材料所制成的单层膜形成，或者由多层膜形成，并且可以由CMP或ALD等方法来获得。
接着，在该电容介质层14上形成由TiN形成的上电极15。
接着，使用含氮气体对上电极15的外表面进行处理，以在上电极15的外表面形成第一钝化层16，含氮气体可以选自NH3或N2，处理工艺可以选自等离子(Plasma)体处理或热处理(Thermal)退火。具体地，在本实施例中，含氮气体可以选自NH3，处理工艺选自等离子(Plasma)体处理时，处理的条件为：真空条件下，退火时间为1-10分钟，温度范围为120度-470度，压力范围为0.3-3.0torr，NH3的流量为50sccm-2000sccm，RF的功率为10-1000w。含氮气体选自NH3，处理工艺选自热处理退火，条件为：真空条件下，退火时间为10-20分钟，温度范围为350度-470度，压力范围为0.3-1.0torr，NH3的流量为50sccm-2000sccm。
此外，当含氮气体为N2，处理选自热处理(Thermal)退火工艺时，通入的含氮气体不小于10升。
接着，使用第一处理气体执行第一处理工艺，以在第一钝化层上进行第一次缓慢生长籽晶(1ST Slow Seeding)从而形成第一籽晶层；接着，使用第二处理气体执行第二处理工艺，以在第一籽晶层进行第二次缓慢生长籽晶(2nd Slow Seeding)从而形成第二籽晶层；第一处理工艺、第二处理工艺的步骤在同环境下执行。具体地，第一处理气体选自N2稀释的BCl3或B2H6，N2的体积百分比为1-10％，第二处理气体选自SiH4与BCl3的混合气体或SiH4与B2H6的混合气体。第一处理工艺、第二处理工艺的处理环境为：温度条件范围为350-470度，压力条件范围为0.3-1.0torr。第一处理气体的流量为30sccm-1000sccm，第二处理气体选自SiH4与B2H6的混合气体，其中，SiH4的流量为500sccm-2000sccm，B2H6的流量100sccm-1000sccm。
接着，在第二籽晶层18的外表面形成B-SiGe材质的上电极连接层19，上电极连接层19通过化学气相沉积工艺(CVD，Chemical Vapor Deposition)形成在第二籽晶层18，化学气相沉积工艺的反应气体包括SiH4、GeH4、BCl3、N2，化学气相沉积工艺的处理环境为：温度条件范围为400-470度，压力条件范围为0.3-1.0torr。
接着，使用第三处理气体对上电极连接层19的外表面执行钝化工艺，以在上电极连接层19上形成第二钝化层20；钝化工艺的步骤与第一处理工艺、第二处理工艺的步骤在同环境下执行。即，温度条件范围为350-470度，压力条件范围为0.3-1.0torr。第三处理气体选自BCl3或B2H6，其中，BCl3的流量为30sccm-1000sccm，B2H6的流量为100sccm-1000sccm。具体地，用BCl3或B2H6对上电极连接层19的B-SiGe膜表面进行硼(Boron)的钝化(Passivation)。
需要说明的是，上述步骤中的反应气体比如GeH4、BCl3、B2H6，可以依照各膜层的特性要求进行通入或是不进行通入，这样可以形成双重膜结构(Multi-Film)，且上述工艺中设备并无变更，所以不会产生额外的费用。即使半导体装置设计规则缩减(Design Rule)、半导体装置缩小(Device Shrinkage)，同样也可以确保充足的电容值(Capacity)。
值得一提的是，通过使用含氮气体对上电极15的外表面进行氮化物钝化(Nitrogen Passivation)，使得上电极15的TiN膜的Cl-脱落出来，上电极15的TiN膜组织会变得细密，这样在形成上电极连接层19的时候，所有单晶硅圆片(Wafer)的厚度(Thickness)都可以很均匀，上电极15的TiN膜与上电极连接层19的B-SiGe膜(Filminterface)界面不完全反应的部分也被消除。
接着，在第二钝化层20上通过沉积工艺形成金属导线层23。
值得一提的是，通过在上电极15与上电极连接层19之间的界面、上电极连接层19与金属导线层23之间的界面进行界面处理，即依次在上电极15进行处理、第一处理工艺以及第二处理工艺，以及在上电极连接层19进行钝化处理，使得上电极15与上电极连接层19之间界面、上电极连接层19与金属导线层23之间界面的不完全反应物被去除，大大降低了电容器的漏电。
本实施例中的电容器可以用在DRAM、Flash与Logic中，可藉由已知的制作工艺，形成与上述电容器彼此彼此串联耦合的晶体管(未绘示)，以完成DRAM的制作。
进一步地，具有本实施例中的电容器的DRAM、Flash与Logic可以使用在各种芯片中。
更进一步地，具有上述电容器的芯片可以用于各种电子设备中，具体地，该电子设备可以是智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (17)
1.一种电容器的制备方法，其特征在于，包括：
提供一半导体衬底；
于所述半导体衬底上形成上电极；
使用含氮气体对所述上电极的外表面进行处理，以在所述上电极的外表面形成第一钝化层；
在第一钝化层的外表面形成上电极连接层。
2.根据权利要求1所述的电容器的制备方法，其特征在于，所述含氮气体选自NH3或N2。
3.根据权利要求2所述的电容器的制备方法，其特征在于，所述处理选自等离子体处理或热处理退火。
4.根据权利要求3所述的电容器的制备方法，其特征在于，所述含氮气体选自NH3，所述热处理退火的条件为：真空条件下，退火时间为10-20分钟，温度范围为350度-470度，压力范围为0.3-1.0torr，NH3的流量为50sccm-2000sccm；或所述等离子体处理的条件为：真空条件下，退火时间为1-10分钟，温度范围为120度-470度，压力范围为0.3-3.0torr，NH3的流量为50sccm-2000sccm，RF的功率为10-1000w。
5.根据权利要求3所述的电容器的制备方法，其特征在于，所述含氮气体选自N2，所述处理选自热处理退火，通入的含氮气体不小于10升。
6.根据权利要求1所述的电容器的制备方法，其特征在于，所述上电极的材料选自TiN、TaN、W/WN、WN、Pt、Ru、AlN中的任一种或其组合。
7.根据权利要求6所述的电容器的制备方法，其特征在于，所述上电极连接层材料选自硼掺杂锗硅。
8.根据权利要求7所述的电容器的制备方法，其特征在于，使用含氮气体对所述上电极的外表面进行处理之后，在形成所述上电极连接层之前，还包括以下步骤：
使用第一处理气体执行第一处理工艺，以在第一钝化层上形成第一籽晶层；
接着，使用第二处理气体执行第二处理工艺，以在所述第一籽晶层形成第二籽晶层；
所述第一处理工艺、第二处理工艺的步骤在同环境下执行。
9.根据权利要求8所述的电容器的制备方法，其特征在于，所述第一处理气体选自N2稀释的BCl3或B2H6，所述N2的体积百分比为1-10％，所述第二处理气体选自SiH4与BCl3的混合气体或SiH4与B2H6的混合气体。
10.根据权利要求9所述的电容器的制备方法，其特征在于，所述第一处理工艺、第二处理工艺的处理环境为：温度条件范围为350-470度，压力条件范围为0.3-1.0torr。
11.根据权利要求10所述的电容器的制备方法，其特征在于，所述第一处理气体的流量为30sccm-1000sccm，所述第二处理气体选自SiH4与B2H6的混合气体，其中，SiH4的流量为500sccm-2000sccm，B2H6的流量100sccm-1000sccm。
12.根据权利要求11所述的电容器的制备方法，其特征在于，所述上电极连接层通过化学气相沉积工艺形成在所述上电极，所述化学气相沉积工艺的反应气体包括SiH4、GeH4、BCl3、N2，所述化学气相沉积工艺的处理环境为：温度条件范围为400-470度，压力条件范围为0.3-1.0torr。
13.根据权利要求10所述的电容器的制备方法，其特征在于，所述电容器的制备方法还包括以下步骤：
使用第三处理气体对上电极连接层的外表面执行钝化工艺，以在所述上电极连接层上形成第二钝化层；
所述钝化工艺的步骤与所述第一处理工艺、第二处理工艺的步骤在同环境下执行。
14.根据权利要求13所述的电容器的制备方法，其特征在于，所述第三处理气体选自BCl3或B2H6，其中，BCl3的流量为30sccm-1000sccm，B2H6的流量为100sccm-1000sccm。
15.一种电容器，其特征在于，包括：
半导体衬底；
上电极，位于所述半导体衬底上；
第一钝化层，位于所述上电极上；
上电极连接层，位于所述第一钝化层上。
16.根据权利要求15所述的电容器，其特征在于，在所述第一钝化层和上电极连接层之间，由下至上还包括：
第一籽晶层和第二籽晶层。
17.根据权利要求16所述的电容器，其特征在于，还包括：
第二钝化层，位于所述上电极连接层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010702697.2A CN112018041A (zh) | 2020-07-21 | 2020-07-21 | 电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010702697.2A CN112018041A (zh) | 2020-07-21 | 2020-07-21 | 电容器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112018041A true CN112018041A (zh) | 2020-12-01 |
Family
ID=73498761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010702697.2A Pending CN112018041A (zh) | 2020-07-21 | 2020-07-21 | 电容器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112018041A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115206929A (zh) * | 2021-04-09 | 2022-10-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构和半导体结构的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070066015A1 (en) * | 2005-09-21 | 2007-03-22 | Samsung Electronics Co., Ltd. | Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same |
| US20080054400A1 (en) * | 2006-09-05 | 2008-03-06 | Samsung Electronics Co., Ltd. | Capacitor and method of manufacturing the same |
| CN101937837A (zh) * | 2009-06-30 | 2011-01-05 | 海力士半导体有限公司 | 具有大纵横比圆柱形电容器的半导体器件及其制造方法 |
| US20120280369A1 (en) * | 2009-12-18 | 2012-11-08 | Hitachi Kokusai Electric Inc. | Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device |
| CN104934423A (zh) * | 2014-03-19 | 2015-09-23 | 瑞萨电子株式会社 | 半导体集成电路器件及其制作方法 |
| CN110828428A (zh) * | 2018-08-14 | 2020-02-21 | 三星电子株式会社 | 半导体器件 |
-
2020
- 2020-07-21 CN CN202010702697.2A patent/CN112018041A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070066015A1 (en) * | 2005-09-21 | 2007-03-22 | Samsung Electronics Co., Ltd. | Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same |
| US20080054400A1 (en) * | 2006-09-05 | 2008-03-06 | Samsung Electronics Co., Ltd. | Capacitor and method of manufacturing the same |
| CN101937837A (zh) * | 2009-06-30 | 2011-01-05 | 海力士半导体有限公司 | 具有大纵横比圆柱形电容器的半导体器件及其制造方法 |
| US20120280369A1 (en) * | 2009-12-18 | 2012-11-08 | Hitachi Kokusai Electric Inc. | Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device |
| CN104934423A (zh) * | 2014-03-19 | 2015-09-23 | 瑞萨电子株式会社 | 半导体集成电路器件及其制作方法 |
| CN110828428A (zh) * | 2018-08-14 | 2020-02-21 | 三星电子株式会社 | 半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115206929A (zh) * | 2021-04-09 | 2022-10-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构和半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276583B2 (en) | Three-dimensional memory device containing composite word lines including a metal silicide and an elemental metal and method of making thereof | |
| TW404047B (en) | Semiconductor device having a protective circuit | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| US7382014B2 (en) | Semiconductor device with capacitor suppressing leak current | |
| KR20120104127A (ko) | 저항을 감소시키고 디바이스 성능을 향상시키기 위한 게이트 전극으로서의 그리고 콘택 플러그로서의 텅스텐에 대한 라이너 및 배리어의 형성 | |
| JP2006161163A (ja) | チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 | |
| US20060249800A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2010251654A (ja) | 成膜方法および半導体装置の製造方法 | |
| CN111326480B (zh) | 半导体器件的制造方法 | |
| US6787834B2 (en) | Even nucleation between silicon and oxide surfaces for thin silicon nitride film growth | |
| US8710624B2 (en) | Semiconductor device | |
| JP2013089889A (ja) | 半導体装置及びその製造方法 | |
| US9685318B2 (en) | Method of forming semiconductor device | |
| CN112018041A (zh) | 电容器及其制备方法 | |
| WO2021231046A1 (en) | Method of tuning film properties of metal nitride using plasma | |
| WO2023134308A1 (zh) | 一种半导体器件及其制备方法 | |
| US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
| US10446559B2 (en) | Method of fabricating DRAM | |
| US7524761B2 (en) | Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN111816556B (zh) | 晶体管及制备方法 | |
| WO2024098567A1 (zh) | 存储器、半导体结构及其制备方法 | |
| KR101255764B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN114678283A (zh) | 电容器电解质膜及其制备方法 | |
| CN115863257A (zh) | 半导体结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |