CN101937837A - 具有大纵横比圆柱形电容器的半导体器件及其制造方法 - Google Patents

具有大纵横比圆柱形电容器的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101937837A
CN101937837A CN201010103282XA CN201010103282A CN101937837A CN 101937837 A CN101937837 A CN 101937837A CN 201010103282X A CN201010103282X A CN 201010103282XA CN 201010103282 A CN201010103282 A CN 201010103282A CN 101937837 A CN101937837 A CN 101937837A
Authority
CN
China
Prior art keywords
oxide
film
storage node
semiconductor device
unit area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010103282XA
Other languages
English (en)
Other versions
CN101937837B (zh
Inventor
朴哲焕
曹豪辰
李东均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101937837A publication Critical patent/CN101937837A/zh
Application granted granted Critical
Publication of CN101937837B publication Critical patent/CN101937837B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开具有大纵横比圆柱形电容器的半导体器件及其制造方法。所述大纵横比圆柱形电容器是不容易在防护环中产生阻挡物缺陷和损失的稳定结构。半导体器件包括圆柱形电容器结构、存储节点氧化物、防护环孔、导电层和覆盖氧化物。单元区域中的圆柱形电容器结构包括圆柱形下电极、电介质和上电极。存储节点氧化物位于半导体基板上的外围区域中。导电层涂覆在防护环孔中。防护环孔位于半导体基板上的外围区域中的与单元区域邻接的边界处。覆盖氧化物填充导电层内的一部分。间隙填充膜填充导电层内的剩余部分。

Description

具有大纵横比圆柱形电容器的半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术，更具体地说，涉及具有圆柱形电容器的半导体器件及其制造方法。
背景技术
目前的发展趋势为减小最小临界尺寸并获得更高的半导体器件集成度，这导致单位单元(cell，又称为晶胞)的面积减小从而造成单元电容器的可用面积减小。无论单元电容器的面积可以为多小，也仍需要在单元的电容器中保证单位单元所需的电容量。因此，已经提出多种方法在有限的可用面积中形成具有高电容量的电容器。在这些方法中包括开发高k电介质来保证高电容量的技术、以及稳定地形成如下电容器的方法：即，当这些电容器具有大的纵横比时不会在半导体器件中产生缺陷。然而，按照亚50nm设计规则的要求在半导体器件中形成稳定的电容器结构是困难的。
在本技术领域中，已经提出了圆柱形电容器来保证每个单位单元具有大的电容器面积，但是根据预定设计规则的平面面积的增加是有限的。因此，保证期望的电容量的唯一方法是增加电容器的高度。
在增加这种圆柱形电容器的高度的情况下，形成上电极之后单元区域与外围区域之间的阶差(或高度差)变得更大，这需要沉积相对较厚的层间电介质。然而，在例如CMP(化学机械抛光)等后续平坦化工序期间，圆柱形电容器由于层间电介质具有大的厚度而受到不期望的应力，这使得圆柱形电容器容易断裂。此外，已经采用了仅对单元区域实施浸出(dip-out)工序的圆柱形电容器结构，以在形成金属插塞期间减小CD(临界尺寸)偏差。考虑到在对单元区域进行浸出工序之后单元区域和外围区域之间的阶差变小，可以减少单元垫(cell mat)和上电容器电极之间的重叠量，从而使得每晶片的晶粒数(net die)增多。
根据上述传统技术，为了仅对单元区域进行浸出，需要在外围区域的与单元区域邻接的边界形成防护环，以便在移除存储节点氧化物时保护外围区域中的存储节点氧化物。也就是说，在移除存储节点氧化物期间不应该移除外围区域中的存储节点氧化物。然而，如果该结构具有任何脆弱之处(例如，形成于外围区域的与单元区域邻接的边界处的防护环具有缺陷)，则会在该处形成裂缝或者会在防护环与支撑膜之间的交界处产生隆起。这样不能保护外围区域中的存储节点氧化物，并且执行湿式浸出工序时的氧化物蚀刻剂会渗透到脆弱部分中；从而会对存储节点氧化物膜造成损坏。这种缺陷被称为阻挡物缺陷(bunker defect)。
图1a和图1b示出在根据现有技术形成圆柱形电容器期间产生的缺陷。如图1a所示，当在形成于外围区域的与单元区域邻接的边界处的防护环中产生缺陷时，如虚线内指示的部分所示，在执行湿式浸出工序期间蚀刻剂会渗透到其中，这会对存储节点氧化物造成损坏。
因此，当如上所述存储节点氧化物受到损坏时，在执行后续的多层金属(MLM)形成工序期间与上电极的顶部和位线都接触的金属触点会经历短路，这又会导致半导体器件的缺陷操作并且还会降低半导体器件的良品率。
发明内容
本发明的各种实施例旨在提供如下半导体器件及其制造方法，该半导体器件能够保护外围区域中的存储节点氧化物使其避免由于以下原因而受到损坏：因为湿式蚀刻剂所导致的存在于防护环中的裂缝，或者因为在湿式浸出工序期间存储节点氧化物和支撑膜之间的界面被破坏；并且能够通过形成结构稳定的防护环来防止产生缺陷。具体地说，本发明旨在提供如下半导体器件及其制造方法：其中，半导体器件通过用对湿式蚀刻剂具有选择性的间隙填充膜填充防护环内部来实现具有稳定结构的圆柱形电容器，以保护防护环使其不具有阻挡物缺陷或损坏。
一种半导体器件的制造方法包括：在限定有单元区域和外围区域的半导体基板上沉积存储节点氧化物和支撑膜；蚀刻所述支撑膜和所述存储节点氧化物，以在所述单元区域中形成多个存储节点孔并在所述外围区域中形成防护环孔；在所述存储节点孔中形成多个圆柱形下电极并且同时在所述防护环孔中形成导电层；沉积覆盖氧化物以填充所有所述存储节点孔并且填充所述防护环孔的一部分；沉积间隙填充膜以填充所述防护环孔的剩余部分；将所述单元区域中的多个下电极间隔开；将所述支撑膜图案化以移除所述单元区域中的支撑膜；以及执行湿式浸出工序以移除所述单元区域中的存储节点氧化物，以形成圆柱形下电极。
优选地，所述方法还包括：在所述圆柱形下电极上形成电介质；以及在所述电介质上形成上电极。
优选地，所述存储节点氧化物包括从如下群组中选择的单层膜、或者多层膜，所述群组包括PSG、BSG、BPSG、USG和TEOS。
优选地，相对于所述存储节点氧化物而言，所述支撑膜在对抗被所述湿式浸出工序移除方面具有更高的选择性。
优选地，所述支撑膜包含从Si3N4、SiON和Si中选择的一种材料。
优选地，所述防护环孔大于所述存储节点孔。
优选地，所述防护环孔比所述存储节点孔大大约10nm。
优选地，所述下电极包括如下材料：TiN、TaN、WN、Pt、Ru或AlN，或所述材料的层压品，或者由所述材料与Si、C、Al和Ge结合而形成的膜。
优选地，所述覆盖氧化物包括低温二氧化硅、PSG基膜、或USG基膜。
优选地，所述低温二氧化硅包括通过将O3添加到TDMAS中获得的SiO2膜、或者通过将吡啶添加到HCD中获得的ALD SiO2膜。
优选地，所述覆盖氧化物在室温至约400℃的温度范围内形成。
优选地，沉积所述覆盖氧化物的步骤包括：沉积所述覆盖氧化物来覆盖所述下电极和所述导电层；以及执行湿式清洁工序来移除所述覆盖氧化物直至达到所述导电层的预定上部为止。
优选地，所述湿式清洁工序利用HF或BOE缓冲氧化物蚀刻剂。
优选地，相对于所述存储节点氧化物而言，所述间隙填充膜在对抗被所述湿式浸出工序移除方面具有更高的蚀刻选择性。
优选地，所述间隙填充膜包括从由TiN、TaN、WN、Pt、Ru、TiSiN、TiSiCN、TiCN和TiAlN构成的群组中选择的金属膜、或者从由Si3N4、SiON、SiBN、Si和SiGe构成的群组中选择的硅基膜。
优选地，所述下电极和所述间隙填充膜由相同的材料制成。
优选地，所述下电极包括TiN膜。优选地，所述间隙填充膜包括TiN膜或Si3N4膜。
优选地，利用CMP或回蚀工序来将所述存储节点间隔开。
优选地，将所述支撑膜图案化为孔型或线型。
优选地，利用单次型或分批型湿式清洁装置执行所述湿式浸出工序。
优选地，所述湿式浸出工序利用BOE缓冲氧化物蚀刻剂。
优选地，用清洁剂R、清洁剂N、FRD或FPM清洁工序在原位或在原位外执行所述湿式浸出工序。
优选地，所述电介质由Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO(钛酸锶)、BST(钛酸锶钡)、PZT(锆钛酸铅)等或者它们的多层膜来形成。
优选地，所述上电极由TiN、TaN、W/WN、WN、Pt、Ru、或AlN形成，或者由它们的层压品形成。
优选地，在所述电介质上形成所述上电极的步骤包括移除所述外围区域中的支撑膜。
一种半导体器件包括：圆柱形电容器结构，其形成于半导体基板的单元区域中，所述圆柱形电容器结构包括圆柱形下电极、电介质和上电极；存储节点氧化物，其形成于所述半导体基板上的外围区域中；防护环，其形成于所述半导体基板上的所述外围区域的与所述单元区域邻接的边界处，并且所述防护环形成于防护环孔中；覆盖氧化物，其填充所述防护环的一部分；以及间隙填充膜，其用于填充所述防护环的剩余部分。
附图说明
图1a和图1b示出在根据现有技术形成圆柱形电容器期间所产生的缺陷。
图2a至图2h均为工序剖视图，示出了根据本发明示例性实施例的具有圆柱形电容器的半导体器件的制造方法。
具体实施方式
下面，将参考附图详细描述本发明的示例性实施例，从而使本发明所属领域的技术人员能够容易地实施本发明的技术方面。
本发明涉及通过仅在半导体器件的单元区域执行浸出工序来形成圆柱形MIM(金属绝缘体金属)电容器的方法。具体地说，本发明涉及如下制造半导体器件的方法：其中，在形成存储节点(下电极)孔并沉积下电极之后，用间隙填充膜来填充防护环的孔的内部，从而避免因防护环的厚度薄而在执行湿式浸出工序期间产生阻挡物缺陷和损坏，并因此而避免在湿式浸出工序期间对外围区域中的存储节点氧化物造成损坏。
图2a至图2h均为一些重要工序的剖视图，示出了根据本发明示例性实施例的具有圆柱形电容器的半导体器件的制造方法。应该理解到，附图不一定按照比例绘制，并且在一些情况下某些部分可能放大比例绘制以更清楚地描绘本发明的一些特征。
参考图2a，在限定有单元区域和外围区域的半导体基板10上形成第一层间电介质12，然后蚀刻该第一层间电介质12的与单元区域对应的预定部分，以形成使半导体基板10的一部分露出的触点孔。用多晶硅填充触点孔来形成存储节点触点插塞13。此时，可以在形成第一层间电介质12之前执行与制造半导体器件相关的一系列预定工序。例如，可以依次形成隔离层、字线、第一层间电介质和位线，或者可以在半导体基板10中形成晶体管的源极/漏极。
接下来，在包括第一层间电介质12和存储节点触点插塞13的所得结构上依次沉积存储节点下停止层14作为蚀刻停止层、第一存储节点氧化物15、支撑膜16、第二存储节点氧化物17等。此处，存储节点氧化物15和17由单层膜或多层膜形成，单层膜由PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、USG(未掺杂硅酸盐玻璃)、TEOS(正硅酸四乙酯)等制成。此外，利用如下绝缘体形成支撑膜16：该绝缘体相对于存储节点氧化物而言在对抗被后续湿式浸出工序移除方面的蚀刻选择性更高，并且支撑膜16包括例如Si3N4、SiON、Si等硅基膜。采用支撑膜16来防止下电极之间、以及下电极与防护环之间的倾斜。
接下来，执行掩模和蚀刻工序在单元区域中形成存储节点孔18以形成电容器的下电极。在形成存储节点孔18时，也在外围区域的与单元区域邻接的边界处形成防护环孔19。此处，优选地，防护环孔19的宽度显著地大于存储节点孔18的宽度，优选地，比存储节点孔18的宽度大至少约10nm。
下面参考图2b，为了与从存储节点孔18中露出的存储节点触点插塞13进行电阻性接触，在存储节点触点插塞13上沉积例如Ti膜以形成TiSi膜(未示出)。
在包括存储节点孔18的所得结构的整个表面上沉积下电极20。此时，也在防护环孔19内形成圆柱形导电层21。下电极20由TiN、TaN、WN、Pt、Ru、或AlN形成，或者由上述材料的层压品形成，或者由如下膜形成：该膜由与Si、C、Al、Ge等结合的上述材料(即TiN、TaN、WN、Pt、Ru、或AlN)制成，或者下电极20优选地为TiN膜。
在形成有下电极20的所得结构上沉积将存储节点孔18内部填充的覆盖氧化物22。由于防护环孔19比存储节点孔18宽，所以覆盖氧化物22仅填充防护环孔19的一部分，而不会填充从顶部至一定部分的区域。也就是说，覆盖氧化物22在充分地填充形成有下电极20的存储节点孔18时为连续膜的形式；并且覆盖氧化物22在填充形成有导电层21的防护环孔19的仅一部分时以非连续膜的形式涂覆。这是因为存储节点孔18和防护环孔19具有彼此不同的宽度。
此处，覆盖氧化物22由低温二氧化硅、PSG基膜、USG基膜等形成。低温二氧化硅的实例包括：通过将O3添加到TDMAS(三(二甲氨基)硅烷)中获得的SiO2膜、通过将吡啶添加到HCD中获得的ALD SiO2膜(ALD指的是原子层沉积技术)等。将存储节点孔18中的整个空间填充的覆盖氧化物22用于保护下电极不受后续工序破坏。覆盖氧化物22优选地在室温至约400℃的范围内的低温下形成以使下电极20的氧化最少。
接下来，参考图2c，根据覆盖氧化物22的沉积厚度执行利用HF或BOE基蚀刻剂的湿式清洁工序来移除覆盖氧化物22的某些部分。此时，与导电层21的顶部对应的覆盖氧化物22被移除，而与导电层21的底部对应的覆盖氧化物22保留下来。
参考图2d，在移除覆盖氧化物22的预定部分之后的所得结构的整个表面上，沉积间隙填充膜23来填充存储节点孔18和/或防护环孔19的未被覆盖氧化物22填充的部分。间隙填充膜23的实例包括例如TiN、TaN、WN、Pt、Ru、TiSiN、TaSiN、TiSiCN、TiCN、TiAlN等金属膜、或者例如Si3N4、SiON、SiBN、Si、SiGe等硅基膜，但是优选地使用与下电极20的材料相同的材料。在将TiN膜应用于下电极20的情况下，优选地将TiN膜或Si3N4膜应用于间隙填充膜23。相对于覆盖氧化物22而言，这种间隙填充膜23在对抗被后续湿式浸出工序移除方面的蚀刻选择性更高。
下面，参考图2e，通过利用CMP或者回蚀工序执行平坦化工序来将存储节点间隔开。此时，移除沉积在存储节点和导电层上的间隙填充膜23直到使第二存储节点氧化物17的上表面露出为止。根据本实施例，由于该平坦化工序，保留有一部分覆盖氧化物的防护环孔19完全被间隙填充膜23A填充，并且存储节点孔18完全被覆盖氧化物22A填充。这样，形成包括导电层21、覆盖氧化物22的一部分和间隙填充膜23A在内的防护环。
参考图2f，用光阻(photoresit，又称为光刻胶或光致抗蚀剂)膜涂覆使第二存储节点氧化物17的上表面露出的所得结构的整个表面，然后经过曝光和显影工序进行图案化以形成使单元区域的一部分敞开并覆盖外围区域的掩模24。接下来，移除单元区域中的从掩模24露出的第二存储节点氧化物17，然后执行用于移除支撑膜16以形成特定形状的蚀刻工序。此处，对支撑膜执行的图案化工序的类型不限于任何特定的类型，而是包括孔型、线型等。
参考图2g，剥离掩模24，然后利用氧化物蚀刻剂执行湿式浸出清洁工序以移除位于下电极20A之外的存储节点氧化物，即第一存储节点氧化物15和第二存储节点氧化物17以及保留下来的覆盖氧化物22A(参见图2f)，以形成圆柱形下电极20A。此时，导电层保持被间隙填充膜23A填充，相对于存储节点氧化物而言，该间隙填充膜23A在对抗被湿式蚀刻剂移除方面具有蚀刻选择性，以便使间隙填充膜23A的损失最小。利用单次型或分批型湿式清洁装置执行该湿式浸出清洁工序。该湿式浸出清洁工序利用BOE基材料作为氧化物蚀刻剂，并且如果需要减少下电极20的损失，则在原位或在原位外有益地利用清洁剂R(H2SO4和H2O2的溶液)、清洁剂N(NH4OH、H2O2和H2O的溶液)、FRD(fluorine rinse dry，氟干燥净洗剂)或FPM(hydroflouric peroxide mixture，氟化氢过氧化氢混合物)执行清洁，以使浸出能力和颗粒移除能力翻倍。
接下来参考图2h，在上面具有圆柱形下电极20A的所得结构的整个表面上形成电介质25。此处，电介质25由具有高介电常数的例如Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO、BST、PZT等材料所制成的单层膜形成，或者由多层膜形成，并且可以由CMP或ALD等方法来获得。
然后，在该电介质25上形成由TiN、TaN、W/WN、WN、Pt、Ru或AlN、或者它们的层压品形成的上电极26。
接下来，在上电极26上沉积覆盖材料，并且对上电极26执行图案化和蚀刻工序以将单元区域和外围区域间隔开。此时，还移除外围区域中的支撑膜16。
除了上述方法，本发明还可以应用于电容器的制造，这涉及一系列工序，即：执行图案化和蚀刻工序以移除支撑膜，形成额外的存储节点氧化物，并且对存储节点孔进行图案化和蚀刻。
如上所述，本发明可以通过用间隙填充膜填充在外围区域的与单元区域邻接的边界处形成的防护环孔，而在不对防护环造成阻挡物缺陷和损失的情况下形成具有稳定结构的圆柱形电容器。
在半导体器件的具有MIM(金属绝缘体金属)结构的电容器的制造工序中，如果仅对单元区域实施浸出工序来形成电容器，则位于外围区域的与单元区域邻接的边界处的防护环在湿式浸出工序期间会受到湿式蚀刻剂的损坏。通过用间隙填充膜来填充该导电层，本发明避免因应力而受到损坏，以防止对防护环造成阻挡物缺陷和损坏。因此，可以提供具有稳定结构的圆柱形电容器以及高集成度、高质量的半导体器件。
本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于本文所述的实施例。本发明也不限于任何特定类型的半导体器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权利要求书的范围内。
本申请要求2009年6月30日提交的韩国专利申请No.10-2009-0059510的优先权，该韩国专利申请的全部内容以引用的方式并入本文。

Claims (20)

1.一种半导体器件的制造方法，包括：
在限定有单元区域和外围区域的半导体基板上沉积存储节点氧化物和支撑膜；
蚀刻所述支撑膜和所述存储节点氧化物，以在所述单元区域中形成多个存储节点孔并在所述外围区域的与所述单元区域邻接的边界处形成防护环孔；
在所述存储节点孔中形成多个圆柱形下电极并且同时在所述防护环孔中形成导电层；
沉积覆盖氧化物，使所述覆盖氧化物完全填充所有所述存储节点孔并且填充所述防护环孔的一部分；
沉积间隙填充膜以完全填充所述防护环孔的剩余部分；
将所述单元区域中的多个下电极间隔开；
将所述支撑膜图案化以移除所述单元区域中的支撑膜；以及
执行湿式浸出工序以移除所述单元区域中的存储节点氧化物，以形成圆柱形下电极。
2.根据权利要求1所述的方法，还包括：
在所述圆柱形下电极上形成电介质；以及
在所述电介质上形成上电极。
3.根据权利要求1所述的方法，其中，
所述存储节点氧化物包括从如下群组中选择的单层膜或多层膜，所述群组包括PSG、BSG、BPSG、USG和TEOS。
4.根据权利要求1所述的方法，其中，
所述防护环孔大于所述存储节点孔。
5.根据权利要求1所述的方法，其中，
所述下电极选自包括TiN、TaN、WN、Pt、Ru、AlN、以及它们的层压品的群组。
6.根据权利要求1所述的方法，其中，
所述覆盖氧化物包括低温二氧化硅、PSG基膜、或USG基膜。
7.根据权利要求1所述的方法，其中，
沉积所述覆盖氧化物的步骤包括：
沉积所述覆盖氧化物来覆盖所述下电极和所述导电层；以及
执行湿式清洁工序来移除所述覆盖氧化物，直至达到所述导电层的预定上部为止。
8.根据权利要求1所述的方法，其中，
相对于所述存储节点氧化物而言，所述间隙填充膜在对抗被所述湿式浸出工序移除方面具有蚀刻选择性。
9.根据权利要求8所述的方法，其中，
所述间隙填充膜包括金属膜或硅基膜，所述金属膜选自包括TiN、TaN、WN、Pt、Ru、TiSiN、TiSiCN、TiCN和TiAlN的群组，所述硅基膜选自包括Si3N4、SiON、SiBN、Si和SiGe的群组。
10.根据权利要求1所述的方法，其中，
利用单次型或分批型湿式清洁装置执行所述湿式浸出工序。
11.根据权利要求1所述的方法，其中，
所述湿式浸出工序利用BOE缓冲氧化物蚀刻剂。
12.根据权利要求1所述的方法，其中，
用清洁剂N、清洁剂R、FRD或FPM清洁工序在原位或在原位外执行所述湿式浸出工序。
13.根据权利要求2所述的方法，其中，
所述电介质选自包括Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO、BST、PZT、以及它们的层压品的群组。
14.根据权利要求2所述的方法，其中，
所述上电极选自包括TiN、TaN、W/WN、WN、Pt、Ru、AlN、以及它们的层压品的群组。
15.根据权利要求2所述的方法，其中，
在所述电介质上形成所述上电极的步骤包括：移除所述外围区域中的支撑膜。
16.一种半导体器件，包括：
圆柱形电容器结构，其形成于半导体基板上的单元区域中，所述圆柱形电容器结构包括圆柱形下电极、电介质和上电极；
存储节点氧化物，其形成于所述半导体基板上的外围区域中；
导电层，其涂覆在防护环孔中，所述防护环孔形成于所述半导体基板上的所述外围区域的与所述单元区域邻接的边界处；
覆盖氧化物，其填充所述导电层内的一部分；以及
间隙填充膜，其填充所述导电层内的剩余部分。
17.根据权利要求16所述的半导体器件，其中，
相对于所述存储节点氧化物而言，所述间隙填充膜在对抗被湿式浸出工序移除方面具有蚀刻选择性，所述湿式浸出工序是在形成所述圆柱形下电极时来执行的。
18.根据权利要求16所述的半导体器件，其中，
所述覆盖氧化物包括低温二氧化硅、PSG基膜、以及USG基膜中的至少一者。
19.根据权利要求16所述的半导体器件，其中，
所述间隙填充膜包括从由TiN、TaN、WN、Pt、Ru、TiSiN、TiSiCN、TiCN和TiAlN构成的群组中选择的金属膜、或者从由Si3N4、SiON、SiBN、Si和SiGe构成的群组中选择的硅基膜。
20.根据权利要求16所述的半导体器件，其中，
所述下电极和所述间隙填充膜由相同的材料构成。
CN201010103282.XA 2009-06-30 2010-01-27 具有大纵横比圆柱形电容器的半导体器件及其制造方法 Expired - Fee Related CN101937837B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090059510A KR101095780B1 (ko) 2009-06-30 2009-06-30 반도체 소자 및 그 제조방법
KR10-2009-0059510 2009-06-30

Publications (2)

Publication Number Publication Date
CN101937837A true CN101937837A (zh) 2011-01-05
CN101937837B CN101937837B (zh) 2015-02-04

Family

ID=43379769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010103282.XA Expired - Fee Related CN101937837B (zh) 2009-06-30 2010-01-27 具有大纵横比圆柱形电容器的半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7985645B2 (zh)
KR (1) KR101095780B1 (zh)
CN (1) CN101937837B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820321A (zh) * 2011-05-10 2012-12-12 南亚科技股份有限公司 沟渠式金氧半导体结构及其制作方法
US10312206B2 (en) 2017-09-11 2019-06-04 Au Optronics Corporation Array substrate
CN111952449A (zh) * 2019-05-17 2020-11-17 美光科技公司 包含电容器结构的设备，以及相关存储器装置、电子系统和方法
CN112018041A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 电容器及其制备方法
WO2023279508A1 (zh) * 2021-07-05 2023-01-12 长鑫存储技术有限公司 电容阵列结构及其形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096186B1 (ko) * 2010-04-30 2011-12-22 주식회사 하이닉스반도체 패턴의 무너짐을 방지하는 반도체장치 제조 방법
KR101195268B1 (ko) * 2011-02-14 2012-11-14 에스케이하이닉스 주식회사 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
KR101218506B1 (ko) * 2011-09-23 2013-01-21 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
US9431474B2 (en) * 2011-12-20 2016-08-30 Imec Metal-insulator-metal stack and method for manufacturing the same
KR101883380B1 (ko) * 2011-12-26 2018-07-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US9171897B1 (en) * 2013-07-08 2015-10-27 Altera Corporation Area efficient series MIM capacitor
US9508722B2 (en) * 2013-11-22 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangment with capacitor
KR102307061B1 (ko) * 2014-08-05 2021-10-05 삼성전자주식회사 반도체 소자의 커패시터 제조 방법
US10361112B2 (en) * 2017-06-29 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill
US10483344B1 (en) 2018-04-26 2019-11-19 International Business Machines Corporation Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers
KR102609518B1 (ko) * 2018-09-21 2023-12-05 삼성전자주식회사 반도체 소자 형성 방법
KR102617145B1 (ko) 2018-10-02 2023-12-27 삼성전자주식회사 가변 저항 메모리 장치
CN111480226B (zh) * 2020-03-03 2021-08-27 长江存储科技有限责任公司 在半导体芯片中的保护结构及用于形成其的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469457A (zh) * 2002-06-29 2004-01-21 ����ʿ�뵼�����޹�˾ 制造半导体装置的方法
KR20050067483A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 실린더형 캐패시터의 제조 방법
CN1825595A (zh) * 2002-03-20 2006-08-30 富士通株式会社 半导体器件
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416608B1 (ko) * 2002-01-16 2004-02-05 삼성전자주식회사 반도체 메모리 장치 및 그의 제조방법
KR20050106221A (ko) 2004-05-04 2005-11-09 주식회사 하이닉스반도체 반도체 소자의 가드링 및 그 형성 방법
KR100533959B1 (ko) * 2004-06-30 2005-12-06 삼성전자주식회사 반도체 장치 제조 방법
KR20080088679A (ko) 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825595A (zh) * 2002-03-20 2006-08-30 富士通株式会社 半导体器件
CN1469457A (zh) * 2002-06-29 2004-01-21 ����ʿ�뵼�����޹�˾ 制造半导体装置的方法
KR20050067483A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 실린더형 캐패시터의 제조 방법
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820321A (zh) * 2011-05-10 2012-12-12 南亚科技股份有限公司 沟渠式金氧半导体结构及其制作方法
CN102820321B (zh) * 2011-05-10 2015-07-22 南亚科技股份有限公司 沟渠式金氧半导体结构及其制作方法
US10312206B2 (en) 2017-09-11 2019-06-04 Au Optronics Corporation Array substrate
CN111952449A (zh) * 2019-05-17 2020-11-17 美光科技公司 包含电容器结构的设备，以及相关存储器装置、电子系统和方法
CN112018041A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 电容器及其制备方法
WO2023279508A1 (zh) * 2021-07-05 2023-01-12 长鑫存储技术有限公司 电容阵列结构及其形成方法

Also Published As

Publication number Publication date
US20100327410A1 (en) 2010-12-30
KR101095780B1 (ko) 2011-12-21
US7985645B2 (en) 2011-07-26
CN101937837B (zh) 2015-02-04
US8148764B2 (en) 2012-04-03
KR20110001805A (ko) 2011-01-06
US20110272784A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
KR102406719B1 (ko) 반도체 장치 및 그 제조 방법
KR100865709B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100703970B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP7128154B2 (ja) 半導体装置
JP6943922B2 (ja) 半導体メモリ素子
US20110024874A1 (en) Semiconductor device having a 3d capacitor and method for manufacturing the same
KR20120042574A (ko) 반도체 소자 및 그 제조 방법
CN111009491A (zh) 半导体装置及其制造方法
US20090311842A1 (en) Method for fabricating a semiconductor memory device
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
US8163623B2 (en) Using a mesh to form a lower electrode in a capacitor
US20170170185A1 (en) Method of fabricating a semiconductor device
KR100889321B1 (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
US20070284641A1 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
KR100587086B1 (ko) 반도체 소자의 캐패시터 형성방법
US7951682B2 (en) Method for fabricating capacitor in semiconductor device
KR100849066B1 (ko) 실린더형 엠아이엠 캐패시터 형성방법
US20080124885A1 (en) Method of fabricating capacitor and electrode thereof
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR20080098895A (ko) 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법
KR100630531B1 (ko) 시스템 온 칩 소자의 제조 방법
TWI419265B (zh) 半導體結構及形成方法
KR20120093806A (ko) 반도체 소자 및 그 제조 방법
CN114678324A (zh) 一种在半导体器件中形成接触孔的方法、电容器制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150204

Termination date: 20170127