CN111952449A - 包含电容器结构的设备，以及相关存储器装置、电子系统和方法 - Google Patents

包含电容器结构的设备，以及相关存储器装置、电子系统和方法 Download PDF

Info

Publication number
CN111952449A
CN111952449A CN202010305590.4A CN202010305590A CN111952449A CN 111952449 A CN111952449 A CN 111952449A CN 202010305590 A CN202010305590 A CN 202010305590A CN 111952449 A CN111952449 A CN 111952449A
Authority
CN
China
Prior art keywords
electrode
electrodes
capacitor
horizontally
vertically extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010305590.4A
Other languages
English (en)
Inventor
祐川光成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111952449A publication Critical patent/CN111952449A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本专利申请案涉及包含电容器结构的设备，以及相关存储器装置、电子系统和方法。一种设备包括第一电极，其竖直延伸穿过隔离材料；第二电极，其水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间；和电介质结构，其水平且竖直介于所述第二电极与所述第一电极中的所述两个或更多个第一电极之间。

Description

包含电容器结构的设备，以及相关存储器装置、电子系统和 方法
优先权主张
本申请案主张2019年5月17日申请的“包含电容器结构的设备，以及相关存储器装置、电子系统和方法(Apparatuses Including Capacitor Structures,and RelatedMemory Devices,Electronic Systems,and Methods)”美国临时专利申请案第16/416,025号的申请日的权益。
技术领域
本公开的实施例涉及电子装置设计和制造领域。更具体地，本公开的实施例涉及包含电容器结构的设备，以及相关存储器装置、电子系统和方法。
背景技术
电子装置(例如，半导体装置)设计者通常希望通过减小个别特征的尺寸和通过减小相邻特征之间的分隔距离来增加半导体装置内的特征的集成度或密度。另外，电子装置设计者通常希望设计不仅紧凑而且提供性能优势以及简化设计的架构。
相对常见的电子装置是存储器装置。如本文中所使用，术语“存储器装置”是指并包含并入有(但不限于)存储器结构和功能的电子装置。存储器装置可包含具有布置成网格图案的数个存储器单元的存储器阵列。一种类型的存储器单元是动态随机存取存储器(DRAM)。在最简单的设计配置中，DRAM单元包含一个存取装置，例如晶体管，以及一个存储装置，例如电容器。存储器装置的现代应用可利用大量的布置成行和列阵列的DRAM单位单元。用于DRAM单元的典型存取装置包含一对源极/漏极区之间的沟道区，以及被配置成使源极/漏极区通过沟道区电连接到彼此的栅极。DRAM单元的典型电容器包含两个电极和介于所述两个电极之间并且隔开所述两个电极的电介质结构(例如，电介质膜)。可通过沿着阵列的行和列布置的数字线和字线来电存取DRAM装置的DRAM单元。
DRAM装置制造者面临着随着特征间距减小而减小DRAM单元面积以适应增加的特征密度带来的严峻挑战。DRAM装置内采用的不同特征的数量、尺寸和布置可能会不合期望地阻碍DRAM装置的大小的减少、DRAM装置的存储密度的增加和/或制造成本的减少。举例来说，DRAM装置的DRAM单元的常规电容器的配置可能会阻碍或阻止合乎需要地减小包含常规电容器的横向相邻DRAM单元之间的间距。
因此，需要包含新电容器配置的设备，以及相关联电子装置(例如，存储器装置)、电子系统和形成设备的方法。
发明内容
本文中所公开的实施例涉及包含电容器结构的设备，以及相关存储器装置、电子系统和方法。在一些实施例中，一种设备包括第一电极，其竖直延伸穿过隔离材料；第二电极，其水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间；和电介质结构，其水平且竖直介于所述第二电极与所述第一电极中的所述两个或更多个第一电极之间。
在额外实施例中，一种设备第一竖直延伸的电极；第二竖直延伸的电极；第三竖直延伸的电极；开口，其处于所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁之间并且部分地由所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁界定；第四竖直延伸的电极，其处于所述竖直延伸的开口内；和电介质材料，其处于所述第四竖直延伸的电极与所述第一竖直延伸的电极的所述侧壁、所述第二竖直延伸的电极的所述侧壁和所述第三竖直延伸的电极的所述侧壁之间以形成：第一电容器，其处于所述第一竖直延伸的电极与第四竖直延伸的电极之间；第二电容器，其处于所述第二竖直延伸的电极与第四竖直延伸的电极之间；和第三电容器，其处于所述第三竖直延伸的电极和第四竖直延伸的电极之间。
在额外实施例中，一种形成设备的方法包括形成竖直延伸穿过隔离材料的第一电极。移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口。在所述开口内部和外部的所述第一电极和所述隔离材料的表面上方形成电介质材料。在所述电介质材料上方形成导电材料以填充所述开口的剩余部分。
在另外的实施例中，一种存储器装置包括字线、数字线和电耦合到字线和数字线的存储器单元。存储器单元中的每一个包括电耦合到字线中的至少一个的晶体管，以及电耦合到晶体管并且包括第一电容器电极、电容器电介质结构和第二电容器电极的电容器。第一电容器电极展现竖直延伸穿过至少一种电介质材料的柱状形状。电容器电介质结构展现与第一电容器电极水平相邻并且竖直位于第一电容器电极的下部部分上方的容器形状。第二电容器电极与电容器电介质结构水平相邻。
在又其他实施例中，一种电子系统包括输入装置、输出装置、以可操作方式耦合到所述输入装置和所述输出装置的处理器装置，以及以可操作方式耦合到所述处理器装置的存储器装置。存储器装置包括下部电容器电极，其竖直延伸穿过一或多种电介质材料；上部电容器电极，其横向介于所述下部电容器电极中的至少三个之间；和电容器电介质结构，其物理上完全介于所述上部电容器电极与所述下部电容器电极中的至少三个之间。
附图说明
图1A到5B是说明根据本公开的实施例的形成电子装置的方法的实施例的简化的部分横截面视图(即，图1A、2A、3A、4A和5A)和简化的部分俯视图(即，图1B、2B、3B、4B和5B)。
图6A到9B是说明根据本公开的额外实施例的形成另一电子装置的方法的实施例的简化的部分横截面视图(即，图6A、7A、8A和9A)和简化的部分俯视图(即，图6B、7B、8B和9B)。
图10是根据本公开的实施例的存储器装置的功能框图。
图11是根据本公开的实施例的电子系统的示意性框图。
具体实施方式
本文中描述包含电容器结构的设备，以及相关存储器装置、电子系统和形成设备的方法。在一些实施例中，一种设备包括第一电极(例如，下部电容器电极)，其竖直延伸穿过隔离材料(例如，电介质材料)；第二电极(例如，上部电容器电极)，其水平介于两个或更多个(例如，至少三个)横向相邻的第一电极之间、电介质结构(例如，电容器电介质结构)，其水平且竖直介于所述第二电极与所述两个或更多个横向相邻的第一电极之间；和第三电极(例如，板状电极)，其竖直位于所述第一电极和所述第二电极上方(例如，上)并且与所述第一电极和所述第二电极电连通。本公开的结构、设备和方法可有助于增加的特征密度，从而增强依赖于高特征密度的电子装置(例如，存储器装置，例如DRAM装置)和电子系统的性能。
以下描述提供具体细节，例如材料种类、材料厚度和处理条件以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可与行业中采用的常规制造技术结合来实践本公开的实施例。另外，下文提供的描述不形成用于制造电子装置(例如，半导体装置、存储器装置)的完整工艺流程。下文所描述的电子装置结构并不形成完整的电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。可通过常规制造技术执行用于从电子装置结构形成完整电子装置的额外动作。还应注意，本申请案的任何随附图式仅出于说明性目的，且因此不按比例绘制。另外，图式之间的共同元件可保留相同数字编号。
如本文所用，术语“衬底”意指并包含上方形成有额外材料的基底材料或构造。所述衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极，或具有一或多个层、结构或区形成于其上的半导体衬底。所述衬底可为常规硅衬底或包括一层半导电材料的其它块状衬底。如本文所用，术语“块状衬底”不仅意指并包含硅晶片，而且意指并包含绝缘体上硅(SOI)衬底，如蓝宝石上硅(SOS)衬底和玻璃上硅(SOG)衬底、基底半导体基础上的硅外延层和其它半导体或光电材料，如硅锗、锗、砷化镓、氮化镓和磷化铟。所述衬底可经掺杂或未经掺杂。借助于非限制性实例，衬底可包括以下各项中的至少一种：硅、二氧化硅、具有原生氧化物的硅、氮化硅、含碳氮化硅、玻璃、半导体、金属氧化物、金属、氮化钛、含碳氮化钛、钽、氮化钽、含碳氮化钽、铌、氮化铌、含碳氮化铌、钼、氮化钼、含碳氮化钼、钨、氮化钨、含碳氮化钨、铜、钴、镍、铁、铝和贵金属。
如本文中所使用，术语“被配置成”是指至少一个结构和至少一个设备中的一或多个的为了以预先确定的方式促进所述结构和所述设备中的一或多个的操作的大小、形状、材料成分、材料分布、定向和布置。
如本文中所使用，除非上下文另外明确指示，否则单数形式“一”和“所述”意图也包含复数形式。
如本文中所使用，“和/或”包含相关联的所列项中的一或多个的任何以及所有组合。
如本文中所使用，术语“纵向”、“竖直”、“横向”和“水平”是参考其中或其上形成一或多个结构和/或特征的衬底(例如，基底材料、基底结构、基底构造等)的主平面并且不一定由地球重力场界定。“横向”或“水平”方向是大体平行于衬底的主平面的方向，而“纵向”或“竖直”方向是大体垂直于衬底的主平面的方向。衬底的主平面是由与衬底的其它表面相比具有相对大面积的衬底的表面界定。
如本文中所使用，“竖直相邻”或“纵向相邻”的特征(例如，结构、装置)意指并包含彼此竖直最接近(例如，竖直最靠近)的特征。此外，如本文中所使用，“水平相邻”或“横向相邻”的特征(例如，结构、装置)意指并包含彼此水平最接近(例如，水平最靠近)的特征。
如本文中所使用，例如“在…下方”、“下方”、“下部”、“底部”、“在…上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可在本文中出于易于描述的目的而使用以如图中所说明描述一个元件或特征与另一元件或特征的关系。除非另外规定，否则除图式中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图式中的材料反向，那么被描述为在其它元件或特征“下方”、“之下”、“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“在…下方”可视使用术语的上下文而定涵盖上方和下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、倒置、翻转)，且本文中所用的空间相对描述词可相应地进行解释。
如本文中所使用，关于给定参数、特性或条件的术语“基本上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合方差度(如在可接受公差内)的程度。借助于实例，根据基本上满足的特定参数、特性或条件，可满足所述参数、特性或条件至少90.0％、至少95.0％、至少99.0％、至少99.9％或甚至100.0％。
如本文中所使用，关于特定参数的数值的“约”或“大致”包含所属领域的一般技术人员将理解在特定参数的可接受公差内的数值和数值的变化程度。举例来说，关于数值的“约”或“大致”可包含处于所述数值的90.0％到110.0％的范围内，例如处于所述数值的95.0％到105.0％的范围内，处于所述数值的97.5％到102.5％的范围内，处于所述数值的99.0％到101.0％的范围内，处于所述数值的99.5％到100.5％的范围内，或处于所述数值的99.9％到100.1％的范围内的额外数值。
图1A到5B是说明形成设备(例如，电子装置；半导体装置；存储器装置，例如DRAM装置)的方法的实施例的简化的部分横截面视图(即，图1A、2A、3A、4A和5A)和简化的部分俯视图(即，图1B、2B、3B、4B和5B)。结合下文提供的描述，所属领域的一般技术人员将显而易见本文所描述的方法可用于各种装置。换句话说，每当希望形成设备时即可使用本公开的方法。
参考图1A，设备100可包含蚀刻停止材料102、蚀刻停止材料102上或上方的隔离材料104(例如，层间电介质(ILD)材料)，以及竖直延伸穿过隔离材料104和蚀刻停止材料102的第一电容器电极106。蚀刻停止材料102可位于包含存储器单元的存取装置(例如，存取晶体管)的基底结构(例如，衬底，例如半导体衬底)上或上方。如图1A中所示，第一电容器电极106可各自单独地从隔离材料104的上表面竖直(例如，纵向)延伸到(或超出)蚀刻停止材料102的下表面。第一电容器电极106可与竖直位于蚀刻停止材料102下方的导电结构(例如，导电塞)电接触。导电结构可例如与位于蚀刻停止材料102下方的基底结构内的存取装置的接触区(例如，源极和漏极区中的一个)电连通。图1B是图1A中描绘的过程阶段处的设备100的简化的部分俯视图。
蚀刻停止材料102可以由具有相对于隔离材料104和第一电容器电极106的蚀刻选择性的一或多种电介质材料形成并且包含所述一或多种电介质材料。如下文进一步详细描述，可通过暴露于至少一种蚀刻剂来移除隔离材料104和第一电容器电极106的部分，但可能基本不会通过暴露于所述至少一种蚀刻剂而移除蚀刻停止材料102的部分。如下文进一步详细描述，蚀刻停止材料102可保护其下的结构、材料和特征中的一或多个在设备100的后续处理期间不被移除。蚀刻停止材料102的材料成分可至少部分地取决于隔离材料104和第一电容器电极106的材料成分。蚀刻停止材料102可例如包括具有不同于隔离材料104的材料成分的材料成分的电介质材料。在一些实施例中，蚀刻停止材料102由氮化硅(Si3N4)形成并且包含氮化硅(Si3N4)。
隔离材料104可以由一或多种电介质材料形成并且包含一或多种电介质材料。借助于非限制性实例，隔离材料104可以由以下各项中的一或多个形成并且包含以下各项中的一或多个：至少一种电介质氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)和三氧化钛(TiOx)中的一或多个)、至少一种电介质氮化物材料(例如，氮化硅(SiNy))、至少一种电介质氮氧化物材料(例如，氮氧化硅(SiOxNy))，以及至少一种电介质羧基氮化物材料(例如，羧基氮化硅(SiOxCzNy))。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，SiOx，AlOx，HfOx，NbOx，TiOx，SiNy，SiOxNy，SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比的材料。由于化学式表示相对原子比和不严格的化学结构，因此隔离材料104可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文所用，术语“非化学计量化合物”意指并包含具有某一元素组成的化合物，所述元素组成无法由定义明确的自然数的比表示并且违反定比定律。在一些实施例中，隔离材料104由二氧化硅(SiO2)形成并且包含二氧化硅(SiO2)。隔离材料104在其整个厚度(例如，在Z方向上的竖直高度)中可为基本同构的，或在其整个厚度中可为显著异构的。在一些实施例中，隔离材料104在其整个厚度中为基本同构的。举例来说，隔离材料104可由单种(例如，仅一种)电介质材料形成并且包含单种(例如，仅一种)电介质材料。在额外实施例中，隔离材料104在其整个厚度中为显著异构的。举例来说，隔离材料104可以由至少两种不同电介质材料的堆叠(例如，层合物)形成并且包含至少两种不同电介质材料的堆叠(例如，层合物)。
第一电容器电极106(例如，下部电容器电极)可以由至少一种导电材料形成并且包含至少一种导电材料，所述导电材料例如金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂的半导体材料中的一或多个。借助于非限制性实例，第一电容器电极106可由以下各项中的一或多个形成并且包含以下各项中的一或多个：钨(W)、氮化钨(WN)、镍(Ni)、钽(Ta)、氮化钽(TaN)、硅化钽(TaSi)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiN)、硅化钛(TiSi)、氮化硅钛(TiSiN)、氮化钛铝(TiAlN)、氮化钼(MoN)、铱(Ir)、氧化铱(IrOx)、钌(Ru)、氧化钌(RuOx)和导电掺杂的硅。在一些实施例中，第一电容器电极106中的每一个由Ru形成并且包含Ru。在另外的实施例中，第一电容器电极106中的每一个由TiN形成并且包含TiN。
第一电容器电极106可各自单独地展现大体柱状形状(例如，圆柱形状、矩形柱形状)。在一些实施例中，第一电容器电极106中的每一个展现具有大体圆形横向横截面形状的圆柱形状。第一电容器电极106中的每一个可展现与第一电容器电极106中的每另一个基本上相同的尺寸(例如，基本上相同的直径、大体上相同的高度)、基本上相同的形状，以及基本上相同的间距(例如，在X方向和Y方向上)。在额外实施例中，第一电容器电极106中的至少一个可展现与第一电容器电极106中的一或多个其它第一电容器电极106不同的至少一个尺寸和形状中的一或多个，且/或至少两个横向相邻的第一电容器电极106之间的间距可不同于至少两个其它横向相邻的第一电容器电极106之间的间距。如下文进一步详细描述，可选择第一电容器电极106的尺寸、形状和间距来提供所要尺寸、形状和到设备100的一或多个随后形成的结构的所要间距。
如图1A中所示，第一电容器电极106的上表面可与隔离材料104的上表面大体上共面。换句话说，第一电容器电极106的竖直最上部边界可与隔离材料104的竖直最上部边界大体上共面。
如图1B中所示，设备100包含六边形图案(例如，六边形布置、六角形网格、六边形阵列)的第一电容器电极106。第一电容器电极106可布置成六边形密集电容器阵列。六边形图案展现七(7)个第一电容器电极106的重复横向布置，其中七(7)个第一电容器电极106中的一(1)个第一电容器电极106将横向中心大体定在七(7)个第一电容器电极106中的六(6)个其它第一电容器电极106之间。六边形图案在围绕七(7)个第一电容器电极106的位于横向中心的第一电容器电极106的中心的同一横向平面(例如，XY平面)中展现不同的三(3)个对称轴107(例如，第一对称轴107A、第二对称轴107B和第三对称轴107C)。彼此直接径向相邻的不同对称轴107(例如，第一对称轴107A和第二对称轴107B、第二对称轴107B和第三对称轴107C)可彼此径向间隔开约60度的角度θ。第一电容器电极106的六边形图案相对于具有相同类型和数量的第一电极的常规方形图案展现较小横向面积。
可使用常规过程(例如，常规材料沉积过程、常规光刻过程、常规材料移除过程)和常规处理设备形成蚀刻停止材料102、隔离材料104和第一电容器电极106，在本文中不进行详细地描述。举例来说，可通过至少一种材料沉积过程(例如，PVD过程；CVD过程；ALD过程；旋涂过程)在一或多个结构和装置上或上方形成蚀刻停止材料102，并且接着可通过至少一种材料沉积过程(例如，PVD过程；CVD过程；ALD过程；旋涂过程)在蚀刻停止材料102上或上方形成隔离材料104。此后，隔离材料104和蚀刻停止材料102可经历至少一种蚀刻过程(例如，反应性离子蚀刻(RIE)、深RIE、等离子蚀刻、反应性离子束蚀刻和化学辅助离子束蚀刻中的一或多种)以形成延伸穿过隔离材料104和蚀刻停止材料102的开口。此后，导电材料可形成(例如，沉积)于开口内部和外部的隔离材料104和蚀刻停止材料102的暴露表面上以填充(例如，大致填充)所述开口。接着可移除(例如，通过至少一种CMP过程)经填充开口的边界外部的导电材料的至少部分以形成第一电容器电极106。
接下来参考图2A，可移除隔离材料104和第一电容器电极106的部分以形成竖直延伸(例如，在图2A中示出的Z方向上)到蚀刻停止材料102并且水平介于(例如，在X方向和Y方向上)横向相邻的第一电容器电极106之间的开口108。如图2A中所示，可在形成开口108之后保留第一电容器电极106的竖直处于蚀刻停止材料102的上表面处或下方的部分。图2B是图2A中描绘的过程阶段处的设备100的简化的部分俯视图。
如下文进一步详细描述，开口108中的每一个的大小、形状和间距可至少部分地取决于将形成于开口108内的额外结构的大小、形状和间距。举例来说，开口108可各自单独地展现大体柱状形状(例如，圆柱形状、矩形柱形状)。在一些实施例中，开口108中的每一个展现具有大致圆形横向横截面形状的圆柱形状。
如图2B中所示，开口108中的每一个可水平介于三(3)个横向相邻的第一电容器电极106之间。对于开口108中的每一个，开口108的横向中心可定位于距与之相关联的三(3)个横向相邻的第一电容器电极106中的每一个的横向距离相等的方位处。开口108中的每一个可大致同等地横向延伸到超出与之相关联的三(3)个横向相邻的第一电容器电极106中的每一个的最外部横向边界。图2A和2B中描绘的过程阶段处的设备100可形成为包含六边形图案(例如，六边形布置、六边形网格、六边形阵列)的开口108。开口108的六边形图案展现七(7)个开口108的重复横向布置，其中七(7)个开口108中的一(1)个将横向中心大体定在七(7)个开口108中的六(6)个其它开口108之间。
开口108可使用常规过程形成于隔离材料104和第一电容器电极106中，在本文中不进行详细地描述。借助于非限制性实例，隔离材料104和第一电容器电极106的部分可经历至少一种各向异性蚀刻过程(例如，各向异性干式蚀刻过程，例如RIE、深RIE、等离子蚀刻、反应性离子束蚀刻和化学辅助离子束蚀刻中的一或多种)以形成开口108。
接下来参考图3A，电容器电介质材料110可形成于设备100的暴露(例如，未被覆盖、裸露)表面(例如，隔离材料104和第一电容器电极106的暴露表面)上。如图3A中所示，电容器电介质材料110可至少部分地(例如，大致上)贴合由上面形成有电容器电介质材料110的表面(例如，上表面、侧表面)界定的表面形态。电容器电介质材料110可在开口108内部和外部的隔离材料104和第一电容器电极106的表面(例如，上表面、侧表面)上方延伸(例如，连续地延伸)。电容器电介质材料110部分地(例如，少于完全地)填充开口108。电容器电介质材料110可至少部分地取决于与开口108中的每一个相关联的三(3)个横向相邻的第一电容器电极106之间的横向距离而形成为任何所要厚度。图3B是图3A中描绘的过程阶段处的设备100的简化的部分俯视图，其中电容器电介质材料110描绘为透明的以展示设置在其下的设备100的其它组件。
电容器电介质材料110可例如由以下各项中的一或多个形成并且包含以下各项中的一或多个：至少一种电介质氧化物材料(例如，TaOx、NbOx、SiOx、AlOx、HfOx和TiOx中的一或多个)、至少一种电介质氮化物材料(例如，SiNy)、至少一种电介质钛酸盐材料(例如，钛酸钡(BaTiO3，简称为“BT”)、钛酸锶(SrTiO3，简称为“ST”)、钛酸铅锆(PbTiZrO3，简称为“PZT”)以及钛酸铋锶(BaSrTiO3，简称为“BST”)中的一或多个)，以及至少一种电介质氟化材料(例如，氟化钡(BaFx)和氟化镁(MgFx)中的一或多个)。在一些实施例中，电容器电介质材料110由以下各项中的一或多个形成并且包含以下各项中的一或多个：五氧化二钽(Ta2O5)、五氧化铌(Nb2O5)、BT、ST、PZT、PST、二氟化钡(BaF2)和二氟化镁(MgF2)。在额外实施例中，电容器电介质材料110由SiO2和Si3N4中的一或多个形成并且包含SiO2和Si3N4中的一或多个。
电容器电介质材料110可使用常规处理(例如，常规共形沉积过程)形成(例如，共形地形成)，在本文中不进行详细地描述。借助于非限制性实例，电容器电介质材料110可使用常规CVD过程(例如，常规PECVD过程)和常规ALD过程中的一或多个形成于开口108内部和外部的隔离材料104和第一电容器电极106的暴露表面上。在一些实施例中，使用CVD过程形成电容器电介质材料110。
接下来参考图4A，第二电容器电极材料112(例如，上部电容器电极材料)可形成于电容器电介质材料110上或上方。第二电容器电极材料112可大致填充开口108的剩余部分(图3A和3B)。第二电容器电极材料112可在其中基本上不含空隙空间(例如，气隙)。可按需要平坦化第二电容器电极材料112的上表面。如图4A中所示，第二电容器电极材料112的形成可实现设备100的电容器116的形成。电容器216中的每一个可单独地包含第一电容器电极106、由第二电容器电极材料112的一部分形成的第二电容器电极118，以及由电容器电介质材料110的一部分形成的电容器电介质结构114。图4B是图4A中描绘的过程阶段处的设备100的简化的部分俯视图。
如图4A中所示，电容器电介质结构114中的每一个可包括容器形结构，其包含与底面成一体的一或多个侧壁。电容器电介质材料110的侧壁和底面可大体(例如，完全地)覆盖第二电容器电极118的侧表面和下表面。如图4B中所示，在一些实施例中，电介质结构114中的每一个包含具有大体环形侧向横截面形状的侧壁。第二电容器电极118可大体容纳(例如，围束)于电容器电介质结构114的边界(例如，竖直边界、水平边界)内。电容器电介质结构114可各自单独地将容纳于其中的第二电容器电极118与横向邻近第二电容器电极118的第一电容器电极106大体物理上隔开。换句话说，电容器电介质结构114可各自单独地水平且竖直介于容纳于其中的第二电容器电极118与横向邻近第二电容器电极118的第一电容器电极106之间。
第二电容器电极材料112且因此第二电容器电极118可以由至少一种导电材料形成并且包含至少一种导电材料，所述导电材料例如金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂的半导体材料中的一或多个。借助于非限制性实例，第二电容器电极材料112可以由以下各项中的一或多个形成并且包含以下各项中的一或多个：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx和经导电掺杂的硅。第二电容器电极材料112的(且因此第二电容器电极118的)材料成分可与第一电容器电极106中的每一个的材料成分大体相同，或第二电容器电极118中的一或多个(例如，每一个)的材料成分可不同于第一电容器电极106中的一或多个(例如，每一个)的材料成分。在一些实施例中，第二电容器电极材料112中的每一个由Ru形成并且包含Ru。在另外的实施例中，第二电容器电极材料112中的每一个由TiN形成并且包含TiN。
第二电容器电极118中的每一个可展现与开口108的其内形成有第二电容器电极118的未经填充部分(图3A和3B)的大小、形状和间距互补的大小、形状和间距。第二电容器电极118可例如各自单独地展现大体柱状形状(例如，圆柱形状、矩形柱形状)。在一些实施例中，第二电容器电极118中的每一个展现具有大体圆形横向横截面形状的圆柱形状。第二电容器电极118中的每一个的横向尺寸(例如，直径)可小于第一电容器电极106中的每一个的横向尺寸(例如，直径)。对于第二电容器电极118中的每一个，第二电容器电极118的横向中心可定位于距与之相关联的三(3)个横向相邻的第一电容器电极106中的每一个的横向距离相等的方位处。第二电容器电极118中的每一个可大体同等地横向延伸到超出与之相关联的三(3)个横向相邻的第一电容器电极106中的每一个的最外部横向边界。
第二电容器电极材料112且因此第二电容器电极118可使用常规过程(例如，常规材料沉积过程)和常规处理设备形成，在本文中不进行详细地描述。借助于非限制性实例，第二电容器电极材料112可沉积(例如，通过PVD过程和CVD过程中的一或多个非共形地沉积)于开口108(图3A和3B)内部和外部的电容器电介质材料110(图3A和3B)的表面上以大体填充开口108的剩余部分(图3A和3B)并且形成第二电容器电极118。
因此，根据本公开的实施例的设备包括第一电极，其竖直延伸穿过隔离材料；第二电极，其水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间；和电介质结构，其水平且竖直介于所述第二电极与所述第一电极中的所述两个或更多个第一电极之间。
另外，根据本公开的额外实施例的设备包括第一竖直延伸的电极；第二竖直延伸的电极；第三竖直延伸的电极；开口，其处于所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁之间并且部分地由所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁界定；第四竖直延伸的电极，其处于所述竖直延伸的开口内；和电介质材料，其处于所述第四竖直延伸的电极与所述第一竖直延伸的电极的所述侧壁、所述第二竖直延伸的电极的所述侧壁和所述第三竖直延伸的电极的所述侧壁之间以形成：第一电容器，其处于所述第一竖直延伸的电极与第四竖直延伸的电极之间；第二电容器，其处于所述第二竖直延伸的电极与第四竖直延伸的电极之间；和第三电容器，其处于所述第三竖直延伸的电极和第四竖直延伸的电极之间。
此外，根据本公开的实施例，一种形成设备的方法包括形成竖直延伸穿过隔离材料的第一电极。移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口。在所述开口内部和外部的所述第一电极和所述隔离材料的表面上方形成电介质材料。在所述电介质材料上方形成导电材料以填充所述开口的剩余部分。
接下来参考图5A，板状电极120可形成于第二电容器电极材料112的暴露表面(例如，暴露的最上部表面)上或上方。如图5A中所示，板状电极120可跨第二电容器电极材料112的最上部表面连续地延伸。图5B是图5A中描绘的过程阶段处的设备100的简化的部分俯视图，其中板状电极120描绘为透明的以展示设置在其下的设备100的其它组件。
板状电极120可以由至少一种导电材料形成并且包含至少一种导电材料，所述导电材料例如金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂的半导体材料中的一或多个。借助于非限制性实例，板状电极118可以由以下各项中的一或多个形成并且包含以下各项中的一或多个：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx和经导电掺杂的硅。板状电极120的材料成分可与第一电容器电极106和第二电容器电极118的材料成分大体相同，或板状电极120的材料成分可不同于第一电容器电极106和第二电容器电极118中的一或多个(例如，每一个)的材料成分。在一些实施例中，板状电极120由Ru形成并且包含Ru。在另外的实施例中，板状电极120由TiN形成并且包含TiN。
板状电极120可通过常规过程(例如，常规沉积过程，例如原位生长、旋涂、毯涂、CVD、PECVD、ALD和PVD中的至少一个)和常规处理设备形成和定位，在本文中不进行详细地描述。
在额外实施例中，在先前参考图4A和4B论述的处理阶段处，第二电容器电极材料112和电容器电介质材料110可经历CMP，使得电容器电介质结构114的最上部表面、第二电容器电极118的最上部表面、第一电容器电极106的最上部表面和隔离材料104的最上部表面与彼此大体上共面。电绝缘材料接着可沉积于电容器电介质结构114、第二电容器电极118、第一电容器电极106和隔离材料104的大体共面的最上部表面上方。此后，接触孔(例如，穿通孔)可形成于电绝缘材料中以暴露第二电容器电极118的最上部表面。板状电极120接着可处于接触孔内和之间以使第二电容器电极118电耦合到彼此。
在额外实施例中，设备100形成为展现其一或多个组件(例如，特征、结构材料)的不同几何构形(例如，不同形状、不同尺寸)。借助于非限制性实例，图6A到9B是说明形成设备(例如，电子装置；半导体装置；存储器装置，例如DRAM装置)的另一方法的实施例简化的部分横截面视图(即，图6A、7A、8A和9A)和简化的部分俯视图(即，图6B、7B、8B和9B)。为避免重复，在本文中不详细地描述图6A到9B中示出的全部特征。确切地说，除非下文以其它方式描述，否则标示为是先前所述的特征的参考编号100递增的参考编号的特征将理解为大体上类似于先前所述的特征且还将理解为以与先前所述的特征基本上相同的方式形成。
参考图6A，设备200可形成为包含蚀刻停止材料202、蚀刻停止材料202上或上方的隔离材料204(例如，ILD材料)、竖直延伸穿过隔离材料204和蚀刻停止材料202的第一电容器电极206，以及竖直延伸(例如，在图6A中示出的Z方向上)到蚀刻停止材料202并且水平介于(例如，在X方向和Y方向上)横向相邻的第一电容器电极206之间的开口208(例如，沟槽)。蚀刻停止材料202、隔离材料204和第一电容器电极206可分别大体上类似于先前参考图1A和1B描述的蚀刻停止材料102、隔离材料104和第一电容器电极106并且可分别以基本上相同的方式形成。如图6A中所示，第一电容器电极206的竖直处于蚀刻停止材料202的上表面处或下方的部分可位于开口208下方。图6B是图6A中描绘的过程阶段处的设备100的简化的部分俯视图。
开口208形成为展现不同于先前参考图2A和2B描述的开口108的几何构形(例如，不同形状、不同大小)。如图6B中所示，并非形成为展现圆柱形状，而是开口208可形成为展现与开口108(图2A和2B)相比具有一或多个相对更大横向尺寸(例如，在X方向和Y方向中的一或多个上)的矩形棱柱形状。举例来说，开口208可包括并行地在X方向上在横向相邻的第一电容器电极206之间连续地横向延伸的沟槽。
继续参考图6B，开口208中的每一个可形成为在Y方向上水平介于第一电容器电极206的相邻行之间，其中第一电容器电极206的每一行在垂直于Y方向的X方向上横向延伸。对于开口208中的每一个，开口208的在Y方向上的横向中心可沿着距与之相关联的第一电容器电极206的相邻行的横向距离相等的平面(例如，YZ平面，其中Z是图6A中示出的Z方向)定位。如图6B中所示，开口208在X方向上不水平介于第一电容器电极206的相邻列之间，其中第一电容器电极206的每一列在Y方向上横向延伸。在额外实施例中，开口208形成为在X方向上水平介于第一电容器电极206的相邻列之间，且在Y方向上不水平介于第一电容器电极206的相邻行之间。
开口208可使用常规过程形成于隔离材料204和第一电容器电极206中，在本文中不进行详细地描述。借助于非限制性实例，隔离材料204和第一电容器电极206的部分可经历至少一种各向异性蚀刻过程(例如，各向异性干式蚀刻过程，例如RIE、深RIE、等离子蚀刻、反应性离子束蚀刻和化学辅助离子束蚀刻中的一或多个)以形成开口208。
接下来参考图7A，电容器电介质材料210可形成于设备200的暴露表面(例如，隔离材料204和第一电容器电极206的暴露表面)上或上方。如图7A中所示，电容器电介质材料210可至少部分地(例如，大致上)贴合由上面形成有电容器电介质材料210的表面(例如，上表面、侧表面)界定的表面形态。电容器电介质材料210可在开口208内部和外部的隔离材料204和第一电容器电极206的表面(例如，上表面、侧表面)上方延伸(例如，连续地延伸)。电容器电介质材料210部分地(例如，少于完全地)填充开口208。电容器电介质材料210可至少部分地取决于与开口208中的每一个相关联的第一电容器电极206的相邻行之间的横向距离而形成为任何所要厚度。图7B是图7A中描绘的过程阶段处的设备200的简化的部分俯视图，其中电容器电介质材料210描绘为透明的以展示设置在其下的设备200的其它组件。
电容器电介质材料210的材料成分可大体上类似于先前参考图3A和3B描述的电容器电介质材料110的材料成分。另外，电容器电介质材料210可以与先前参考图3A和3B描述的电容器电介质材料110基本上相同的方式形成。
接下来参考图8A，第二电容器电极材料212(例如，上部电容器电极材料)可形成于电容器电介质材料210上或上方。第二电容器电极材料212可大致填充开口208的剩余部分(图7A和7B)。第二电容器电极材料212可在其中基本上不含空隙空间(例如，气隙)。可按需要平坦化第二电容器电极材料112的上表面。如图8A中所示，第二电容器电极材料212的形成可实现设备200的电容器216的形成。电容器216中的每一个可单独地包含第一电容器电极206、由第二电容器电极材料212的一部分形成的第二电容器电极218，以及由电容器电介质材料210的一部分形成的电容器电介质结构214。图8B是图8A中描绘的过程阶段处的设备200的简化的部分俯视图。
如图8A中所示，电容器电介质结构214中的每一个可包括容器形结构，其包含与底面成一体的一或多个侧壁。电容器电介质材料210的侧壁和底面可大体(例如，完全地)覆盖第二电容器电极218的侧表面和下表面。如图8B中所示，在一些实施例中，电介质结构214中的每一个包含具有大体环形侧向横截面形状的侧壁。第二电容器电极218可大体容纳(例如，围束)于电容器电介质结构214的边界(例如，竖直边界、水平边界)内。电容器电介质结构214可各自单独地将容纳于其中的第二电容器电极218与横向邻近第二电容器电极218的第一电容器电极206大体物理上隔开。换句话说，电容器电介质结构214可各自单独地水平且竖直介于容纳于其中的第二电容器电极218与横向邻近第二电容器电极218的第一电容器电极206之间。
第二电容器电极218中的每一个可展现与开口208的其内形成有第二电容器电极218的未经填充部分(图7A和7B)的大小、形状和间距互补的大小、形状和间距。第二电容器电极218可例如各自单独地展现矩形棱柱形状。如图8B中所示，第二电容器电极218可并行地在X方向上在第一电容器电极206的相邻行之间连续地横向延伸。第二电容器电极218中的每一个可在Y方向上水平介于第一电容器电极206的相邻行之间，且在X方向上可能不水平介于第一电容器电极206的相邻列之间。对于第二电容器电极218中的每一个，第二电容器电极218的在Y方向上的横向中心可定位于距与之相关联的第一电容器电极206的横向相邻行中的每一个的横向距离相等的方位处。第二电容器电极218中的每一个可大体同等地横向延伸(即，在Y方向上)到超出与之相关联的第一电容器电极206的横向相邻行中的每一个的第一电容器电极206的最外部横向边界。在额外实施例(例如，其中开口208(图6A和6B)形成为在Y方向上在第一电容器电极206的相邻列之间横向延伸的实施例)中，第二电容器电极218形成为在X方向上水平介于第一电容器电极206的相邻列之间，且在Y方向上不水平介于第一电容器电极206的相邻行之间。
第二电容器电极材料112的(且因此第二电容器电极218的)材料成分可大体上类似于先前参考图4A和4B描述的第二电容器电极材料112(且因此第二电容器电极118)的材料成分。另外，第二电容器电极材料212可以与先前参考图4A和4B描述的第二电容器电极材料112基本上相同的方式形成。
接下来参考图9A，板状电极220可形成于第二电容器电极材料212的暴露表面(例如，暴露的最上部表面)上或上方。如图9A中所示，板状电极220可跨第二电容器电极材料212的最上部表面连续地延伸。图9B是图9A中描绘的过程阶段处的设备200的简化的部分俯视图，其中板状电极220描绘为透明的以展示设置在其下的设备200的其它组件。
板状电极218的材料成分可大体上类似于先前参考图5A和5B描述的板状电极118的材料成分。另外，板状电极218可以与先前参考图5A和5B描述的板状电极118基本上相同的方式形成。
在额外实施例中，在先前参考图8A和8B论述的处理阶段处，第二电容器电极材料212和电容器电介质材料210可经历CMP，使得电容器电介质结构214的最上部表面、第二电容器电极218的最上部表面、第一电容器电极206的最上部表面和隔离材料204的最上部表面与彼此大体上共面。电绝缘材料接着可沉积于电容器电介质结构214、第二电容器电极218、第一电容器电极206和隔离材料204的大体共面的最上部表面上方。此后，接触孔(例如，穿通孔)可形成于电绝缘材料中以暴露第二电容器电极218的最上部表面。板状电极220接着可处于接触孔内和之间以使第二电容器电极218电耦合到彼此。
图10说明根据本公开的实施例的存储器装置1000(例如，DRAM装置)的功能框图。存储器装置1000可包含例如本文中先前所描述的设备100(图5A和5B)和设备200(图9A和9B)中的一或多个的实施例。如图10中所示，存储器装置1000可包含存储器单元1002、数字线1004、字线1006、行解码器1008、列解码器1010、存储器控制器1012、感测装置1014和输入/输出装置1016。
存储器装置1000的存储器单元1002可编程到至少两个不同的逻辑状态(例如，逻辑0和逻辑1)。每一存储器单元1002可单独地包含电容器(例如，先前参考图4A和4B描述的电容器116中的一个；先前参考图8A和8B描述的电容器216中的一个)和晶体管。电容器存储表示存储器单元1002的可编程逻辑状态的电荷(例如，带电荷电容器可表示第一逻辑状态，例如逻辑1；且不带电荷的电容器可表示第二逻辑状态，例如逻辑0)。晶体管准予在将最小阈值电压施加(例如，借助于字线1006中的一个)到其半导电沟道以用于电容器上的操作(例如，读取、写入、重写)后即刻存取电容器。
数字线1004借助于存储器单元1002的晶体管连接到存储器单元1002的电容器。字线1006垂直于数字线1004延伸，并且连接到存储器单元1002的晶体管的栅极。可通过激活适当的数字线1004和字线1006，在存储器单元1002上执行操作。激活数字线1004或字线1006可包含将电压电势施加到数字线1004或字线1006。存储器单元1002的每一列可单独地连接到数字线1004中的一个，且存储器单元1002的每一行可单独地连接到字线1006中的一个。个别存储器单元1002可通过数字线1004和字线1006的交叉点(例如，十字交叉点)定址和存取。
存储器控制器1012可通过各种组件，包含行解码器1008、列解码器1010和感测装置1014，控制存储器单元1002的操作。存储器控制器1012可产生引导到行解码器1008以激活(例如，施加电压电势到)预先确定的字线1006的行地址信号，并且可产生引导到列解码器1010以激活(例如，施加电压电势到)预先确定的数字线1004的列地址信号。存储器控制器1012还可产生和控制在存储器装置1000的操作期间采用的各种电压电势。一般来说，可调整(例如，改变)所施加电压的幅度、形状和/或持续时间，并且可针对存储器装置1000的各种操作为不同的。
在存储器装置1000的使用和操作期间，在经存取之后，存储器单元1002可被感测装置1014读取(例如，感测)。感测装置1014可将适当数字线1004的信号(例如，电压)与参考信号进行比较以便确定存储器单元1002的逻辑状态。如果举例来说，数字线1004具有高于参考电压的电压，那么感测装置1014可确定存储器单元1002的所存储逻辑状态是逻辑1，且反之亦然。感测装置1014可包含晶体管和放大器以检测和放大信号的差(在所属领域中通常被称为“锁存”)。存储器单元1002的所检测到的逻辑状态可通过列解码器1010输出到输入/输出装置1016。另外，可通过类似地激活存储器装置1000的适当字线1006和适当数字线1004，设置(例如，写入)存储器单元1002。通过在激活字线1006时控制数字线1004，可设置存储器单元1002(例如，逻辑值可存储于存储器单元1002中)。列解码器1010可接受来自输入/输出装置1016的待写入到存储器单元1002的数据。此外，也可通过读取存储器单元1002刷新(例如，重新充电)存储器单元1002。读取操作将存储器单元1002的内容置于适当的数字线1004上，接着通过感测装置1014上拉到全电平(例如，完全充电或放电)。当与存储器单元1002相关联的字线1006解除激活时，与字线1006相关联的行中的所有存储器单元1002恢复到完全充电或放电。
因此，根据本公开的实施例的存储器装置包括字线、数字线和电耦合到字线和数字线的存储器单元。存储器单元中的每一个包括电耦合到字线中的至少一个的晶体管，以及电耦合到晶体管并且包括第一电容器电极、电容器电介质结构和第二电容器电极的电容器。第一电容器电极展现竖直延伸穿过至少一种电介质材料的柱状形状。电容器电介质结构展现与第一电容器电极水平相邻并且竖直位于第一电容器电极的下部部分上方的容器形状。第二电容器电极与电容器电介质结构水平相邻。
根据本公开的实施例的设备(例如，先前参考图5A和5B描述的设备100；先前参考图9A和9B描述的设备200)和电子装置(例如，先前参考图10描述的存储器装置1000)可用于本公开的电子系统的实施例中。举例来说，图11是根据本公开的实施例的说明性电子系统1100的框图。电子系统1100可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、具有Wi-Fi或蜂窝功能的平板计算机，例如
Figure BDA0002455678170000171
或
Figure BDA0002455678170000172
平板计算机、电子书、导航装置等。电子系统1100包含至少一个存储器装置1102。存储器装置1102可包括例如本文中先前所描述的设备(例如，先前参考图5A和5B描述的设备100；先前参考图9A和9B描述的设备200)和电子装置(例如，先前参考图10描述的存储器装置1000)中的一或多个的实施例。电子系统1100可另外包含至少一个电子信号处理器装置1104(常常被称为“微处理器”)。电子信号处理器装置1104可任选地包含本文中先前所描述的设备(例如，先前参考图5A和5B描述的设备100；先前参考图9A和9B描述的设备200)和电子装置(例如，先前参考图10描述的存储器装置1000)的实施例。电子系统1100可另外包含用于由用户将信息输入到电子系统1100的一或多个输入装置1106，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统1100可另外包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置1108，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置1106和输出装置1108可包括单个触摸屏装置，其可用于向电子系统1100输入信息和向用户输出视觉信息。输入装置1106和输出装置1108可与存储器装置1102和电子信号处理器装置1104中的一或多个电连通。
因此，根据本公开的实施例的电子系统包括输入装置、输出装置、以可操作方式耦合到所述输入装置和所述输出装置的处理器装置，以及以可操作方式耦合到所述处理器装置的存储器装置。存储器装置包括下部电容器电极，其竖直延伸穿过一或多种电介质材料；上部电容器电极，其横向介于所述下部电容器电极中的至少三个之间；和电容器电介质结构，其物理上完全介于所述上部电容器电极与所述下部电容器电极中的至少三个之间。
与常规结构、常规设备、常规装置、常规系统和常规方法相比，本公开的结构、设备、电子装置(例如，存储器装置)、电子系统和方法有助于改进性能，降低成本(例如，制造成本、材料成本)，提高组件的小型化，以及提高封装密度。与常规结构、常规设备、常规装置、常规系统和常规方法相比，本公开的结构、设备、电子装置、电子系统和方法还可改进可扩展性、效率和简单性。
非限制性实例实施例可包含：
实施例1：一种设备，其包括：第一电极，其竖直延伸穿过隔离材料；第二电极，其水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间；和电介质结构，其水平且竖直介于所述第二电极与所述第一电极中的所述两个或更多个第一电极之间。
实施例2：根据实施例1所述的设备，其中所述第一电极布置成六边形图案。
实施例3：根据实施例1和2中的一个实施例所述的设备，其中所述第一电极中的所述两个或更多个第一电极中的每一个的部分竖直位于所述第二电极下方。
实施例4：根据实施例1到3中任一实施例所述的设备，其中所述第一电极和所述第二电极展现圆柱形状。
实施例5：根据实施例4所述的设备，其中：所述第二电极水平介于所述第一电极中的彼此横向相邻的三个第一电极之间；且所述电介质结构水平且竖直介于所述第二电极与所述第一电极中的所述三个第一电极中的每一个之间。
实施例6：根据实施例5所述的设备，其中所述第二电极的横向中心与所述第一电极中的所述三个第一电极中的每一个的横向距离相等。
实施例7：根据实施例1和2中的一个实施例所述的设备，其中所述第一电极展现圆柱形状且所述第二电极展现矩形棱柱形状。
实施例8：根据实施例7所述的设备，其中：所述第二电极水平介于所述第一电极的两个横向相邻行之间；且所述电介质结构水平且竖直介于所述第二电极与所述第一电极的所述两个横向相邻行中的每一个的每一第一电极之间。
实施例9：根据实施例8所述的设备，其中所述第二电极的横向中心与所述第一电极的所述两个横向相邻行中的每一个的横向距离相等。
实施例10：根据实施例1到9中的任一实施例所述的设备，其中所述电介质结构包括具有至少一个与底面成一体的侧壁的容器形结构，所述电介质结构大体覆盖所述第二电极的侧表面和下表面。
实施例11：一种形成设备的方法，其包括：形成竖直延伸穿过隔离材料的第一电极；移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口；在所述开口内部和外部的所述第一电极和所述隔离材料的表面上方形成电介质材料；和在所述电介质材料上方形成导电材料以填充所述开口的剩余部分。
实施例12：根据实施例11所述的方法，其中形成竖直延伸穿过隔离材料的第一电极包括使所述第一电极中的每一个形成为具有圆柱形状并且完全竖直延伸穿过所述隔离材料和位于所述隔离材料之下的电介质材料。
实施例13：根据实施例11和12中的一个实施例所述的方法，其中形成竖直延伸穿过隔离材料的第一电极包括形成六边形图案的所述第一电极。
实施例14：根据实施例11到13中的任一实施例所述的方法，其中移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口包括使所述开口形成为各自单独地竖直位于所述第一电极中的彼此横向相邻的所述两个或更多个第一电极的下部部分上方。
实施例15：实施例11到14中的任一实施例所述的方法，其中移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口包括使所述开口形成为各自展现圆柱形状并且各自单独地水平介于所述第一电极中的彼此横向相邻的三个第一电极之间。
实施例16：根据实施例11到14中的任一实施例所述的方法，其中移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口包括使所述开口形成为各自展现矩形棱柱形状并且各自单独地水平介于所述第一电极的两个横向相邻行之间。
实施例17：根据实施例11到16中的任一实施例所述的方法，在所述开口内部和外部的所述第一电极和所述隔离材料的表面上方形成电介质材料包括使所述电介质材料形成为完全覆盖所述开口内的所述第一电极的暴露表面。
实施例18：一种存储器装置，其包括：字线；数字线；存储器单元，其电耦合到所述字线和所述数字线，每一存储器单元包括：晶体管，其电耦合到所述字线中的至少一个；和电容器，其电耦合到所述晶体管并且包括：第一电容器电极，其呈现竖直延伸穿过至少一种电介质材料的柱状形状；电容器电介质结构，其呈现与所述第一电容器电极水平相邻并且竖直位于所述第一电容器电极的下部部分上方的容器形状；和第二电容器电极，其与所述电容器电介质结构水平相邻。
实施例19：根据实施例18所述的存储器装置，其中每一存储器单元的所述电容器电介质结构包括：侧壁，其与所述第一电容器电极的上部部分的侧表面水平相邻；和底面，其与所述侧壁成一体并且与所述第一电容器电极的下部部分的上表面竖直相邻。
实施例20：根据实施例18和19中的一个实施例所述的存储器装置，其另外包括竖直位于每一存储器单元的所述第二电容器电极上方并且与每一存储器单元的所述第二电容器电极电连通的板状电极。
实施例21：一种设备，其包括：第一竖直延伸的电极；第二竖直延伸的电极；第三竖直延伸的电极；开口，其处于所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁之间并且部分地由所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁界定；第四竖直延伸的电极，其处于所述竖直延伸的开口内；和电介质材料，其处于所述第四竖直延伸的电极与所述第一竖直延伸的电极的所述侧壁、所述第二竖直延伸的电极的所述侧壁和所述第三竖直延伸的电极的所述侧壁之间以形成：第一电容器，其处于所述第一竖直延伸的电极与第四竖直延伸的电极之间；第二电容器，其处于所述第二竖直延伸的电极与第四竖直延伸的电极之间；和第三电容器，其处于所述第三竖直延伸的电极和第四竖直延伸的电极之间。
实施例22：根据实施例21所述的设备，其中所述开口具有圆柱形形状。
实施例23：根据实施例21所述的设备，其中所述开口具有线形形状。
实施例24：一种设备，其包括：多个柱状电极，所述多个柱状电极包括各自竖直延伸的第一、第二和第三柱状电极；开口，其竖直延伸以移除所述第一、第二和第三柱状电极的相应部分，使得所述第一、第二和第三柱状电极具有由所述开口界定的相应侧壁表面；第四柱状电极，其在所述开口内竖直延伸；和电介质材料，其处于所述第四柱状电极与所述第一、第二和第三柱状电极的所述相应侧壁表面中的每一个之间以提供所述第一与第四柱状电极之间的第一电容器、所述第二与第四柱状电极之间的第二电容器以及所述第三与第四柱状电极之间的第三电容器。
实施例25：根据实施例24所述的设备，其中所述开口具有圆柱形形状。
实施例26：根据实施例24所述的设备，其中所述开口具有线形形状。
虽然本公开易有各种修改和替代形式，但具体实施例已经在图中借助于实例展示且已在本文中详细描述。然而，本公开不限于所公开的特定形式。实际上，本公开涵盖落入所附权利要求书的范围内的所有修改、等效物和替代方案以及其合法等效物。

Claims (26)

1.一种设备，其包括：
第一电极，其竖直延伸穿过隔离材料；
第二电极，其水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间；和
电介质结构，其水平且竖直介于所述第二电极与所述第一电极中的所述两个或更多个第一电极之间。
2.根据权利要求1所述的设备，其中所述第一电极布置成六边形图案。
3.根据权利要求1所述的设备，其中所述第一电极中的所述两个或更多个第一电极中的每一个的部分竖直位于所述第二电极下方。
4.根据权利要求1所述的设备，其中所述第一电极和所述第二电极展现圆柱形状。
5.根据权利要求4所述的设备，其中：
所述第二电极水平介于所述第一电极中的彼此横向相邻的三个第一电极之间；且
所述电介质结构水平且竖直介于所述第二电极与所述第一电极中的所述三个第一电极中的每一个之间。
6.根据权利要求5所述的设备，其中所述第二电极的横向中心与所述第一电极中的所述三个第一电极中的每一个的横向距离相等。
7.根据权利要求1所述的设备，其中所述第一电极展现圆柱形状且所述第二电极展现矩形棱柱形状。
8.根据权利要求7所述的设备，其中：
所述第二电极水平介于所述第一电极的两个横向相邻行之间；且
所述电介质结构水平且竖直介于所述第二电极与所述第一电极的所述两个横向相邻行中的每一个的每一第一电极之间。
9.根据权利要求8所述的设备，其中所述第二电极的横向中心与所述第一电极的所述两个横向相邻行中的每一个的横向距离相等。
10.根据权利要求1所述的设备，其中所述电介质结构包括具有至少一个与底面成一体的侧壁的容器形结构，所述电介质结构大体覆盖所述第二电极的侧表面和下表面。
11.一种形成设备的方法，其包括：
形成竖直延伸穿过隔离材料的第一电极；
移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口；
在所述开口内部和外部的所述第一电极和所述隔离材料的表面上方形成电介质材料；和
在所述电介质材料上方形成导电材料以填充所述开口的剩余部分。
12.根据权利要求11所述的方法，其中形成竖直延伸穿过隔离材料的第一电极包括使所述第一电极中的每一个形成为具有圆柱形状并且完全竖直延伸穿过所述隔离材料和位于所述隔离材料之下的电介质材料。
13.根据权利要求11所述的方法，其中形成竖直延伸穿过隔离材料的第一电极包括形成六边形图案的所述第一电极。
14.根据权利要求11所述的方法，其中移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口包括使所述开口形成为各自单独地竖直位于所述第一电极中的彼此横向相邻的所述两个或更多个第一电极的下部部分上方。
15.根据权利要求11所述的方法，其中移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口包括使所述开口形成为各自展现圆柱形状并且各自单独地水平介于所述第一电极中的彼此横向相邻的三个第一电极之间。
16.根据权利要求11所述的方法，其中移除所述第一电极和所述隔离材料的部分以形成各自单独地水平介于所述第一电极中的彼此横向相邻的两个或更多个第一电极之间的开口包括使所述开口形成为各自展现矩形棱柱形状并且各自单独地水平介于所述第一电极的两个横向相邻行之间。
17.根据权利要求11所述的方法，在所述开口内部和外部的所述第一电极和所述隔离材料的表面上方形成电介质材料包括使所述电介质材料形成为完全覆盖所述开口内的所述第一电极的暴露表面。
18.一种存储器装置，其包括：
字线；
数字线；
存储器单元，其电耦合到所述字线和所述数字线，每一存储器单元包括：
晶体管，其电耦合到所述字线中的至少一个；和
电容器，其电耦合到所述晶体管并且包括：
第一电容器电极，其呈现竖直延伸穿过至少一种电介质材料的柱状形状；
电容器电介质结构，其呈现与所述第一电容器电极水平相邻并且竖直位于所述第一电容器电极的下部部分上方的容器形状；和
第二电容器电极，其与所述电容器电介质结构水平相邻。
19.根据权利要求18所述的存储器装置，其中每一存储器单元的所述电容器电介质结构包括：
侧壁，其与所述第一电容器电极的上部部分的侧表面水平相邻；和
底面，其与所述侧壁成一体并且与所述第一电容器电极的下部部分的上表面竖直相邻。
20.根据权利要求18所述的存储器装置，其另外包括竖直位于每一存储器单元的所述第二电容器电极上方并且与每一存储器单元的所述第二电容器电极电连通的板状电极。
21.一种设备，其包括：
第一竖直延伸的电极；
第二竖直延伸的电极；
第三竖直延伸的电极；
开口，其处于所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁之间并且部分地由所述第一竖直延伸的电极的侧壁、所述第二竖直延伸的电极的侧壁和所述第三竖直延伸的电极的侧壁界定；
第四竖直延伸的电极，其处于所述竖直延伸的开口内；和
电介质材料，其处于所述第四竖直延伸的电极与所述第一竖直延伸的电极的所述侧壁、所述第二竖直延伸的电极的所述侧壁和所述第三竖直延伸的电极的所述侧壁之间以形成：
第一电容器，其处于所述第一竖直延伸的电极与第四竖直延伸的电极之间；
第二电容器，其处于所述第二竖直延伸的电极与第四竖直延伸的电极之间；和
第三电容器，其处于所述第三竖直延伸的电极和第四竖直延伸的电极之间。
22.根据权利要求21所述的设备，其中所述开口具有圆柱形形状。
23.根据权利要求21所述的设备，其中所述开口具有线形形状。
24.一种设备，其包括：
多个柱状电极，所述多个柱状电极包括各自竖直延伸的第一、第二和第三柱状电极；
开口，其竖直延伸以移除所述第一、第二和第三柱状电极的相应部分，使得所述第一、第二和第三柱状电极具有由所述开口界定的相应侧壁表面；
第四柱状电极，其在所述开口内竖直延伸；和
电介质材料，其处于所述第四柱状电极与所述第一、第二和第三柱状电极的所述相应侧壁表面中的每一个之间以提供所述第一与第四柱状电极之间的第一电容器、所述第二与第四柱状电极之间的第二电容器以及所述第三与第四柱状电极之间的第三电容器。
25.根据权利要求24所述的设备，其中所述开口具有圆柱形形状。
26.根据权利要求24所述的设备，其中所述开口具有线形形状。
CN202010305590.4A 2019-05-17 2020-04-17 包含电容器结构的设备，以及相关存储器装置、电子系统和方法 Withdrawn CN111952449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/416,025 US11049864B2 (en) 2019-05-17 2019-05-17 Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US16/416,025 2019-05-17

Publications (1)

Publication Number Publication Date
CN111952449A true CN111952449A (zh) 2020-11-17

Family

ID=73231309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305590.4A Withdrawn CN111952449A (zh) 2019-05-17 2020-04-17 包含电容器结构的设备，以及相关存储器装置、电子系统和方法

Country Status (2)

Country Link
US (1) US11049864B2 (zh)
CN (1) CN111952449A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052589A1 (zh) * 2020-09-10 2022-03-17 长鑫存储技术有限公司 电容结构的制备方法及电容器
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610894B2 (en) * 2019-06-28 2023-03-21 Intel Corporation Capacitor separations in dielectric layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879211A (zh) * 2003-09-04 2006-12-13 微米技术有限公司 半导体器件形成期间用于垂直定向电容器的支撑
US20090047769A1 (en) * 2007-08-13 2009-02-19 Vishwanath Bhat Methods of Forming a Plurality of Capacitors
US20090068814A1 (en) * 2007-06-13 2009-03-12 Samsung Electronics Co., Ltd. Semiconductor Devices Including Capacitor Support Pads and Related Methods
CN101937837A (zh) * 2009-06-30 2011-01-05 海力士半导体有限公司 具有大纵横比圆柱形电容器的半导体器件及其制造方法
TW201106397A (en) * 2009-03-20 2011-02-16 Samsung Electronics Co Ltd Capacitor structures, methods of manufacturing the same, semiconductor devices including the capacitor structures and methods of manufacturing the same
CN113272984A (zh) * 2019-01-23 2021-08-17 美光科技公司 将漏电器装置并入到电容器配置中以减少单元干扰的方法，以及并入有漏电器装置的电容器配置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
US6200874B1 (en) 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
US6165833A (en) 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
JP2002343861A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
US6551893B1 (en) 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US7164165B2 (en) 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7785962B2 (en) * 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7829410B2 (en) * 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
US7939877B2 (en) * 2009-03-23 2011-05-10 Micron Technology, Inc. DRAM unit cells, capacitors, methods of forming DRAM unit cells, and methods of forming capacitors
US8518486B2 (en) * 2010-05-12 2013-08-27 Micron Technology, Inc. Methods of forming and utilizing rutile-type titanium oxide
US8283236B2 (en) * 2011-01-20 2012-10-09 Micron Technology, Inc. Methods of forming capacitors
US8865544B2 (en) * 2012-07-11 2014-10-21 Micron Technology, Inc. Methods of forming capacitors
US9230966B2 (en) * 2014-04-09 2016-01-05 Nanya Technology Corp. Capacitor and method of manufacturing the same
US9768177B2 (en) * 2015-08-04 2017-09-19 Micron Technology, Inc. Method of forming conductive material of a buried transistor gate line and method of forming a buried transistor gate line
US10157926B2 (en) * 2016-08-31 2018-12-18 Micron Technology, Inc. Memory cells and memory arrays
US10355002B2 (en) * 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US10373666B2 (en) * 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
CN107154406B (zh) * 2017-05-12 2021-01-26 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879211A (zh) * 2003-09-04 2006-12-13 微米技术有限公司 半导体器件形成期间用于垂直定向电容器的支撑
US20090068814A1 (en) * 2007-06-13 2009-03-12 Samsung Electronics Co., Ltd. Semiconductor Devices Including Capacitor Support Pads and Related Methods
US20090047769A1 (en) * 2007-08-13 2009-02-19 Vishwanath Bhat Methods of Forming a Plurality of Capacitors
TW201106397A (en) * 2009-03-20 2011-02-16 Samsung Electronics Co Ltd Capacitor structures, methods of manufacturing the same, semiconductor devices including the capacitor structures and methods of manufacturing the same
CN101937837A (zh) * 2009-06-30 2011-01-05 海力士半导体有限公司 具有大纵横比圆柱形电容器的半导体器件及其制造方法
CN113272984A (zh) * 2019-01-23 2021-08-17 美光科技公司 将漏电器装置并入到电容器配置中以减少单元干扰的方法，以及并入有漏电器装置的电容器配置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052589A1 (zh) * 2020-09-10 2022-03-17 长鑫存储技术有限公司 电容结构的制备方法及电容器
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor

Also Published As

Publication number Publication date
US11049864B2 (en) 2021-06-29
US20200365595A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
JP7123142B2 (ja) セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成
CN112997319B (zh) 形成装置的方法以及相关装置及电子系统
CN110024034B (zh) 使用漏斗装置的单元干扰预防
TWI725510B (zh) 使用深寬比相依蝕刻效應形成裝置之方法與相關裝置、記憶體裝置及電子系統
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
CN100508109C (zh) 三维电容器及其制造方法
TW202315053A (zh) 微電子裝置、相關的電子系統、及形成微電子裝置之方法
TW202025452A (zh) 形成半導體裝置之方法及相關之半導體裝置、記憶體裝置及電子系統
US11729993B2 (en) Ferroelectric random access memory (FRAM) capacitors and methods of construction
US11925014B2 (en) Apparatuses including elongate pillars of access devices
US11653488B2 (en) Apparatuses including transistors, and related methods, memory devices, and electronic systems
US11637105B2 (en) Apparatus comprising compensation capacitors
US20220336487A1 (en) Electronic devices comprising blocks with different memory cells, and related methods and systems
TW202301648A (zh) 在陣列區域及非陣列區域中包含支柱之電子裝置以及相關之系統及方法
CN111987098A (zh) 包含层压间隔件结构的设备、存储器装置、电子系统及方法
CN114930530A (zh) 一种三维铁电存储器、制作方法及电子设备
US20220181344A1 (en) Electronic devices including capacitors, and related methods and systems
US20240074142A1 (en) Microelectronic devices, related memory devices, electronic systems, and methods
US20230028297A1 (en) Methods of forming an apparatus comprising silicon carbide materials and related microelectronic devices and systems
US20230345735A1 (en) Ferroelectric random access memory (fram) capacitors and methods of construction
US20230022071A1 (en) Apparatus comprising silicon carbide materials and related electronic systems and methods
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
CN117177564A (zh) 微电子装置、相关电子系统及形成微电子装置的方法
CN117133739A (zh) 微电子装置、相关电子系统及形成微电子装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201117