CN110024034B - 使用漏斗装置的单元干扰预防 - Google Patents

使用漏斗装置的单元干扰预防 Download PDF

Info

Publication number
CN110024034B
CN110024034B CN201780073080.5A CN201780073080A CN110024034B CN 110024034 B CN110024034 B CN 110024034B CN 201780073080 A CN201780073080 A CN 201780073080A CN 110024034 B CN110024034 B CN 110024034B
Authority
CN
China
Prior art keywords
memory cells
funnel
electronic device
memory
bottom node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780073080.5A
Other languages
English (en)
Other versions
CN110024034A (zh
Inventor
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202211606018.7A priority Critical patent/CN116013384A/zh
Publication of CN110024034A publication Critical patent/CN110024034A/zh
Application granted granted Critical
Publication of CN110024034B publication Critical patent/CN110024034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2295—Protection circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的各种实施例包括设备及形成所述设备的方法。在一个实施例中，示范性设备包含多个存储器单元。所述存储器单元的至少一部分具有底部电极，其中每一底部电极与其余所述底部电极至少部分电隔离。至少一个电阻互连件电耦合两个或更多个所述底部电极。所述电阻互连件经布置以从所述两个或更多个底部电极排出至少一部分过量电荷。揭示额外设备及形成所述设备的方法。

Description

使用漏斗装置的单元干扰预防
优先权申请案
本申请案主张2016年11月1日申请的序列号为15/340,682的美国申请案的优先权的权益，所述申请案的全文通过引用的方式并入本文中。
背景技术
计算机及其它电子系统(例如，数字电视、数字照相机及蜂窝式电话)通常具有一或多个存储器装置以存储信息。存储器装置的尺寸日益减小以实现更高密度的存储容量。即使实现了增加的密度，消费者通常还要求存储器装置在保持存储于存储器装置中的数据的高速存取及稳定性时使用更少电力。
附图说明
图1A是根据实施例的具有电耦合到底部电极的单个存取装置的存储器装置的电示意图；
图1B是根据实施例的具有两个存取装置的存储器装置的电示意图，其中第一存取装置电耦合到底部电极，且第二存取装置电耦合到顶部电极；
图2A是存储器阵列的一部分的横截面图的实施例，其展示底部节点漏斗装置的第一位置；
图2B及2C展示图2A的底部节点漏斗装置的替代布置的各种实施例的平面图；
图3A是存储器阵列的一部分的横截面图的实施例，其展示底部节点漏斗装置的替代位置；
图3B及3C展示图3A的底部节点漏斗装置的替代布置的各种实施例的平面图；
图4展示根据图2A或图3A的底部节点漏斗装置的存储器阵列的一部分的横截面图的实施例，其展示能够耦合到衬底以减少或消除底部电极上的过量电荷的底部节点漏斗装置；
图5A及5B展示根据图2A、3A及4中展示的实施例而并入有底部节点漏斗装置的存储器阵列的实施例的平面图；
图6是制造根据图2A、3A及4中展示的实施例的装置的方法的高阶流程图的实例；及
图7是系统实施例的框图，其包含存储器装置。
具体实施方式
以下描述包含体现发明主题的说明性设备(电路系统、装置、结构、系统及其类似者)及方法(例如，过程、序列、技术及科技)。在以下描述中，出于解释的目的，阐述许多特定细节以提供对主题的各种实施例的理解。然而，在阅读本发明之后，所属领域的一般技术人员将明白可在无这些具体细节的情况下实践主题的各种实施例。此外，未详细展示熟知设备及方法以免混淆各种实施例的描述。此外，如所属领域的一般技术人员所理解，本文中可采用的相对术语(例如，顶部、底部、上部、下部等)仅用来传达所揭示的一般概念且应不被视为绝对术语。举例来说，“底部”节点可依据所采用的实际制造序列而实际上形成于存储器单元上方。
许多(如果非大多数)初级存储器单元干扰机制归因于单元底部(CB)电极节点处的电势而建立。如下文所更详细论述，此干扰机制适用于铁电RAM(FERAM)。然而，其它类型的电子装置也可受益于所揭示的主题。
在实施例中，存储器阵列中的存储器单元中的每一者可编程为两个数据状态中的一者以表示单个位中的二进制值“0”或“1”。此单元有时被称为单层单元(SLC)。在半导体及相关技术中独立地已知这些类型的单元上的各种操作。
无关于存储器单元布置，上文所论述的初级干扰机制可归因于不同因素而出现。举例来说，单元底部节点上的电荷可归因于因素(例如板脉冲干扰、存取晶体管泄漏、单元间相互作用或其它因素)而上升。如果存储器单元中的电介质材料明显漏电，那么可对单元的状态产生不利影响。
在本文中所描述的各种实施例中，底部节点漏斗装置(或漏斗装置，不管位置在哪儿)电耦合到一或多个CB电极节点，借此从CB电极节点(例如，存储器装置的内部节点)排出过量电荷。底部节点漏斗装置可进一步电耦合到上面形成有存储器单元的衬底。因此，底部节点漏斗装置引入到存储器阵列中以防如下文更详细论述的个别存储器单元的底部节点处的电势的积累。
参考图1A，展示基于电容器的存储器装置100的电示意图。存储器装置100展示为包含顶部电极101、电容器103、存取装置107及电耦合于电容器103与存取装置107之间的单元底部节点105。此类型的存储器装置100通常指代单晶体管单电容器(1T1C)装置。
存取装置107可包括(例如)各种类型的晶体管，其包含薄膜晶体管或所属领域中已知的其它切换装置(例如，双向定限开关(OTS)、隧穿二极管等等)。电容器103可包括接近或围绕电介质材料及铁电材料而形成的各种类型的电极板，如所属领域中已知并在下文更详细论述的。
图1B展示具有两个存取装置的存储器装置110的电示意图。存储器装置110展示为包含耦合到顶部节点111及电容器113的第一存取装置109。电容器又耦合到单元底部节点115及第二存取装置117。第一存取装置109及第二存取装置117中的每一者可相同于或类似于图1A的存取装置107。此外，电容器113可相同于或类似于图1A的电容器103。如所示，存储器装置110通常指代双晶体管单电容器(2T1C)装置。
在图1A的存储器单元100或图1B的存储器单元110中，在单元的快速存取期间，用于将给定二进制状态存储于铁电材料中的各种上拉及下拉循环(根据需要通过选择各个存取装置107、109、117而实现)可引起过量电荷积累于单元底部节点105、115上。过量电荷可干扰经历充电/放电循环的单元，以及潜在地干扰邻近存储器单元。这些过程参考如下文所论述的图2A到4更好理解。
现参考图2A，展示存储器阵列的一部分的横截面图200的实施例。存储器阵列的一部分的横截面图200展示为包含电极板201、顶部电极203、底部电极205及单元底部节点电极207。存储器单元材料215大体上形成于在顶部电极203与底部电极205之间形成的腔内。如所示，每一存储器单元211包括顶部电极203、底部电极205及存储器单元材料215。
多个存储器单元211的个别者彼此分离(例如，至少部分电隔离)且由第一电介质材料209环绕。在一个实施例中，第一电介质材料209可包括各种类型的电介质材料(例如二氧化硅(SiO2))以使存储器单元211彼此至少部分电隔离。然而，在阅读本文中所提供的揭示内容之后，所属领域的一般技术人员将认识到，可以使用除了二氧化硅或其它各种类型的绝缘材料之外的材料来形成第一电介质材料209。举例来说，各种类型的电介质材料(例如氮化硅(SixNy)或各种其它电介质或陶瓷材料)可用作二氧化硅或其它类型的电介质或绝缘材料的替代或与二氧化硅或其它类型的电介质或绝缘材料结合。
在一个实施例中，存储器单元材料215包括铁电材料(例如锆钛酸铅(PZT))。在其它实施例中，存储器单元材料的电介质组分可包括HfO2、ZrO2、HfxZryO、NbOx、AlOx、LaOx、SrTiO3、SrO、HfSiOx、HfAlOx或这些的组合及其它电介质材料。因此，存储器单元材料215的电介质组分可以包括也可以不包括相同于第一电介质材料209的材料。
第一电介质材料209及多个存储器单元211形成于衬底(未展示但容易被所属领域的技术人员理解)上方。在各种实施例中，衬底可包含(例如)用于半导体及相关产业中的各种类型的衬底中的任一者(其在本文中可称为“半导体衬底”或简单地“衬底”)。因此，衬底类型可包含硅衬底(例如，晶片)或基于其它元件半导体的衬底、复合晶片(例如，来自III-V族、II-VI族等等)、薄膜头组合件、沉积或以其它方式与半导体层形成的聚对苯二甲酸(PET)膜或本技术中独立地已知的数个其它类型的衬底。再者，衬底可包括形成于非半导体材料上方的半导体材料的区域，或反之亦然。为易于理解本文中呈现的制造活动，衬底可被视为硅晶片。在阅读并理解本文中所提供的揭示内容之后，所属领域的一般技术人员将理解如何修改各种存储器单元制造活动以考虑其它类型的材料及电子装置。
单元底部节点电极207中的每一者耦合到存取晶体管(未展示但在概念上类似于图1A及1B的存取晶体管107、109、117)。此外，所属领域的一般技术人员将认识到，可容易修改图2A的存储器单元以具有类似于图1B的电示意图的多个2T1C结构。
图2A进一步展示为包含底部节点漏斗213。尽管仅展示单个漏斗，但可添加额外漏斗，如下文更详细所论述。底部节点漏斗213可电耦合一些或所有存储器单元211。可定制底部节点漏斗213的电阻以从存储器单元211移除过量电荷，而不使底部电极205短路。因此，底部节点漏斗是电阻互连件。如果底部节点漏斗泄漏性过高，那么一或多个存储器单元可经历单元间干扰。如果底部节点漏斗泄漏性(导电性)并不足够高，那么不会排出过量电荷。所属领域的一般技术人员将认识到，如何计算给定存储器阵列的底部节点漏斗213所需的电阻。举例来说，底部节点漏斗213的电阻可选择为从约0.1MΩ(兆欧姆)到约5MΩ。可在确定底部节点漏斗213所需的电阻时考虑例如邻近存储器单元之间的间隔、在单元之间使用的电介质材料、物理尺寸(例如，底部电极205的总高度217)、放置于单元中的电荷量、存储器阵列的尺寸及操作的频率等等的因素。
底部节点漏斗的物理横截面及经选择以形成底部节点漏斗213的材料均是形成底部节点漏斗213时要考虑的因素。举例来说，底部节点漏斗213可由例如非晶硅(厚度为(例如)约
Figure GDA0002072993010000041
到约
Figure GDA0002072993010000042
的α-Si)、氧化铌((例如)厚度为约
Figure GDA0002072993010000043
到约
Figure GDA0002072993010000044
的NbOx)、泄漏富硅氮化硅((例如)厚度为约
Figure GDA0002072993010000051
到约
Figure GDA0002072993010000052
的SixNy)或其组合物或本技术中独立地已知的其它材料的材料形成。可通过使用各种形成或沉积处理工具(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)等)形成或以其它方式沉积这些材料中的每一者。
底部节点漏斗213可沿着底部电极205的总高度217而放置于任何地方。可基于特定过程步骤或其它因素而选择底部节点漏斗213的位置。举例来说，底部节点漏斗213可如图2A中示出的那样放置，靠近但不处于底部电极205的上部分。在此实施例中，所属领域的一般技术人员将认识到，可视需要使用半导体技术中独立地已知的反向掩模而剥离底部节点漏斗213的部分。在其它实施例中，底部节点漏斗213可放置于底部电极205的顶部处以避免使用反向掩模。如下文所论述，图3A提供底部节点漏斗213的替代放置的实例。
图2B及2C展示图2A的底部节点漏斗213的替代布置的各种实施例的平面图(在截面A-A处)。应注意，图2B和图2C均未展示顶部电极203，未展示顶部电极203仅仅是为了防止混淆形成底部节点漏斗213的布置的各种实例。所属领域的一般技术人员将明白，在此实施例中，存储器单元211形成为多个穿孔。然而，此布置不是必需的，且存储器单元211可形成为沟槽或以半导体技术中独立地已知的各种其它方式形成。举例来说，如下文所详细描述，图3A到3C描述另一实施例，其中存储器单元可替代地形成为沟槽。
在底部节点漏斗213的第一布置210中，存储器单元中的每一者展示为通过形成底部节点漏斗213的单个材料“线”耦合。尽管展示为耦合存储器单元211的单个线，但所属领域的一般技术人员将基于阅读并理解本文中所揭示的发明主题而认识到，可使用多个材料线。此外，线不需形成于存储器单元211的中心部分附近，而是可以形成于其它位置(例如，例如经形成以耦合到存储器单元211的外部边缘)处。此外，如上文所论述，不是所有存储器单元211都需要彼此耦合；可以只选择存储器单元211中的选定者来电耦合到底部漏斗节点213。
在底部节点漏斗213的第二布置220中，存储器单元中的每一者展示为通过形成底部节点漏斗213的超过一个材料层而耦合。尽管展示为耦合存储器单元211的单个层，但所属领域的一般技术人员将基于阅读并理解本文中所揭示的发明主题而认识到，可使用多个材料层，其中多个材料层中的每一者通过电介质材料层而彼此分离。层中的每一者可包括相同或不同于上文所论述的实例材料或其它材料的材料。此外，如上文所论述，不是所有存储器单元211都需要彼此耦合；可以只选择存储器单元211中的选定者来电耦合到底部漏斗节点213。
在图3A中，展示存储器阵列的一部分的横截面图300的实施例。存储器阵列的一部分的横截面图300展示为包含电极板301、顶部节点303、底部节点305及单元底部节点307。存储器单元材料315大体上形成于在顶部节点303与底部节点305之间形成的腔内。如所示，每一存储器单元311包括顶部节点303、底部节点305及存储器单元材料315。
图3A进一步展示为包含底部节点漏斗313。在图3A的实施例中，底部节点漏斗定位于底部电极305的底部边缘处或底部电极305的底部边缘附近。然而，如同图2A，底部节点漏斗313可沿着底部节点305的总高度317放置于任何地方。图3A的底部节点漏斗313还可电耦合一些或所有存储器单元311。再者，如同图2A，可基于特定过程步骤或其它因素而选择底部节点漏斗213的位置。这些组件中的每一者可由类似于或相同于关于图2A的相关组件所描述的材料的材料形成。
现参考图3B及3C的平面图，在截面B-B处，展示图3A的底部节点漏斗装置313的替代布置的各种实施例。应注意，图3B和图3C均未展示顶部电极203，未展示顶部电极203仅仅是为了防止混淆形成底部节点漏斗313的布置的各种实例。此外，如所示，图3A的存储器单元形成为沟槽。
在底部节点漏斗313的第一布置310中，存储器单元中的每一者展示为通过形成底部节点漏斗313的单个材料“线”而耦合。尽管展示为耦合存储器单元311的单个线，但所属领域的技术人员将基于阅读并理解本文中所揭示的发明主题而认识到，可使用多个材料线。此外，线不需形成于存储器单元311的中心部分附近，而是可以形成于其它位置(例如，例如经形成以耦合到相对于平面图的存储器单元311的“上”或“下”边缘)处。此外，如上文所论述，不是所有存储器单元311都需要彼此耦合；可以只选择存储器单元311中的选定者来电耦合到底部漏斗节点313。
在底部节点漏斗313的第二布置320中，存储器单元中的每一者展示为通过形成底部节点漏斗313的超过一个材料层而耦合。如同图2C，尽管展示为耦合存储器单元311的单个层，但所属领域的技术人员将基于阅读并理解本文中所揭示的发明主题而认识到，可使用多个材料层。层中的每一者可包括相同或不同于上文所论述的实例材料或其它材料的材料。此外，如上文所论述，不是所有存储器单元311都需要彼此耦合；可以只选择存储器单元311中的选定者来电耦合到底部漏斗节点313。
图4展示根据图2A或图3A的底部节点漏斗装置的存储器阵列的一部分400的横截面图的实施例，其展示能够耦合到衬底以减少或消除底部电极上的过量电荷的底部节点漏斗装置。然而，图4进一步指示其中额外接触线401于第一部分上耦合到底部节点漏斗213、313并于下部分上耦合到其中形成存储器阵列的衬底(未展示)或耦合到另一放电结构(同样未展示，但所属领域的技术人员在阅读并理解本文中所提供的揭示后可以理解)的实施例。接触线可由半导体产业中已知的各种材料形成。材料可相同于或类似于用于形成底部节点漏斗213、313的材料或数个材料。在其它实施例中，接触线401可由导电材料形成，所述导电材料包含但不限于包含金属、过渡金属或在标准半导体制造过程中使用的这些金属(例如铝(Al)、钨(W)、钽(Ta)、钛(Ti)、铜(Cu)、铂(Pt)等等)的氮氧化物的导电材料。接触线401还可包括含有金属的组分(例如，金属硅化物、金属碳化物等)，及导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)或其各种组合。
接触线401可将过量电荷从底部电极205、305排出到衬底或其它放电结构。如同与图2A或图3A相关联的论述，底部节点漏斗213、313可耦合存储器单元211、311的所有或仅一些选定者，这些存储器单元又电耦合到接触线401及衬底或其它放电结构。
现参考图5A及5B，展示根据图2A、3A及4中展示的实施例而并入有底部节点漏斗装置的存储器阵列的实施例的平面图(在图2A的截面A-A处获得)。如上文提及，图5A与图5B均未展示图2A的顶部电极203。不展示顶部电极203仅仅是为了防止混淆形成底部节点漏斗213的布置的各种实例。
参考图5A的存储器单元的第一二维布置500，在此实施例中，存储器单元中的每一者于给定行内通过通往互连件501的底部节点漏斗213彼此耦合。互连件501又耦合到图4的底层接触线401(未展示)。互连件501可由类似于或相同于接触线401的材料形成。在各种实施例中，接触线401可直接从每一分离底部节点漏斗213直接向下延伸到衬底或其它放电结构，而非将底部节点漏斗213线中的每一者与互连件501耦合。在各种实施例中，并非所有存储器单元都耦合到底部节点漏斗213。
参考图5B的存储器单元的第二二维布置510，在此实施例中，存储器单元中的每一者于给定行内彼此耦合并通过通往互连件501的底部节点漏斗213跨邻近行彼此耦合。如同图5A，互连件501又耦合到底层接触线401(未展示)。此外如同图5A，在各种实施例中，接触线401可直接从每一分离底部节点漏斗213直接向下延伸到衬底或其它放电结构，而非将底部节点漏斗213线中的每一者与互连件501耦合。在各种实施例中，并非所有存储器单元都耦合到底部节点漏斗213，不管是在行内还是跨邻近行耦合。
现转到图6，展示制造根据图2A、3A及4中展示的实施例的装置的方法的高阶流程图600的实例。在操作601，在衬底上形成存储器单元。如上文提及，根据已知的过程及技术，可制造存储器单元，制造为以穿孔、沟槽或各种其它几何形状形式形成的多个单元。
在操作603，至少部分沿着存储器单元的底部电极的总高度形成第一电介质。第一电介质材料可由任何电介质材料或其组合形成，如上文所论述。然而，如果随后形成的底部节点漏斗形成于如结合图3A所论述的底部节点的最低部分处，那么可能需要也可能不需要第一电介质材料，这至少部分取决于如何形成单元底部节点电极(例如，在第一电介质材料209、309内或以其它方式在形成埋入的存取装置之后但在形成第一电介质材料之前形成)。
在操作605，形成底部节点漏斗以将两个或更多个存储器单元彼此电耦合。底部节点漏斗可由任何材料或其组合形成，如上文所论述。在随后操作中，底部节点漏斗可任选地经蚀刻以产生如参考图2B及3B所描述的底部节点漏斗线。
在操作607，在底部节点漏斗上方形成第二电介质材料。第二电介质材料可由相同于第一电介质材料的材料形成。替代地，第二电介质材料可由任何其它电介质材料或其组合形成，如上文所论述。
在操作609，形成将底部节点漏斗耦合到衬底或其它放电结构的接触线。然而，接触线是可选的，这取决于存储器单元的放电电势及伴随的单元干扰电势、给定的总存储器阵列设计的需要。
如上文提及，个别处理步骤的各个步骤是所属领域的一般技术人员所独立地已知的，且可通过基于本文中所提供的实施方式及元件符号说明的许多常见制造技术而执行。此外，所属领域的一般技术人员已知的额外制造步骤(例如，与存储器单元形成存储器单元材料及形成电极及其它相关结构)是本技术中已知的，且因此不再详细描述。
尽管本文中所论述的各种实施例使用与单位元存储器单元有关的实例以便理解，但发明主题还可应用于许多多位方案。举例来说，存储器单元211、311中的每一者可编程到至少两个数据状态中的不同者以表示(例如)分率位值、单个位的值或多个位(例如，两个、三个、四个或更大数目个位)值。接着，底部节点漏斗213、313可用于移除或减少存储器单元的壁上的过量电荷。
所属领域的一般技术人员可认识到，存储器单元及存储器阵列可包含其它组件，在本文中论述至少一些所述组件。然而，图中未展示若干个这些组件，以免混淆所描述的各种实施例的细节。类似于或相同于所属领域中独立地已知的操作，存储器单元及存储器阵列可使用存储器操作(例如，编程操作及擦除操作)而操作。
基于阅读并理解本文中提供的本发明，所属领域的一般技术人员可容易将技术及概念延伸到存储器单元的任何数目及各种布置。举例来说，所属领域的一般技术人员可将所述技术及概念应用于具有数百、数千或甚至更多存储器单元的存储器区块。因此，可实现许多实施例。
举例来说，图7的系统700展示为包含控制器703、输入/输出(I/O)装置711(例如，键盘、触控屏或显示器)、存储器装置709、无线接口707、随机存取存储器(例如，DRAM或SRAM)装置701及移位寄存器715，它们经由总线713而彼此耦合。在一个实施例中，电池705可供应电力到系统700。存储器装置709可包含NAND存储器、闪存、NOR存储器、这些的组合或类似物。
控制器703可包含(例如)一或多个微处理器、数字信号处理器、微控制器或类似物。存储器装置709可用以存储传输到系统700或通过系统700传输的信息。存储器装置709还可任选地用以在系统700的操作期间存储呈通过控制器703执行的指令的形式的信息，且可用以存储呈通过系统700产生、收集或接收的用户数据(例如，图像数据)的形式的信息。如本文中所揭示，所述指令可存储为数字信息及用户数据，可作为数字信息存储在存储器的区段中且作为模拟信息存储在另一区段中。作为另一实例，同时可标记给定区段以存储数字信息，且接着可重新分配及重新配置所述给定区段以存储模拟信息。控制器703、存储器装置709及/或移位寄存器715可包含本文中所描述的一或多个新颖存储器装置。
I/O装置711可用以产生信息。系统700可使用无线接口707以运用射频(RF)信号传输信息到无线通信网络且从无线通信网络接收信息。无线接口707的实例可包含天线或无线收发器(例如，偶极天线)。然而，发明主题的范围在此方面不受限制。再者，I/O装置711可递送反映被存储为数字输出(如果存储数字信息)或模拟输出(如果存储模拟信息)的信号。尽管上文提供无线应用中的实例，但本文中所揭示的发明主题的实施例还可用于非无线应用中。I/O装置711可包含本文中所描述的一或多个新颖存储器装置。
所述方法及设备的各种图解希望提供对各种实施例的结构的一般理解，且并非希望提供可使用本文中所描述的结构、特征及技术的所述设备及方法的全部元件、材料及特征的完整描述。
各种实施例的设备可包含(例如)用于高速计算机中的电子电路系统、通信及信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核心处理器、数据切换器及包含多层的特定应用模块、多芯片模块或类似物，或各种实施例的设备可包含于以上各者中。这些设备可进一步包含为各种电子系统(例如，电视、蜂窝式电话、个人计算机(例如，膝上型计算机、桌面计算机、掌上电脑、平板型计算机等)、工作站、收音机、视频播放器、音频播放器、车辆、医学装置(例如，心脏监测器、血压监测器等)、机顶盒及各种其它电子系统)内的子组件。
所属领域的一般技术人员将了解，针对本文中所揭示的这一及其它方法(例如，结构制造)，可以不同顺序实施且可重复、同步执行形成各种方法的部分的活动，其中各种元件彼此取代。此外，所概括的动作及操作仅提供为实例，且在不偏离所揭示的实施例的本质的情况下，一些动作及操作可选用、组合成较少动作及操作或扩展为额外动作及操作。
因此，本发明不限于本申请案中所描述的特定实施例(其希望作为各种方面的图解)。如所属领域的一般技术人员在阅读并理解本发明之后将明白，可作出许多修改及变化。从先前描述，所属领域的一般技术人员将明白在本发明的范围内除本文中所列举的方法及设备以外在功能上等效的方法及设备。一些实施例的部分及特征可包含于其它实施例的部分及特征中或可取代所述其它实施例的部分及特征。所属领域的一般技术人员在阅读并理解本文中所提供的描述之后将明白许多其它实施例。此类修改及变化希望落于所附权利要求书的范围内。本发明仅受限于所附权利要求书及此权利要求书所授权的等效物的全范围的术语。还应了解，本文中使用的术语仅是为描述特定实施例的目的且并非希望限制。
再者，如本文中所使用，术语“或”可理解为包含或排他意义。此外，尽管上文所论述的各种示范性实施例聚焦于1T1C存储器单元，但仅给定所述实施例用于阐明本发明，且因此不限于1T1C存储器单元或甚至一般存储器单元。
提供发明摘要以允许读者快速确定本发明技术的本质。应了解，摘要将不用以解释或限制权利要求书。另外，在上文实施方式中，可以看出，出于使本发明简单化的目的，在单一实施例中将各种特征分组在一起。本发明的此方法不应被解释为限制权利要求书。因此，所附权利要求书借此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (19)

1.一种电子设备，其包括：
多个存储器单元，所述多个存储器单元中的每一存储器单元具有底部电极及存储器单元材料；及
漏斗装置，其电耦合到所述多个存储器单元中的两个或更多个存储器单元以从所述多个存储器单元中的所述两个或更多个存储器单元的所述底部电极排出至少一部分过量电荷。
2.根据权利要求1所述的电子设备，其中所述漏斗装置包括电阻材料层。
3.根据权利要求2所述的电子设备，其中所述漏斗装置的电阻可选择为从0.1MΩ到5MΩ。
4.根据权利要求1所述的电子设备，其中所述漏斗装置包括选自包含非晶硅、氧化铌及氮化硅的材料的至少一个材料。
5.根据权利要求1所述的电子设备，其中所述漏斗装置电耦合到所述多个存储器单元中的所述两个或更多个存储器单元的所述底部电极的最上部分。
6.根据权利要求1所述的电子设备，其中所述漏斗装置电耦合到所述多个存储器单元中的所述两个或更多个存储器单元的所述底部电极的最下部分。
7.根据权利要求1所述的电子设备，其中所述漏斗装置电耦合到所述多个存储器单元中的所述两个或更多个存储器单元的所述底部电极中定位于最上部分与最下部分之间的部分。
8.根据权利要求1所述的电子设备，其中所述多个存储器单元包括铁电材料。
9.一种形成电子设备的方法，所述方法包括：
形成多个存储器单元，所述多个存储器单元中的每一存储器单元具有电极；
形成漏斗装置以电耦合所述多个存储器单元的所述电极的至少一部分，所述漏斗装置用于将至少一部分过量电荷从所述电极中的耦合电极排出。
10.根据权利要求9所述的方法，其进一步包括形成接触件以将所述漏斗装置电耦合到放电结构。
11.根据权利要求10所述的方法，其进一步包括将所述放电结构选择为衬底。
12.根据权利要求10所述的方法，其中形成多个存储器单元包括在衬底上方形成多个存储器单元，所述衬底包括所述放电结构。
13.一种电子设备，其包括：
多个存储器单元，所述多个存储器单元中的每一存储器单元具有底部电极，所述底部电极与所述多个存储器单元中的其它存储器单元的所述底部电极至少部分电隔离；及
电阻互连件，其电耦合到所述底部电极中的两个或更多个底部电极，所述电阻互连件经配置以从所述两个或更多个底部电极排出至少一部分过量电荷。
14.根据权利要求13所述的电子设备，其中所述电阻互连件包括单个互连线。
15.根据权利要求13所述的电子设备，其中所述电阻互连件包括多个互连线。
16.根据权利要求13所述的电子设备，其中所述电阻互连件包括单层材料。
17.根据权利要求13所述的电子设备，其中所述电阻互连件包括多层材料，通过相应电介质层而使所述多层中的每一层彼此分离。
18.根据权利要求13所述的电子设备，其中所述设备包含多个存取装置结构，所述多个存取装置结构中的每一存取装置结构耦合到所述多个存储器单元的至少一部分的相应一者。
19.根据权利要求13所述的电子设备，其中所述电阻互连件电耦合到所述多个存储器单元中的每一存储器单元。
CN201780073080.5A 2016-11-01 2017-10-31 使用漏斗装置的单元干扰预防 Active CN110024034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211606018.7A CN116013384A (zh) 2016-11-01 2017-10-31 使用漏斗装置的单元干扰预防

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/340,682 2016-11-01
US15/340,682 US10163917B2 (en) 2016-11-01 2016-11-01 Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
PCT/US2017/059319 WO2018085279A1 (en) 2016-11-01 2017-10-31 Cell disturb prevention using a leaker device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211606018.7A Division CN116013384A (zh) 2016-11-01 2017-10-31 使用漏斗装置的单元干扰预防

Publications (2)

Publication Number Publication Date
CN110024034A CN110024034A (zh) 2019-07-16
CN110024034B true CN110024034B (zh) 2022-12-13

Family

ID=62020624

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211606018.7A Pending CN116013384A (zh) 2016-11-01 2017-10-31 使用漏斗装置的单元干扰预防
CN201780073080.5A Active CN110024034B (zh) 2016-11-01 2017-10-31 使用漏斗装置的单元干扰预防

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211606018.7A Pending CN116013384A (zh) 2016-11-01 2017-10-31 使用漏斗装置的单元干扰预防

Country Status (4)

Country Link
US (4) US10163917B2 (zh)
CN (2) CN116013384A (zh)
TW (1) TWI670724B (zh)
WO (1) WO2018085279A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
JP2018160303A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体記憶装置
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
US11244952B2 (en) 2018-12-19 2022-02-08 Micron Technology, Inc. Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US10833092B2 (en) * 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11177266B2 (en) 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
CN111397834B (zh) * 2020-04-24 2021-06-01 中国空气动力研究与发展中心超高速空气动力研究所 一种大口径高超声速风洞蜂窝器的加工方法
US11672128B2 (en) * 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11476262B2 (en) 2020-07-28 2022-10-18 Micron Technology, Inc. Methods of forming an array of capacitors
CN112166501B (zh) * 2020-09-02 2024-01-09 长江存储科技有限责任公司 半导体器件中的片上电容器结构
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
WO2023003731A1 (en) * 2021-07-19 2023-01-26 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN113990368B (zh) * 2021-10-29 2023-03-14 华中科技大学 一种基于奥氏阈值开关器件的动态存储结构及其操作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343010A (zh) * 2000-09-11 2002-04-03 三星电子株式会社 2t－1c铁电随机存取存储器及其运行方法
CN1615544A (zh) * 2001-11-19 2005-05-11 微米技术有限公司 在集成电路中使用的电极结构
CN1856865A (zh) * 2003-07-23 2006-11-01 因芬尼昂技术股份公司 存储单元和用于制作存储器的方法
CN1906756A (zh) * 2003-12-10 2007-01-31 桑迪士克股份有限公司 柱状单元快闪存储器技术
CN102246237A (zh) * 2008-12-23 2011-11-16 国际商业机器公司 多位多铁性存储器元件
CN104350598A (zh) * 2012-05-11 2015-02-11 美光科技公司 排列式存储器单元
WO2015131877A1 (de) * 2014-03-07 2015-09-11 Helmholtz-Zentrum Dresden - Rossendorf E. V. Kapazitätsdiode, verfahren zum herstellen einer kapazitätsdiode, sowie speicher und detektor mit einer solchen kapazitätsdiode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258958A (en) 1989-06-12 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
US5132936A (en) 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
US5587951A (en) 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
US6441423B1 (en) 2000-05-31 2002-08-27 International Business Machines Corporation Trench capacitor with an intrinsically balanced field across the dielectric
US6721220B2 (en) 2002-07-05 2004-04-13 T-Ram, Inc. Bit line control and sense amplification for TCCT-based memory cells
US6867447B2 (en) * 2003-05-20 2005-03-15 Texas Instruments Incorporated Ferroelectric memory cell and methods for fabricating the same
RU2383945C2 (ru) * 2006-06-09 2010-03-10 Юрий Генрихович Кригер Методы неразрушаемого считывания информации с ферроэлектрических элементов памяти
KR101547328B1 (ko) * 2009-09-25 2015-08-25 삼성전자주식회사 강유전체 메모리 소자 및 그 동작 방법
JP5747498B2 (ja) * 2010-01-06 2015-07-15 セイコーエプソン株式会社 センサーデバイス及び電子機器
US8582359B2 (en) * 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US9853325B2 (en) * 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US8912589B2 (en) * 2011-08-31 2014-12-16 Micron Technology, Inc. Methods and apparatuses including strings of memory cells formed along levels of semiconductor material
US8734296B1 (en) * 2013-10-02 2014-05-27 Fitbit, Inc. Biometric sensing device having adaptive data threshold, a performance goal, and a goal celebration display
US9768181B2 (en) * 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343010A (zh) * 2000-09-11 2002-04-03 三星电子株式会社 2t－1c铁电随机存取存储器及其运行方法
CN1615544A (zh) * 2001-11-19 2005-05-11 微米技术有限公司 在集成电路中使用的电极结构
CN1856865A (zh) * 2003-07-23 2006-11-01 因芬尼昂技术股份公司 存储单元和用于制作存储器的方法
CN1906756A (zh) * 2003-12-10 2007-01-31 桑迪士克股份有限公司 柱状单元快闪存储器技术
CN102246237A (zh) * 2008-12-23 2011-11-16 国际商业机器公司 多位多铁性存储器元件
CN104350598A (zh) * 2012-05-11 2015-02-11 美光科技公司 排列式存储器单元
WO2015131877A1 (de) * 2014-03-07 2015-09-11 Helmholtz-Zentrum Dresden - Rossendorf E. V. Kapazitätsdiode, verfahren zum herstellen einer kapazitätsdiode, sowie speicher und detektor mit einer solchen kapazitätsdiode

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Peripheral domain switching and fatigue-resistive readout of ferroelectric random access memories;An-Quan Jiang;《2010 10th IEEE International Conference on Solid-State and Integrated Circuit Technology》;20101213;全文 *
过渡金属氧化物薄膜阻变存储材料研究;高兴森等;《华南师范大学学报(自然科学版)》;20131220(第06期);全文 *

Also Published As

Publication number Publication date
CN116013384A (zh) 2023-04-25
TWI670724B (zh) 2019-09-01
US11937433B2 (en) 2024-03-19
US20220310636A1 (en) 2022-09-29
CN110024034A (zh) 2019-07-16
TW201818402A (zh) 2018-05-16
US10777563B2 (en) 2020-09-15
US20180122816A1 (en) 2018-05-03
US20200395368A1 (en) 2020-12-17
US11367730B2 (en) 2022-06-21
US10163917B2 (en) 2018-12-25
WO2018085279A1 (en) 2018-05-11
US20190198512A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN110024034B (zh) 使用漏斗装置的单元干扰预防
JP7123142B2 (ja) セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成
TWI659416B (zh) 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法
US9337149B2 (en) Semiconductor devices and methods of fabricating the same
KR20210106580A (ko) 셀 교란을 감소시키기 위해 리커 디바이스를 커패시터 구성에 통합하는 방법, 및 리커 디바이스를 통합하는 커패시터 구성
US11848309B2 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US9806080B2 (en) Semiconductor devices and methods of manufacturing the same
US8723250B2 (en) Integrated circuit devices including complex dielectric layers and related fabrication methods
US9425238B2 (en) Semiconductor device and method for fabricating the same
US11942133B2 (en) Pedestal-based pocket integration process for embedded memory
US11871584B1 (en) Multi-level hydrogen barrier layers for memory applications
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US20160118331A1 (en) Semiconductor device and method of manufacturing the same
KR20010054735A (ko) 반도체 장치 및 그 제조 방법
KR20160074826A (ko) 반도체 장치
US20240074142A1 (en) Microelectronic devices, related memory devices, electronic systems, and methods
US20110230056A1 (en) Methods of fabricating semiconductor devices including multilayer dielectric layers
US20180226470A1 (en) Method of fabricating bottom electrode
TWI844933B (zh) 用於嵌入式記憶體之基於底座的口袋整合程序及製造之方法
US20240074144A1 (en) Bottom electrode contact for a vertical three-dimensional memory
CN114300470A (zh) 一种半导体器件及其制备方法、存储器及存储系统
CN117133739A (zh) 微电子装置、相关电子系统及形成微电子装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant