CN113990368B - 一种基于奥氏阈值开关器件的动态存储结构及其操作方法 - Google Patents

一种基于奥氏阈值开关器件的动态存储结构及其操作方法 Download PDF

Info

Publication number
CN113990368B
CN113990368B CN202111280349.1A CN202111280349A CN113990368B CN 113990368 B CN113990368 B CN 113990368B CN 202111280349 A CN202111280349 A CN 202111280349A CN 113990368 B CN113990368 B CN 113990368B
Authority
CN
China
Prior art keywords
voltage
read
operating voltage
hold
gate tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111280349.1A
Other languages
English (en)
Other versions
CN113990368A (zh
Inventor
童浩
汪宾浩
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202111280349.1A priority Critical patent/CN113990368B/zh
Priority to PCT/CN2022/073841 priority patent/WO2023070976A1/zh
Publication of CN113990368A publication Critical patent/CN113990368A/zh
Application granted granted Critical
Publication of CN113990368B publication Critical patent/CN113990368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种基于OTS的动态存储结构及其操作方法，该动态存储结构包括多个呈阵列分布的存储单元，各存储单元包括OTS选通管和存储电容；在每个存储单元中，OTS选通管的第一端与存储电容的第一端相连，OTS选通管的第二端与存储电容的第二端为对应存储单元的输入端和输出端；其中，OTS选通管具有高阻态与低阻态两种状态，当OTS选通管两端电压超过阈值电压Vth时，OTS选通管由高阻态切换到低阻态，当处于低阻态的OTS选通管两端电压低于保持电压Vhold时，OTS选通管由低阻态切换到高阻态。利用OTS选通管的特性，控制对电容充放电的速度，来达到存储信息的目的。且由于阈值转换器件是两端口器件，外围电路消耗较少，且易于三维堆叠，可以大幅提升存储密度。

Description

一种基于奥氏阈值开关器件的动态存储结构及其操作方法
技术领域
本发明属于存储器技术领域，更具体地，涉及一种基于奥氏阈值开关器件的动态存储结构及其操作方法。
背景技术
目前计算机的主流结构为冯诺依曼结构，这种结构中计算功能和存储功能是分离的，计算功能主要由CPU完成，而存储功能主要依靠存储结构实现。随着技术的发展，用户对于产品的尺寸要求越来越高，在保证性能的情况下希望存储芯片越小越好，因此内存的存储密度也是我们十分关心的一个指标。目前主流的内存是DRAM(动态随机存储器)，DRAM采取1T1C结构，即由1个晶体管和1个存储单元串联组成，由于晶体管作为三端口器件，其外围控制电路需要造成较大的面积消耗，且三端口器件不宜实现三维堆叠，存在天然的存储密度低的劣势。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于OTS的动态存储结构及其操作方法，其目的在于提高存储结构的存储密度。
为实现上述目的，按照本发明的一个方面，提供了一种基于OTS的动态存储结构，其特征在于，包括多个呈阵列分布的存储单元，各存储单元包括OTS选通管和存储电容；
在每个存储单元中，所述OTS选通管的第一端与存储电容的第一端相连，所述OTS选通管的第二端与所述存储电容的第二端为对应存储单元的输入端和输出端；
其中，所述OTS选通管具有高阻态与低阻态两种状态，当OTS选通管两端电压超过阈值电压Vth时，OTS选通管由高阻态切换到低阻态，当处于低阻态的OTS选通管两端电压低于保持电压Vhold时，OTS选通管由低阻态切换到高阻态。
优选地，还包括，数据写入模块，所述数据写入模块包括操作电压驱动电路和选择单元，所述选择单元用于根据写入数据的类型接通操作电压驱动电路与存储单元，
当预写入两种不同的数值时，选择单元根据预写入数据的种类控制操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin或反向操作电压Vin，施加正向操作电压Vin和施加反向操作电压Vin分别表示写入两种不同的数值，其中，操作电压Vin幅值大于Vth。
优选地，操作电压Vin包括操作电压Vin1和操作电压Vin2，其中，Vin1幅值范围在Vth与Vth+Vhold之间，Vin2幅值大于Vth+Vhold：
当预写入第一种数值时，操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin1；
当预写入第二种数值时，操作电压驱动电路向存储单元的两端施加预设时长的反向操作电压Vin1；
当预写入第三种数值时，操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin2；
当预写入第四种数值时，操作电压驱动电路向存储单元的两端施加预设时长的反向操作电压Vin2。
优选地，还包括，数据读取模块，所述数据读取模块包括读电压驱动电路和电流检测电路；
所述读电压驱动电路用于向所述存储单元的输入端施加读电压Vread，所述读电压Vread的取值满足：存储不同数值的存储单元，在施加读电压Vread后，其中一种数值的存储单元中的OTS选通管呈高阻态，另一种数值的存储单元中的OTS选通管呈低阻态；
所述电流检测电路用于检测施加读电压之后的存储单元输出端是否输出电流以读取所存储的数值。
优选地，当写数据时施加操作电压Vin1，读数据时读取电压Vread满足Vth-Vin1+Vhold<|Vread|<Vth+Vin1-Vhold；
当写数据时施加操作电压Vin2，读数据时读取电压Vread满足Vth-Vhold<|Vread|<Vth+Vhold。
按照本发明的另一方面，提供了一种基于OTS的动态存储结构的操作方法，其特征在于，所述基于OTS的动态存储结构为权利要求1所述的基于OTS的动态存储结构，所述操作方法包括数据写入操作，所述数据写入操作包括：
向存储单元的两端施加预设时长的正向操作电压Vin或反向操作电压Vin，施加正向操作电压Vin和施加反向操作电压分别表示写入两种不同的数值，其中，操作电压Vin幅值大于Vth。
优选地，操作电压Vin包括操作电压Vin1和操作电压Vin2，其中，Vin1幅值范围在Vth与Vth+Vhold之间，Vin2幅值大于Vth+Vhold：
当预写入第一种数值时，操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin1；
当预写入第二种数值时，操作电压驱动电路向存储单元的两端施加预设时长的反向操作电压Vin1；
当预写入第三种数值时，操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin2；
当预写入第四种数值时，操作电压驱动电路向存储单元的两端施加预设时长的反向操作电压Vin2。
优选地，在撤去操作电压Vin后，定时对存储单元进行刷新，重新写入数据。
优选地，所述操作方法包括数据读取操作，所述数据读取操作包括：
向所述存储单元的输入端施加读电压Vread，所述读电压Vread的取值满足：存储不同数值的存储单元，在施加读电压Vread后，其中一种数值的存储单元中的OTS选通管呈高阻态，另一种数值的存储单元中的OTS选通管呈低阻态；
检测施加读电压之后的存储单元输出端是否输出电流以读取所存储的数值。
优选地，当写数据时施加操作电压Vin1，读数据时读取电压Vread满足Vth-Vin1+Vhold<|Vread|<Vth+Vin1-Vhold；
当写数据时施加操作电压Vin2，读数据时读取电压Vread满足Vth-Vhold<|Vread|<Vth+Vhold。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，由于采用了双向阈值转换器件OTS(Ovonic Threshold switch)作为选通器件，并以串联的OTS和存储电容作为存储单元，双向阈值转换器件OTS(Ovonic Threshold switch)可以在外加电学信号的控制下实现阈值转变，当施加电学信号于选通器件单元并超过阈值电压时，材料由高阻态向低阻态转变，此时器件出于开启状态；此时再减小施加的电学信号，当信号小于保持电压时，材料又由低阻态转变成高阻态，器件处于关闭状态，可以利用OTS选通管的这一特性，控制对电容充放电的速度，来达到存储信息的目的。在本申请种，将DRAM中的晶体管用阈值转换器件代替，由于阈值转换器件是两端口器件，外围电路消耗较少，且易于三维堆叠，可以大幅提升存储密度。
附图说明
图1是本申请一实施例种基于OTS的动态存储单元的结构图；
图2是向基于OTS的动态存储单元施加正向操作电压Vin1时，电容两端电压Vc变化示意图；
图3是向基于OTS的动态存储单元施加负向操作电压Vin1时，电容两端电压Vc变化示意图；
图4是向基于OTS的动态存储单元施加正向操作电压Vin2时，电容两端电压Vc变化示意图；
图5是向基于OTS的动态存储单元施加负向操作电压Vin2时，电容两端电压Vc变化示意图；
图6是向基于OTS的动态存储单元分别施加幅值为+4.5V和-4.5V的操作电压时，电容上的电压Vc变化仿真图；
图7是向基于OTS的动态存储单元先施加一个+4.5V的操作电压，再施加一个-3V的读电压的脉冲图；
图8是向基于OTS的动态存储单元施加了图7中的脉冲后，存储单元电流变化仿真图；
图9是向基于OTS的动态存储单元先施加一个-4.5V的操作电压，再施加一个-3V的读电压的脉冲图；
图10是向基于OTS的动态存储单元施加了图9中的脉冲后，存储单元电流变化仿真图；
图11是向基于OTS的动态存储单元分别施加幅值为+6V和-6V的操作电压时，电容上的电压Vc变化仿真图；
图12是向基于OTS的动态存储单元先施加一个+6V的操作电压，再施加一个-4V的读电压的脉冲图；
图13是基于OTS的动态存储单元施加了图12中的脉冲后，存储单元电流变化仿真图；
图14是向基于OTS的动态存储单元先施加一个-6V的操作电压，再施加一个-4V的读电压的脉冲图；
图15是基于OTS的动态存储单元施加了图14中的脉冲后，存储单元电流变化仿真图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示为一种基于OTS的存储单元的结构示意图，该存储单元为动态存储结构中的最小存储单元。存储单元由OTS选通管以及电容串联在一起构成，OTS选通管存在这样的特性：OTS选通管具有高阻态与低阻态两种状态，当OTS选通管两端电压超过阈值电压Vth时，OTS选通管由高阻态切换到低阻态，当处于低阻态的OTS选通管两端电压低于保持电压Vhold时，OTS选通管由低阻态切换到高阻态，可以利用OTS选通管的这一特性，控制对电容充放电的速度，来达到存储信息的目的。
在一实施例中，动态存储结构包括数据写入模块，所述数据写入模块包括操作电压驱动电路和选择单元，所述选择单元用于根据写入数据的类型接通操作电压驱动电路与存储单元，当预写入两种不同的数值时，选择单元根据预写入数据的种类控制操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin或反向操作电压Vin，施加正向操作电压Vin和施加反向操作电压Vin分别表示写入两种不同的数值，其中，操作电压Vin幅值大于Vth。
具体的，根据操作电压Vin幅值的不同，基于OTS的动态存储单元具有多种操作模式，分别对应操作电压Vin1和操作电压Vin2。
写入模式1：在存储单元两端施加的操作电压Vin1幅值范围在Vth与Vth+Vhold之间。
处于模式1的存储单元操作示意图如图2和图3所示，其中，图2中为向存储单元施加正向脉冲，图3中为向存储单元施加负向脉冲。
当未施加操作电压时，OTS选通管两端电压为0，故初始时刻OTS选通管处于高阻态，且电容两端电压也为0。当在存储单元两端施加操作电压Vin1时，由于此时存储单元的时间常数τ＝RC为一个较大的数值，故充电电流很小，对电容充电缓慢，故可以近似认为初始时刻的操作电压都加在了OTS选通管上。由于该操作电压的幅值大于OTS选通管打开的阈值电压Vth，OTS选通管由高阻态变为低阻态，此时存储单元的时间常数τ＝RC为一个较小的数值，故充电电流突然变大，对电容快速充电。在电容电压上升的同时，因为操作电压幅值恒定，则OTS选通管两端的电压下降，当OTS选通管两端电压下降到保持电压Vhold时，OTS选通管由低阻态切换到高阻态，此时存储单元的时间常数τ＝RC为一个较大的数值，充电电流减小，电容两端电压在Vin1-Vhold的基础上缓慢上升。在达到预设时长后，撤去操作电压Vin1，电容两端的电压Vin1-Vhold小于阈值电压Vth，OTS选通管维持在高阻态，电流较小，电容缓慢放电，电容两端电压在Vin1-Vhold的基础上缓慢下降，完成了数据写入。
其中，所施加的操作电压既可以正向加载，也可以负向加载，当施加正向的Vin1时，当操作电压撤去后，电容电压由Vin1-Vhold缓慢下降，当施加反向的Vin1时，当操作电压撤去后，电容电压由Vhold-Vin1缓慢上升。
施加的正向或者负向的操作电压Vin1，均可以视为写两种不同的数值。
以数值“0”和数值“1”为例，施加的正向或者负向的操作电压Vin1，均可以视为写“1”或写“0”：
若将施加正向操作电压Vin1视为写“1”，则相应的施加负向操作电压为写“0”；
若将施加正向操作电压Vin1视为写“0”，则相应的施加负向操作电压为写“1”。
写入模式2：在存储单元两端施加的操作电压Vin2幅值大于Vth+Vhold。
处于模式2的存储单元操作示意图如图4和图5所示，其中，图4中为向存储单元施加正向脉冲，图5中为向存储单元施加负向脉冲。
当未施加操作电压时，OTS选通管两端电压为0，故初始时刻OTS选通管处于高阻态，且电容两端电压也为0。当在存储单元两端施加操作电压Vin2时，由于此时存储单元的时间常数τ＝RC为一个较大的数值，故充电电流很小，对电容充电缓慢，故可以近似认为初始时刻的操作电压都加在了OTS选通管上。由于该操作电压的幅值大于OTS选通管打开的阈值电压Vth，OTS选通管由高阻态变为低阻态，此时存储单元的时间常数τ＝RC为一个较小的数值，故充电电流突然变大，对电容快速充电。在电容电压上升的同时，因为操作电压幅值恒定，则OTS选通管两端的电压下降，当OTS选通管两端电压下降到保持电压Vhold时，OTS选通管由低阻态切换到高阻态，此时存储单元的时间常数τ＝RC为一个较大的数值，充电电流减小，电容两端电压在Vin2-Vhold的基础上缓慢上升。当达到预设时长后，撤去操作电压Vin2，电容两端的电压Vin2-Vhold大于阈值电压Vth，OTS选通管由高阻态变为低阻态，此时存储单元的时间常数τ＝RC为一个较小的数值，放电电流变大，电容快速放电，当电容两端的电压下降到保持电压Vhold时，OTS选通管由低阻态切换到高阻态，此时存储单元的时间常数τ＝RC为一个较大的数值，放电电流减小，电容两端的电压在Vhold的基础上缓慢下降，完成了数据写入。
其中，所施加的操作电压既可以正向加载，也可以负向加载，当施加正向的Vin2时，当操作电压撤去后，电容电压由Vhold缓慢下降，当施加反向的Vin2时，当操作电压撤去后，电容电压由-Vhold缓慢上升。
施加的正向或者负向的操作电压Vin2，均可以视为写两种不同的数值。
以数值“0”和数值“1”为例，施加的正向或者负向的操作电压Vin2，均可以视为写“1”或写“0”：
若将施加正向操作电压Vin2视为写“1”，则相应的施加负向操作电压为写“0”；
若将施加正向操作电压Vin2视为写“0”，则相应的施加负向操作电压为写“1”。
写入模式3：在部分存储单元两端施加的操作电压Vin1，在部分存储单元两端施加的操作电压Vin2。
上述写入模式1和写入模式2，均可以实现二值存储，而写入模式3，综合写入模式1和写入模式2，可以实现多值存储。
当预写入第一种数值时，操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin1；
当预写入第二种数值时，操作电压驱动电路向存储单元的两端施加预设时长的反向操作电压Vin1；
当预写入第三种数值时，操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin2；
当预写入第四种数值时，操作电压驱动电路向存储单元的两端施加预设时长的反向操作电压Vin2。
具体的，第一至第四数值可以为数值“0”、“1”、“2”、“3”。
在一实施例中，上述动态存储结构，其特征在于，还包括，数据读取模块，所述数据读取模块包括读电压驱动电路和电流检测电路；所述读电压驱动电路用于向所述存储单元的输入端施加读电压Vread，所述读电压Vread的取值满足：存储不同数值的存储单元，在施加读电压Vread后，其中一种数值的存储单元中的OTS选通管呈高阻态，另一种数值的存储单元中的OTS选通管呈低阻态；所述电流检测电路用于检测施加读电压之后的存储单元输出端是否输出电流以读取所存储的数值。
具体的，针对上述3中写入模式，对应具有3中读取模式。
读取模式1，对应于写入模式1。
读取电压的选取要满足这样的条件：使得两个状态对应的OTS选通管一个打开一个关闭：
如果要使处于Vin1-Vhold的存储单元关闭，Vread需要满足小于Vth+Vin1-Vhold；而处于-(Vin1-Vhold)的存储单元打开，Vread需要满足大于Vth-Vin1+Vhold；
如果要使处于Vin1-Vhold的存储单元打开，Vread需要满足小于Vth-Vin1+Vhold；而处于-(Vin1-Vhold)的存储单元关闭，Vread需要满足大于-(Vth+Vin1-Vhold)；
因此读取电压Vread需要满足Vth-Vin1+Vhold<|Vread|<Vth+Vin1-Vhold。
读取模式2，对应于写入模式2。
读取电压的选取要满足这样的条件：使得两个状态对应的OTS选通管一个打开一个关闭，如果要使处于Vhold的存储单元关闭，Vread需要满足小于Vth+Vhold；而处于-Vhold的存储单元打开，Vread需要满足大于Vth-Vhold；如果要使处于Vhold的存储单元打开，Vread需要满足小于Vth-Vhold；而处于-Vhold的存储单元关闭，Vread需要满足大于-Vth-Vhold；
因此读取电压Vread需要满足Vth-Vhold<|Vread|<Vth+Vhold。
读取模式3，对应于写入模式3。
在该模式下，对应于写入数据时施加操作电压Vin1的存储单元，Vread需要满足Vth-Vin1+Vhold<|Vread|<Vth+Vin1-Vhold；对应于写入数据时施加操作电压Vin2的存储单元，读取电压Vread需要满足Vth-Vhold<|Vread|<Vth+Vhold。
本申请还涉及一种针对于上述基于OTS的动态存储结构的操作方法，所述操作方法包括数据写入操作，所述数据写入操作包括：
向存储单元的两端施加预设时长的正向操作电压Vin或反向操作电压Vin，施加正向操作电压Vin和施加反向操作电压分别表示写入两种不同的数值，其中，操作电压Vin幅值大于Vth。
具体的，数据写入具有三种不同的模式，具体可参考上文的写入模式1、写入模式2和写入模式3，在此不再赘述。
当在存储单元两端施加操作电压Vin，电容两端电压最终会在Vin-Vhold的基础上缓慢上升，若施加的操作电压时间过长，电容两端电压过度上升，会导致存储状态串扰，因此需要控制操作电压Vin的施加时间，避免电容两端电压过高。
当撤去操作电压Vin，电容两端电压会缓慢下降，当电压过度下降时，会导致存储状态串扰。因此需要定时对存储单元进行刷新，重新写入数据。，例如，当电容两端电压下降到使两种或多种存储状态对应的电容电压相同时，会导致存储状态串扰，因此需要在电容电压下降到发生存储状态串扰之前，对存储单元进行刷新，重新写入数据。
在一实施例中，所述操作方法包括数据读取操作，所述数据读取操作包括：
向所述存储单元的输入端施加读电压Vread，所述读电压Vread的取值满足：存储不同数值的存储单元，在施加读电压Vread后，其中一种数值的存储单元中的OTS选通管呈高阻态，另一种数值的存储单元中的OTS选通管呈低阻态；检测施加读电压之后的存储单元输出端是否输出电流以读取所存储的数值。
具体的，读取操作可细分为以下步骤：
S1、选取动态存储单元的读取电压Vread，使得在存储单元两端施加该电压后，对于处于正偏压的电容对应的OTS选通管可以由高阻态切换到低阻态，处于负偏压的电容对应的OTS选通管维持高阻态；或者对于处于正偏压的电容对应的OTS选通管维持高阻态，处于负偏压的电容对应的OTS选通管可以由高阻态切换到低阻态；
S2、在存储单元的两端施加读取电压Vread，读取存储单元的电流值；
S3、根据所得存储单元的电流值，确定存储单元的状态。
同理，对应于3种不同的写入模式，具体模式也具有3种，具体可参考上文的读取模式1、读取模式2和读取模式3，在此不再赘述。
以下结合优选的实施例进一步进行详细说明：
实施例1：
一种基于OTS的动态存储单元，阈值电压Vth为4.1V，保持电压Vhold为1.2V，施加的操作电压Vin幅值为±4.5V，如图6所示，当+4.5V的操作电压加载在存储单元两侧，初始状态OTS单元处于高阻状态，电流很小，电容电压缓慢上升。此时OTS单元两端电压近似为+4.5V，大于阈值电压4.1V，OTS选通管由高阻态切换到低阻态，电流增加，电容快速充电，电容两端的电压Vc迅速上升到3.3V并维持稳定，当撤去操作电压Vin之后，电容两端电压3.3V小于阈值电压4.1V，OTS选通管维持在高阻状态，放电电流较小，电容电压Vc维持在3.3V；当-4.5V的操作电压加载在存储单元两侧，初始状态OTS单元处于高阻状态，电流很小，电容电压缓慢上升。此时OTS单元两端电压近似为-4.5V，大于阈值电压-4.1V，OTS选通管由高阻态切换到低阻态，电流增加，电容快速充电，电容两端的电压Vc迅速上升到-3.3V并维持稳定，当撤去操作电压Vin之后，电容两端电压-3.3V小于阈值电压，OTS选通管维持在高阻状态，放电电流较小，电容电压Vc维持在-3.3V。
当我们向存储单元施加图7所示的脉冲，即先施加+4.5V的操作电压，使存储单元两端电压上升到3.3V，再施加-3V的读电压，相当于在OTS选通管两端施加了6.3V的电压，大于阈值电压4.1V，OTS选通管由高阻态切换到低阻态，电流加大，电容快速放电，可以在图8中100ns附近看见产生读电流。
当我们向存储单元施加图9所示的脉冲，即先施加-4.5V的操作电压，使存储单元两端电压上升到-3.3V，再施加-3V的读电压，相当于在OTS选通管两端施加了0.3V的电压，小于阈值电压4.1V，OTS选通管维持在高阻状态，电流较小，在图10中不能产生读电流。
实施例2：
一种基于OTS的动态存储单元，阈值电压Vth为4.1V，保持电压Vhold为1.2V，施加的操作电压Vin幅值为±6V，如图11所示，当+6V的操作电压加载在存储单元两侧，初始状态OTS单元处于高阻状态，电流很小，电容电压缓慢上升。此时OTS单元两端电压近似为+6V，大于阈值电压4.1V，OTS选通管由高阻态切换到低阻态，电流增加，电容两端的电压Vc迅速上升到4.8V并维持稳定，当撤去操作电压Vin之后，由于电容两端电压4.8V大于阈值电压4.1V，OTS选通管由高阻态切换到低阻态，电流加大，电容快速放电，当电容两端电压下降到1.2V时，小于保持电压1.2V，OTS选通管由低阻态切换到高阻态，放电电流较小，电容电压维持在1.2V；当-6V的操作电压加载在存储单元两侧，初始状态OTS单元处于高阻状态，电流很小，电容电压缓慢上升。此时OTS单元两端电压近似为-6V，大于阈值电压4.1V，OTS选通管由高阻态切换到低阻态，电流增加，电容两端的电压Vc迅速上升到-4.8V并维持稳定，当撤去操作电压Vin之后，由于电容两端电压-4.8V大于阈值电压-4.1V，OTS选通管由高阻态切换到低阻态，电流加大，电容快速放电，当电容两端电压下降到-1.2V时，小于保持电压-1.2V，OTS选通管由低阻态切换到高阻态，放电电流较小，电容电压维持在-1.2V；
当我们向存储单元施加图12所示的脉冲，即先施加+6V的操作电压，使存储单元两端电压上升到4.8V，再施加-4V的读电压，相当于在OTS选通管两端施加了8.8V的电压，大于阈值电压4.1V，OTS选通管由高阻态切换到低阻态，电流加大，电容快速放电，可以在图13中100ns附近看见产生读电流。
当我们向存储单元施加图14所示的脉冲，即先施加-6V的操作电压，使存储单元两端电压上升到-4.8V，再施加-3V的读电压，相当于在OTS选通管两端施加了1.8V的电压，小于阈值电压4.1V，OTS选通管维持在高阻状态，电流较小，在图15中不能产生读电流。
综上，本申请采用了双向阈值转换器件OTS(Ovonic Threshold switch)作为选通器件，并以串联的OTS和存储电容作为存储单元，双向阈值转换器件OTS(Ovonic Thresholdswitch)可以在外加电学信号的控制下实现阈值转变，当施加电学信号于选通器件单元并超过阈值电压时，材料由高阻态向低阻态转变，此时器件出于开启状态；此时再减小施加的电学信号，当信号小于保持电压时，材料又由低阻态转变成高阻态，器件处于关闭状态，可以利用OTS选通管的这一特性，控制对电容充放电的速度，来达到存储信息的目的。在本申请种，将DRAM中的晶体管用阈值转换器件代替，由于阈值转换器件是两端口器件，外围电路消耗较少，且易于三维堆叠，可以大幅提升存储密度。
需要说明的是，本发明的说明书附图中的仿真图侧重于描述可以通过先向存储单元施加操作电压后再撤去操作电压，会使电容两端会维持恒定的电压，忽略了当OTS选通管为高阻状态时电容两端电压的缓慢变化，但这不影响对本发明原理的阐述。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于奥氏阈值开关器件的动态存储结构，其特征在于，包括多个呈阵列分布的存储单元，各存储单元包括奥氏阈值开关选通管和存储电容；
在每个存储单元中，所述奥氏阈值开关选通管的第一端与存储电容的第一端相连，所述奥氏阈值开关选通管的第二端与所述存储电容的第二端为对应存储单元的输入端和输出端；
其中，所述奥氏阈值开关选通管具有高阻态与低阻态两种状态，当奥氏阈值开关选通管两端电压超过阈值电压Vth时，奥氏阈值开关选通管由高阻态切换到低阻态，当处于低阻态的奥氏阈值开关选通管两端电压低于保持电压Vhold时，奥氏阈值开关选通管由低阻态切换到高阻态。
2.如权利要求1所述的动态存储结构，其特征在于，还包括，数据写入模块，所述数据写入模块包括操作电压驱动电路和选择单元，所述选择单元用于根据预写入数据的种类接通操作电压驱动电路与存储单元，
当预写入两种不同的数值时，所述选择单元根据预写入数据的种类控制操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin或反向操作电压Vin，施加正向操作电压Vin和施加反向操作电压Vin分别表示写入两种不同的数值，其中，操作电压Vin幅值大于Vth。
3.如权利要求2所述的动态存储结构，其特征在于，操作电压Vin包括操作电压Vin1和操作电压Vin2，其中，Vin1幅值范围在Vth与Vth+Vhold之间，Vin2幅值大于Vth+Vhold：
当处于写入模式1时，所述选择单元根据预写入数据的种类控制操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin1或反向操作电压Vin1；
当处于写入模式2时，所述选择单元根据预写入数据的种类控制操作电压驱动电路向存储单元的两端施加预设时长的正向操作电压Vin2或反向操作电压Vin2。
4.如权利要求3所述的动态存储结构，其特征在于，还包括，数据读取模块，所述数据读取模块包括读电压驱动电路和电流检测电路；
所述读电压驱动电路用于向所述存储单元的输入端施加读电压Vread，所述读电压Vread的取值满足：存储不同数值的存储单元，在施加所述读电压Vread后，其中一种数值的存储单元中的奥氏阈值开关选通管呈高阻态，另一种数值的存储单元中的奥氏阈值开关选通管呈低阻态；
所述电流检测电路用于检测施加所述读电压之后的存储单元输出端是否输出电流以读取所存储的数值。
5.如权利要求4所述的动态存储结构，其特征在于：
当写数据时施加操作电压Vin1，读数据时读取电压Vread满足Vth- Vin1+Vhold<|Vread|<Vth+Vin1-Vhold；
当写数据时施加操作电压Vin2，读数据时读取电压Vread满足Vth-Vhold<|Vread|<Vth+Vhold。
6.一种基于奥氏阈值开关器件的动态存储结构的操作方法，其特征在于，所述基于奥氏阈值开关器件的动态存储结构为权利要求1所述的基于奥氏阈值开关器件的动态存储结构，所述操作方法包括数据写入操作，所述数据写入操作包括：
向存储单元的两端施加预设时长的正向操作电压Vin或反向操作电压Vin，施加正向操作电压Vin和施加反向操作电压分别表示写入两种不同的数值，其中，操作电压Vin幅值大于Vth。
7.如权利要求6所述的操作方法，其特征在于，操作电压Vin包括操作电压Vin1和操作电压Vin2，其中，Vin1幅值范围在Vth与Vth+Vhold之间，Vin2幅值大于Vth+Vhold：
当处于写入模式1时，向存储单元的两端施加预设时长的正向操作电压Vin1或反向操作电压Vin1；
当处于写入模式2时，向存储单元的两端施加预设时长的正向操作电压Vin2或反向操作电压Vin2。
8.如权利要求6或7所述的操作方法，其特征在于，在撤去操作电压Vin后，定时对存储单元进行刷新，重新写入数据。
9.如权利要求7所述的操作方法，其特征在于，所述操作方法包括数据读取操作，所述数据读取操作包括：
向所述存储单元的输入端施加读电压Vread，所述读电压Vread的取值满足：存储不同数值的存储单元，在施加所述读电压Vread后，其中一种数值的存储单元中的奥氏阈值开关选通管呈高阻态，另一种数值的存储单元中的奥氏阈值开关选通管呈低阻态；
检测施加所述读电压Vread之后的存储单元输出端是否输出电流以读取所存储的数值。
10.如权利要求9所述的操作方法，其特征在于：
当写数据时施加操作电压Vin1，读数据时读取电压Vread满足Vth- Vin1+Vhold<|Vread|<Vth+Vin1-Vhold；
当写数据时施加操作电压Vin2，读数据时读取电压Vread满足Vth-Vhold<|Vread|<Vth+Vhold。
CN202111280349.1A 2021-10-29 2021-10-29 一种基于奥氏阈值开关器件的动态存储结构及其操作方法 Active CN113990368B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111280349.1A CN113990368B (zh) 2021-10-29 2021-10-29 一种基于奥氏阈值开关器件的动态存储结构及其操作方法
PCT/CN2022/073841 WO2023070976A1 (zh) 2021-10-29 2022-01-25 一种基于ots的动态存储结构及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111280349.1A CN113990368B (zh) 2021-10-29 2021-10-29 一种基于奥氏阈值开关器件的动态存储结构及其操作方法

Publications (2)

Publication Number Publication Date
CN113990368A CN113990368A (zh) 2022-01-28
CN113990368B true CN113990368B (zh) 2023-03-14

Family

ID=79745115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111280349.1A Active CN113990368B (zh) 2021-10-29 2021-10-29 一种基于奥氏阈值开关器件的动态存储结构及其操作方法

Country Status (2)

Country Link
CN (1) CN113990368B (zh)
WO (1) WO2023070976A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115240728A (zh) * 2022-07-29 2022-10-25 华中科技大学 一种动态存储器操作方法
CN117915654A (zh) * 2022-10-10 2024-04-19 长鑫存储技术有限公司 存储器及其制作方法、操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409104A (zh) * 2008-07-24 2009-04-15 复旦大学 一种新型不挥发动态存储器及其存储操作方法
CN107909146A (zh) * 2017-11-13 2018-04-13 中国科学院微电子研究所 基于易失性阈值转变器件的神经元电路
TWI622159B (zh) * 2017-01-26 2018-04-21 財團法人工業技術研究院 隨機存取記憶體結構

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7570524B2 (en) * 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US9219225B2 (en) * 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US10163917B2 (en) * 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
CN110910933B (zh) * 2019-11-18 2021-10-15 华中科技大学 一种三维存储器及其读取方法
US11444126B2 (en) * 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing method thereof
CN113345491B (zh) * 2021-05-26 2022-05-17 华中科技大学 一种三维相变存储器的读写电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409104A (zh) * 2008-07-24 2009-04-15 复旦大学 一种新型不挥发动态存储器及其存储操作方法
TWI622159B (zh) * 2017-01-26 2018-04-21 財團法人工業技術研究院 隨機存取記憶體結構
CN107909146A (zh) * 2017-11-13 2018-04-13 中国科学院微电子研究所 基于易失性阈值转变器件的神经元电路

Also Published As

Publication number Publication date
WO2023070976A1 (zh) 2023-05-04
CN113990368A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
CN113990368B (zh) 一种基于奥氏阈值开关器件的动态存储结构及其操作方法
US8559253B2 (en) Variable-resistance memory device with charge sharing that discharges pre-charge voltage of a selected bit line to share charge with unselected bit lines
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
US4809225A (en) Memory cell with volatile and non-volatile portions having ferroelectric capacitors
CN112133339B (zh) 基于铁电晶体管的存内按位逻辑计算电路结构
US20110261620A1 (en) Non-volatile static random access memory (nvsram) device
US9543006B2 (en) Non-volatile memory cell and non-volatile memory device
US7266010B2 (en) Compact static memory cell with non-volatile storage capability
US7583546B2 (en) Apparatus and method of operating an integrated circuit
US9514817B1 (en) Non-volatile memory device with memristor
US20110026332A1 (en) Semiconductor memory device and its operation method
EP1688955A2 (en) Semiconductor memory
US20030076704A1 (en) Ferroelectric memory and method of operating same
JP4189269B2 (ja) 不揮発性半導体記憶装置、その書き込み・リセット方法、及び、その読み出し方法
JP4488653B2 (ja) 不揮発性強誘電体メモリ装置の駆動方法
US6862236B2 (en) Ferroelectric memory device with an equalization circuit connected between word voltage supply lines and bit voltage supply lines
KR20010021416A (ko) 메모리 셀을 구비하는 집적 회로 및 메모리 셀에 대한데이터 비트 기록 방법
US6927994B2 (en) Ferroelectric memory device
US7821843B2 (en) Partial write-back in read and write-back of a memory
US6061266A (en) Ferroelectric random access memory device including active read/write circuit
CN102800359B (zh) 一种半导体存储器件
US9165633B2 (en) Carbon nanotube memory cell with enhanced current control
US7142445B2 (en) Ferroelectric memory device, method of driving the same, and driver circuit
US10553269B2 (en) High-speed data transfer periods for thyristor memory cell arrays
TW202119416A (zh) 記憶體寫入裝置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant