TWI622159B - 隨機存取記憶體結構 - Google Patents

隨機存取記憶體結構 Download PDF

Info

Publication number
TWI622159B
TWI622159B TW106103091A TW106103091A TWI622159B TW I622159 B TWI622159 B TW I622159B TW 106103091 A TW106103091 A TW 106103091A TW 106103091 A TW106103091 A TW 106103091A TW I622159 B TWI622159 B TW I622159B
Authority
TW
Taiwan
Prior art keywords
random access
memory cell
access memory
metal
state
Prior art date
Application number
TW106103091A
Other languages
English (en)
Other versions
TW201828455A (zh
Inventor
林雨德
李亨元
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW106103091A priority Critical patent/TWI622159B/zh
Priority to US15/453,914 priority patent/US20180211997A1/en
Application granted granted Critical
Publication of TWI622159B publication Critical patent/TWI622159B/zh
Publication of TW201828455A publication Critical patent/TW201828455A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一種隨機存取記憶體結構，包括記憶胞與選擇元件。記憶胞依照對該記憶胞施加的跨電壓而有二種不同導電狀態。選擇元件與該記憶胞電性串聯連接。操作電壓施加在串聯的該記憶胞與該選擇元件的兩個端點之間。該選擇元件的結構是由多個電容器串聯，包括:多個介電層，對應該多個電容器; 以及金屬導電層，在該多個介電層之間。該金屬導電層的材料是用以阻止相鄰不同材料的二個該介電層之間的材料交互擴散。

Description

隨機存取記憶體結構
本發明是有關於一種隨機存取記憶體，且特別是有關於一種具有二個導電狀態的記憶胞以及選擇器的隨機存取記憶體。
非揮發性記憶體在數位的電子產品中，幾乎是必要的配備，不可缺少。數位的電子產品例如是電腦，行動電話、相機、錄影機等等，在現在的日常生活中也是不可缺少的產品。因此，非揮發性記憶體是普遍被需求。
更由於現在多媒體的發展，其所需儲存資料量也隨之大量增加，因此非揮發性記憶體的設計也繼續在研發。在新研發的技術中，一般包括磁阻式隨機存取記憶體 (Magnetoresistive Random Access Memory, MRAM )、相變化隨機存取記憶體 (Phase Change Random Access Memory, PCRAM)、電阻式隨機存取記憶體(Resistive Random Access Memory, RRAM)。
對於相變化隨機存取記憶體與電阻式隨機存取記憶體，其特性是利用施加的電壓來改變記憶體材料的導電狀態，因此達到位元的儲存。導電狀態是隨著記憶體的電阻值的變化。相變化隨機存取記憶體的記憶材料是利用結晶狀態來改變電阻值。電阻式隨機存取記憶體的記憶材料本身就是電阻器，但是電阻值不是線性變化，而因是加電壓的方式可以存在兩個階的電阻值，因此也可以用來儲存位元資料。
然而，當記憶陣列的記憶胞的密度增加時，其被選擇的記憶胞在進行操作時，也會受沒有被選擇的記憶胞的影響，例如在讀取時會在沒有被選擇的記憶胞產生漏電流，而影響讀取的正確性。因此，記憶胞也會配置一個二極體或是選擇器，以達到排除沒有被選擇的記憶胞的影響。
對於選擇器，其也是會依照施加的電壓而有非線性的兩個電阻值狀態。配合選擇器的使用，可以確實關閉沒有被選擇的記憶胞。
然而，選擇器的性能也可能不穩定，例如在製造過程中由於高溫退火的製成，會使選擇器劣化而無法有效維持非線性的兩個電阻值狀態的特性。選擇器的設計研發仍是繼續在進行。
本發明之目的是提供一種包括選擇器與記憶胞的記憶體，其選擇器可以維持穩定的非線性兩種電阻值狀態。
本發明的一種隨機存取記憶體結構，包括記憶胞與選擇元件。記憶胞依照對該記憶胞施加的跨電壓而有二種不同導電狀態。選擇元件與該記憶胞電性串聯連接。操作電壓施加在串聯的該記憶胞與該選擇元件的兩個端點之間。該選擇元件的結構是由多個電容器串聯，包括:多個介電層，對應該多個電容器，以及金屬導電層，在該多個介電層之間。該金屬導電層的材料是用以阻止相鄰不同材料的二個該介電層之間的材料交互擴散。
在本發明的一實施範例中，對於上述的隨機存取記憶體結構，該選擇元件依照對該選擇元件施加的跨電壓有第一狀態以及第二狀態，該第一狀態實質上是導通狀態，該第二狀態實質上是非導通狀態。
在本發明的一實施範例中，對於上述的隨機存取記憶體結構，該記憶胞是電阻式記憶體或是相變化記憶體。
在本發明的一實施範例中，對於上述的隨機存取記憶體結構，該多個介電層的該材料是過渡金屬氧化物，或是金屬硫化物。
在本發明的一實施範例中，對於上述的隨機存取記憶體結構，該金屬導電層是氮化金屬。
在本發明的一實施範例中，對於上述的隨機存取記憶體結構，該金屬導電層是Pt、Au、或是不易氧化的金屬。
本發明的一種隨機存取記憶體結構，包括記憶胞與選擇元件。記憶胞依照對該記憶胞施加的跨電壓而有二種不同導電狀態。選擇元件與該記憶胞電性串聯連接，其中操作電壓施加在串聯的該記憶胞與該選擇元件的兩個端點之間。該選擇元件包括多個雙閥值開關(Ovonic Threshold Switch，OTS)材料層，以及金屬導電層，在該多個OTS材料層之間。該金屬導電層的材料是用以阻止相鄰不同材料的二個該OTS材料層之間的材料交互擴散。
基於上述，本發明提出選擇器的多個介電層或是OTS層的結構，其之間使用金屬導電層隔開，選擇器可以維持穩定的非線性兩種電阻值狀態。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施範例，並配合所附圖式作詳細說明如下。
為了能增加記憶體的容量，三維垂直記憶體的架構因應被提出。以下舉一些實施範例來說明，但是本發明不限於所舉的實施範例。
以電阻式記憶體為例，其可以在基底的垂直方向，往上疊置多層的記憶體。圖1是依照本發明的一實施範例，記憶體架構示意圖。參閱圖1，以一個記憶胞52配合一個選擇元件(selector)54的記憶體單元為實施範例來說明垂直記憶體的架構。於此，記憶胞52例如是電阻式記憶體，但是也可以是相變化記憶體，其利用施加電壓的控制考以將記憶胞52的電阻值設定為高阻態或是低阻態。一個記憶體單元是由交叉的字元線(WL)與位元線(BL)所控制，因此多個記憶體單元可以在垂直方向製造。另外，依照一般二維的配置方式，同一層的記憶體單元是二維陣列，因此垂直方向的延伸，就構成三維垂直記憶體的架構。
對於記憶胞52的儲存機制，其一般會分為雙極性或是單極性的架構。雙極性是指施加電壓會有正負的兩個極性，藉以設定記憶胞52為高阻態或是低阻態。單極性是指施加電壓都是正極，當超過一閥值(threshold)時，電阻值就會轉態。不管是雙極性或是單極性的架構，其都可以經由適當的操作電壓來設定或是寫入記憶胞52成為高阻態或低阻態。
圖2是依照本發明的一實施範例，電阻式記憶體的特性示意圖。參閱圖2，以單極性的操作機制為例，利用對應的字元線(WL)與位元線(BL)對記憶胞52施加電壓。在V-I的操作曲線來看，記憶胞52會有高阻態60以及低阻態62。假設記憶胞52原本是在高阻態60，因此施加電壓沿著高阻態60的曲線變化，而到達Vset的電壓閥值時，就會轉態成低阻態62，電流(I)的反應是階梯式上升。此時如果施加電壓(V)改變回到0V，記憶胞52沿著低阻態62的V-I曲線，還是維持低阻態62。接著，如果再對此記憶胞52施加電壓(V)，其會沿著低阻態62的曲線變化，但是當到達另一個電壓閥值 (Vrest)時，記憶胞52又轉態成為高阻態60。
記憶胞52藉由高阻態60與低阻態62的設定，可以到儲存一個位元的功能。如果記憶胞52是相變化記憶體，其也是利用操作電壓，改變記憶材料的晶體相位，而達到高阻態與低阻態的設定。關於記憶胞52的儲存機制，可以參考本領域的通常技術，不再詳細描述。但是如果記憶體由單一記憶胞52構成，則操作時容易對其他非被選擇的記憶胞產生漏電流。因此，一般如圖1所示配合選擇元件54的使用。
選擇元件54的作用是類似二極體的作用，會有導通與不導通的兩個狀態。因此，在操作時，對於非被選擇的記憶胞，藉由適當的施加電壓，可以關閉選擇元件54，也就是選擇元件54是不導通狀態，如此更確定非被選擇的記憶胞不會有漏電流。
在製造成本的考量，一般會採用選擇元件54來取代二極體，這是因為選擇元件54可以由適合的介電材料或是OTS材料即可製造。然而，選擇元件54的效能會因為記憶體垂直堆疊的製造過程中，因為高溫退火(High-Temperature Annealing)的製程影響而劣化，無法有效維持導通與不導通的二個狀態。本發明提出選擇元件54結構，可以有效降低選擇元件54劣化情形。
圖3是依照本發明的一實施範例，電阻式記憶體的堆疊結構剖面示意圖。參閱圖3，就記憶體的堆疊結構，其在第一電極層100與第二電極層106之間有記憶胞102以及選擇元件104。第一電極層100與第二電極層106是接收字元線與位元線的電壓，用以施加操作電壓給記憶胞102及選擇元件104。記憶胞102於本實施範例是包含記憶材料層的代表結構層。選擇元件104也是代表由多層介電材料或是OTS的疊層。
圖4是依照本發明的一實施範例，電阻式記憶體的堆疊結構剖面示意圖。參閱圖3與圖4，以下描述較細部的疊層結構。對於記憶胞102，其包含有兩種不同導電狀態的記憶材料層102b，為電阻式記憶體材料或是相變化記憶體材料。另外，有導電的連接層102a與第一電極層100電性連接。於此，連接層102a不是絕對必要，但是可以依照實際連接結構的設計而加入。
選擇元件104與記憶胞102電性串聯連接，其例如是由金屬導電層120a連接。操作電壓可以藉由第一電極層100與第二電極層106施加在串聯的記憶胞102與選擇元件104的兩個端點之間。選擇元件104的結構於一實施範例是由多個電容器串聯，其包括多個介電層122a、122b，對應多個電容器。於此實施範例，多個介電層122a、122b的數量是以兩層為例。金屬導電層120b在二個介電層之間122a、122b。金屬導電層120b的材料是用以阻止相鄰不同材料的二個介電層122a、122b之間的材料交互擴散。會造成材料交互擴散的原因除了熱效應以外，也可能是光或電漿…等因素。關於選擇元件104的適合材料將於後面描述。於此，在最下層的金屬導電層120c也是非絕對必要的構件，其用於方便與第二電極層106電性連接以及施加電壓給記憶體。於一實施例，如果忽略金屬導電層120c，則位於下層的介電層122b會與第二電極層106連接。
圖5是依照本發明的一實施範例，選擇器結構剖面示意圖。參閱圖5，其進一步說明選擇元件104的結構的變化。選擇元件104的多個介電層122a、122b、122c可以是三層或是更多，但是相鄰的兩個介電層的材料是不同，因此相鄰的兩個介電層之間的金屬導電層120b、120c可以防止材料的交互擴散，而劣化選擇元件的性能。於此，金屬導電層120c是屬於中間的疊層，不再是最下層的金屬導電層，但是相同的情形，如果最下層也是金屬導電層，其可以與電極層電性連接。
以下描述選擇元件適用的材料。選擇元件104可以分為三種結構。以介電層的材料而言可以是過渡金屬氧化物，或是金屬硫化物。另外，介電層也可以由OTS材料取代。金屬導電層則是採用不易氧化的金屬，其例如是氮化金屬，又例如Pt、Au、等的不易氧化金屬，但是本發明不以此為限。
對於適用的介電層材料以氧化物為例，例如TiO 2、TaO x與HfO x，而金屬導電層例如是氮化金屬，又例如是TiN、 Pt、Au或是不易氧化的金屬。又或是金屬氧化物可以用金屬硫化物取代。另外，OTS材料例如是SiTe、GeTe、ZnTe、GeSe等等。適用的材料可參見表一，但是本發明不以此為限。 表一 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 金屬氧化物 </td><td> TaO<sub>x</sub>、TiO<sub>x</sub>、HfO<sub>x</sub>、AlO<sub>x</sub>、過渡金屬氧化物(NiO、MoO<sub>x</sub>、VO<sub>x</sub>、NbO<sub>x</sub>) </td></tr><tr><td> 金屬硫化物 </td><td> 過渡金屬硫化物(ZnS、AgS、CuS) </td></tr><tr><td> OTS </td><td> SiTe、GeTe、ZnTe、GeSe </td></tr></TBODY></TABLE>
於此如果將前述選擇元件的介電層以OTS層取代，則選擇器不完全是串連的電容器結構。因此，從另一實施範例，本發明的一種隨機存取記憶體結構，包括記憶胞與選擇元件。記憶胞依照對該記憶胞施加的跨電壓而有二種不同導電狀態。選擇元件與該記憶胞電性串聯連接，其中操作電壓施加在串聯的該記憶胞與該選擇元件的兩個端點之間。該選擇元件包括多個OTS材料層，以及金屬導電層，在該多個OTS材料層之間。該金屬導電層的材料是用以阻止相鄰不同材料的二個該OTS材料層之間的材料交互擴散。
綜上所述，本發明提出選擇元件的結構，是多個介電層或是OTS材料層所構成。另外為防止相鄰兩個介電層或是OTS材料層的材料交互擴散，而劣化選擇元件的性能，在相鄰兩個介電層或是OTS材料層之間還加入金屬導電層，而有效達到防止相鄰兩個介電層或是OTS材料層的材料交互擴散。
雖然本發明已以實施範例發明如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
52‧‧‧記憶胞
54‧‧‧選擇元件
60‧‧‧高阻態
62‧‧‧低阻態
100、106‧‧‧電極層
102‧‧‧記憶胞
102a‧‧‧連接層
102b‧‧‧記憶材料層
104‧‧‧選擇器
120a、120b、120c、120d‧‧‧金屬導電層
122a、122b、122c‧‧‧介電層
圖1是依照本發明的一實施範例，記憶體架構示意圖。 圖2是依照本發明的一實施範例，電阻式記憶體的特性示意圖。 圖3是依照本發明的一實施範例，電阻式記憶體的堆疊結構剖面示意圖。 圖4是依照本發明的一實施範例，電阻式記憶體的堆疊結構剖面示意圖。 圖5是依照本發明的一實施範例，選擇器結構剖面示意圖。

Claims (13)

  1. 一種隨機存取記憶體結構，包括：記憶胞，依照對該記憶胞施加的跨電壓而有二種不同導電狀態；以及選擇元件，與該記憶胞電性串聯連接，其中操作電壓施加在串聯的該記憶胞與該選擇元件的兩個端點之間，其中該選擇元件的結構是由多個電容器串聯，包括：多個介電層，對應該多個電容器，其中該多個介電層形成堆疊結構；以及金屬導電層，在該多個介電層之間，該金屬導電層的材料是用以阻止相鄰不同材料的二個該介電層之間的材料交互擴散。
  2. 如申請專利範圍第1項所述的隨機存取記憶體結構，其中該選擇元件依照對該選擇元件施加的跨電壓有第一狀態以及第二狀態，該第一狀態實質上是導通狀態，該第二狀態實質上是非導通狀態。
  3. 如申請專利範圍第2項所述的隨機存取記憶體結構，其中該記憶胞是電阻式記憶體或是相變化記憶體。
  4. 如申請專利範圍第2項所述的隨機存取記憶體結構，其中該多個介電層的該材料是過渡金屬氧化物，或是金屬硫化物。
  5. 如申請專利範圍第3項所述的隨機存取記憶體結構，其中該金屬導電層是氮化金屬。
  6. 如申請專利範圍第3項所述的隨機存取記憶體結構，其中該金屬導電層是氮化金屬、Pt、Au或是不易氧化的金屬。
  7. 一種隨機存取記憶體結構，包括：記憶胞，依照對該記憶胞施加的跨電壓而有二種不同導電狀態；以及選擇元件，與該記憶胞電性串聯連接，其中操作電壓施加在串聯的該記憶胞與該選擇元件的兩個端點之間，其中該選擇元件，包括：多個雙閥值開關材料層，其中該多個雙閥值開關材料層形成堆疊結構；以及金屬導電層，在該多個雙閥值開關材料層之間，該金屬導電層的材料是用以阻止相鄰不同材料的二個該雙閥值開關材料層之間的材料交互擴散。
  8. 如申請專利範圍第7項所述的隨機存取記憶體結構，其中該選擇元件依照對該選擇元件施加的跨電壓有第一狀態以及第二狀態，該第一狀態實質上是導通狀態，該第二狀態實質上是非導通狀態。
  9. 如申請專利範圍第8項所述的隨機存取記憶體結構，其中該記憶胞是電阻式記憶體或是相變化記憶體。
  10. 如申請專利範圍第8項所述的隨機存取記憶體結構，其中該多個雙閥值開關材料層的該材料是金屬半導體材料。
  11. 如申請專利範圍第10項所述的隨機存取記憶體結構，其中該多個雙閥值開關材料層的該材料是SiTe、GeTe、GeSe或是ZnTe。
  12. 如申請專利範圍第10項所述的隨機存取記憶體結構，其中該金屬導電層是氮化金屬。
  13. 如申請專利範圍第10項所述的隨機存取記憶體結構，其中該金屬導電層是氮化金屬、Pt、Au、或是不易氧化的金屬。
TW106103091A 2017-01-26 2017-01-26 隨機存取記憶體結構 TWI622159B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106103091A TWI622159B (zh) 2017-01-26 2017-01-26 隨機存取記憶體結構
US15/453,914 US20180211997A1 (en) 2017-01-26 2017-03-09 Structure of random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106103091A TWI622159B (zh) 2017-01-26 2017-01-26 隨機存取記憶體結構

Publications (2)

Publication Number Publication Date
TWI622159B true TWI622159B (zh) 2018-04-21
TW201828455A TW201828455A (zh) 2018-08-01

Family

ID=62640020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103091A TWI622159B (zh) 2017-01-26 2017-01-26 隨機存取記憶體結構

Country Status (2)

Country Link
US (1) US20180211997A1 (zh)
TW (1) TWI622159B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990368A (zh) * 2021-10-29 2022-01-28 华中科技大学 一种基于ots的动态存储结构及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313679A1 (en) * 2011-09-08 2013-11-28 Texas Instruments Incorporated Integrated circuit with integrated decoupling capacitors
US20150179933A1 (en) * 2013-12-20 2015-06-25 Intermolecular, Inc. TiOx Based Selector Element
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof
US9349445B2 (en) * 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US9130157B2 (en) * 2013-07-26 2015-09-08 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313679A1 (en) * 2011-09-08 2013-11-28 Texas Instruments Incorporated Integrated circuit with integrated decoupling capacitors
US20150179933A1 (en) * 2013-12-20 2015-06-25 Intermolecular, Inc. TiOx Based Selector Element
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990368A (zh) * 2021-10-29 2022-01-28 华中科技大学 一种基于ots的动态存储结构及其操作方法
CN113990368B (zh) * 2021-10-29 2023-03-14 华中科技大学 一种基于奥氏阈值开关器件的动态存储结构及其操作方法

Also Published As

Publication number Publication date
TW201828455A (zh) 2018-08-01
US20180211997A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
US8654560B2 (en) Variable resistance memory with a select device
KR101186293B1 (ko) 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
US8642985B2 (en) Memory Cell
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US20060109704A1 (en) Nonvolatile memory device using resistor having multiple resistance states and method of operating the same
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
US20080089121A1 (en) Semiconductor memory device and method of controlling the same
TW201535680A (zh) 切換裝置及儲存單元
WO2004055828A2 (en) Memory and access devices
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
US9112132B2 (en) Resistance-variable memory device
TWI759457B (zh) 記憶裝置
US9153778B2 (en) Resistive switching devices and memory devices including the same
KR100976424B1 (ko) 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
TWI622159B (zh) 隨機存取記憶體結構
JPWO2019054001A1 (ja) 不揮発性記憶装置、及び駆動方法
KR102333512B1 (ko) 내장된 증폭 기능을 가진 메모리 셀, 메모리 디바이스, 및 이를 사용하는 방법
WO2020261736A1 (ja) 選択素子、メモリセル、および、記憶装置
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
CN107482033B (zh) 电阻式随机存取存储器