CN110910933B - 一种三维存储器及其读取方法 - Google Patents

Abstract

本发明公开了一种三维存储器及其读取方法，包括相变存储单元和选通管，其中，相变存储单元与选通管串联形成串联结构，位于字线和位线之间，字线和位线进行多层堆叠形成立体结构，当相变存储单元处于高阻态，且选通管刚刚开启时，相变存储单元两端的电压小于相变存储单元从高阻态转变为低阻态的阈值电压，使得相变存储单元不足以发生相变，只有当三维存储器两端的电压继续增加使相变存储单元两端电压超过其阈值电压时，相变存储单元才会发生相变，增大了读取电压的范围，可选读取电压的裕度较大，减小误读和误操作的问题，增大了对于相变单元阈值电压的利用率，减小了对于相变存储单元阈值电压大小的要求。

Description

一种三维存储器及其读取方法

技术领域

本发明属于微纳电子领域，更具体地，涉及一种三维存储器及其读取方法。

背景技术

下一代的新型非易失存储器如相变存储单元、阻变存储器等器件由于其极快的擦写速度、极佳的微缩性能、可三维堆叠等特性成为当前最热门的下一代存储器。尤其是相变存储器，作为最重要的新一代存储器技术之一，其产品容量、存储密度、工艺尺寸、稳定性、读写性能、擦写寿命、器件功耗等多个方面展示出了巨大的优势。除了非破坏性读取、寿命、非挥发性、擦写速度之外，PCRAM还有多值存储、与现有工艺兼容、可以随着工艺技术的发展而等比例缩小等竞争优势。

摩尔定律日渐失效的当今，三维堆叠存储单元能够降低有效单元面积，从而大幅度提高存储密度。然而，存储单元三维堆叠后，其操作过程会不可避免产生巨大的漏电流，导致误操作非选中单元。为了解决上述问题，现有技术中使用一种二端的选通管器件与存储单元垂直集成，形成1S1P(One Selector One phase change memory)结构，通过选通管的高阻态来有效抑制漏电流，同时降低操作功耗。

为了保证选通管对漏电流的抑制作用，选通管处于其开启电压时的电流值应当小于相变单元的阈值电流，从而保证对相变单元操作之前要先打开选通管，减小误操作的可能性。现有技术中对1S1P结构的存储单元进行读取操作的可靠方式是利用相变存储单元处于高、低阻态时1S1P结构的存储单元阈值电压不同的特性，在两阈值电压之间施加读取电压，根据读取的电阻值的差异判断存储状态。

但是上述方案，将读取电压的范围限制在三维存储器的高阈值电压和低阈值电压之间，实际读取电压范围大小为

其中，HRS为相变存储器处于高阻值状态下的阻值此电压值远小于相变存储单元的阈值电压，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，故实际读取电压范围大小是高阻态的相变存储单元在选通管开启的阈值电流下的电压值，限制了读取电压的范围，对相变存储单元阈值电压的利用率较小，由于读取电压不是一成不变的，在实际的存储器中，都是在一定的范围内波动的，读取电压范围小，误读的可能性就大，故读取电压的范围越小，误读的可能性也就越大，而为了增大读取电压的范围可以增大相变存储单元的阈值电压，但此时又会因操作电压的提高而产生功耗增加的问题。

综上所述，提出一种在不显著增大相变存储单元阈值电压的前提下增加读取范围的的三维存储器及其读取方法是亟需解决的问题。

发明内容

针对现有技术的缺陷，本发明的目的在于提出一种三维存储器及其读取方法，旨在解决现有技术中读取电压的范围受限于相变存储单元在选通管开启时的电压值而导致的读取电压范围较小从而产生误读的问题。

为实现上述目的，本发明一方面提供了一种三维存储器，包括相变存储单元和选通管；

相变存储单元与选通管串联形成串联结构，位于字线和位线之间，字线和位线进行多层堆叠形成立体结构；

相变存储单元用于储存三维存储器的存储状态；

选通管用于控制三维存储器中相变存储单元的开闭状态，为三维存储器选择相应的相变存储单元进行存储，同时抑制未被选择的相变存储单元的漏电流；

相变存储单元从高阻态转变为低阻态的阈值电压大于当相变存储单元处于高阻态时三维存储器件的阈值电压与选通管的保持电压之差，即：

其中，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，HRS为相变存储器处于高阻值状态下的阻值，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压，其中，选通管的保持电压为选通管打开后能保持开启状态的最小电压值。

进一步优选地，当相变存储单元处于高阻态，且选通管刚刚开启时，相变存储单元两端的电压小于相变存储单元从高阻态转变为低阻态的阈值电压，使得相变存储单元不足以发生相变，只有当三维存储器两端的电压继续增加使相变存储单元两端电压超过其阈值电压时，相变存储单元才会发生相变。

进一步优选地，所述相变存储单元与选通管满足：

其中，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，LRS为相变存储器处于低阻值状态下的阻值，以保证在三维存储阵列中，与被选择的相变存储单元处于同一条字线或者位线上的其他相变存储单元不会因半选择电压而导通或被误读。

进一步优选地，所述选通管的选通材料层厚度由所需选通管的开启电压和保持电压大小确定，其材料厚度范围为5nm-100nm。

进一步优选地，上述选通材料层为硫系材料，该硫系材料为SiTex、CTex、BTex、GeTex、AlTex、GeSbxTey、GeSbx、BiTex、AsTex、SnTex、BiTex中至少一种，或者SiTex、CTex、BTex、GeTex、AlTex、GeSbxTey、GeSbx、BiTex、AsTex、SnTex、BiTex中至少一种化合物掺杂N、Sb、Bi、C中的至少一种元素形成的混合物。

进一步优选地，上述相变存储单元的相变材料层的厚度和尺寸由所需相变存储单元的阈值电压和阈值电流大小确定。

进一步优选地，上述相变材料层为硫系材料，该硫系材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe和AglnSbTe中的任意一种，或者是这些化合物中的任意一种掺杂S或C或N或O或Cu或Si或As或B或Al或Au元素形成的混合物，或者是这些化合物中的任意多种形成的超晶格结构。

本发明另一方面提供了一种三维存储器读取方法，包括以下步骤：

S1、选取三维存储器的读取电压，使得在三维存储器两端施加该电压后当相变存储单元处于低阻态时，选通管开启，三维存储器呈现低阻态，以及当相变存储单元处于高阻态时，选通管未开启或者选通管开启后相变存储单元没有发生相变，存储器件呈现高阻态；

S2、在三维存储器的两端施加读取电压，读取三维存储器的电流值；

S3、根据所得三维存储器的电流值，确定三维存储器的状态。

进一步优选地，上述三维存储器的读取电压V_read满足：

V_read＜V_hold+V_PCMth

其中，V_th为选通管的开启电压，LRS为相变存储器处于低阻值状态下的阻值，R_off为选通管开启前的电阻值，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压。

进一步优选地，本发明所提出的三维存储器读取方法应用于微纳电子领域。

通过本发明所构思的以上技术方案，与现有技术相比，能够取得下列有益效果：

1、本发明提供了一种三维存储器，由相变存储单元和选通管构成，在本发明所提供的三维存储器中，相变存储单元从高阻态转变为低阻态的阈值电压大于当相变存储单元处于高阻态时三维存储器件的阈值电压与选通管的保持电压之差，从而保证了当相变存储单元处于高阻态，选通管刚刚开启时，相变存储器暂不发生相变，当电压继续增加时，三维存储器电流值大于选通管处于开启电压时的电流时，存储器件仍处于高阻态，在不增大相变存储器阈值电压的基础上，增大了读取电压的范围，减小了误读的可能性，从而解决了现有技术中读取电压的范围受限于相变存储单元在选通管开启时的电压值而导致的读取电压范围较小从而产生误读的问题。

2、本发明提供了一种三维存储器读取方法，基于本发明所提供的三维相变存储器，选取三维存储器的读取电压，使得在三维存储器两端施加该电压后当相变存储单元处于低阻态时，选通管开启，三维存储器呈现低阻态，以及当相变存储单元处于高阻态时，选通管未开启或者选通管开启后相变存储单元没有发生相变，存储器件呈现高阻态。可选读取电压的裕度较大，减小误读和误操作的问题，增大了对于相变单元阈值电压的利用率，减小了对于相变存储单元阈值电压大小的要求，能够在不显著增大相变存储单元阈值电压的前提下增加读取范围。

附图说明

图1是本发明所提供的三维存储器示意图；

图2是本发明实施例所提供的三维存储器的典型的I-V特性曲线。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为实现上述目的，本发明一方面提供了一种三维存储器，如图1所示包括相变存储单元和选通管；

其中，相变存储单元与选通管串联形成串联结构，通过上、下电极与字线和位线相连，位于字线和位线之间，字线和位线进行多层堆叠形成立体结构；

相变存储单元用于储存三维存储器的存储状态；具体的，相变存储单元的相变材料层的厚度和尺寸由所需相变存储单元的阈值电压和阈值电流大小确定，相变存储单元的相变材料层厚度越大，相变存储单元的阈值电压越大；相变存储单元的相变材料层特征尺寸越大，相变存储单元的阈值电流就越大。具体的，相变存储单元的相变材料层为硫系材料，该硫系材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe和AglnSbTe中的任意一种，或者是这些化合物中的任意一种掺杂S或C或N或O或Cu或Si或As或B或Al或Au元素形成的混合物，或者是这些化合物中的任意多种形成的超晶格结构。

选通管用于控制三维存储器中相变存储单元的开闭状态，为三维存储器选择相应的相变存储单元进行存储，同时抑制未被选择的相变存储单元的漏电流；具体的，选通管的选通材料层厚度由所需选通管的开启电压和保持电压大小确定，选通管的选通材料层厚度越大，选通管的阈值电压和保持电压就越大，具体的，其材料厚度范围为5nm-100nm。具体的，选通管选通材料层为硫系材料，该硫系材料为SiTex、CTex、BTex、GeTex、AlTex、GeSbxTey、GeSbx、BiTex、AsTex、SnTex、BiTex中至少一种，或者SiTex、CTex、BTex、GeTex、AlTex、GeSbxTey、GeSbx、BiTex、AsTex、SnTex、BiTex中至少一种化合物掺杂N、Sb、Bi、C中的至少一种元素形成的混合物。

进一步的，上述相变存储单元从高阻态转变为低阻态的阈值电压大于当相变存储单元处于高阻态时三维存储器件的阈值电压与选通管的保持电压之差，即：

其中，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，HRS为相变存储器处于高阻值状态下的阻值，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压，其中，选通管的保持电压为选通管打开后能保持开启状态的最小电压值，从而实现当相变存储单元处于高阻态，且选通管刚刚开启时，相变存储单元两端的电压小于相变存储单元从高阻态转变为低阻态的阈值电压，使得相变存储单元不足以发生相变，仍处于高阻态，三维存储器件处于高阻态，只有当三维存储器两端的电压继续增加使相变存储单元两端电压超过其阈值电压时，相变存储单元才会发生相变，进而转变为低阻态。

另外，由于在三维存储阵列中，与被选择的相变存储单元位于同一字线或位线上的其他未选择相变存储单元也会承受一半的选择电压，故上述相变存储单元与选通管满足：

其中，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，LRS为相变存储器处于低阻值状态下的阻值。以保证在三维存储阵列中，与被选择的相变存储单元处于同一条字线或者位线上的其他相变存储单元不会因半选择电压而导通或被误读。

进一步地，为了能够清楚的判别三维存储器的高、低阻值，三维存储器应该保证至少两倍的高低阻值差异，上述相变存储单元与选通管还需满足：

其中，V_th为选通管的开启电压，V_hold为选通管的保持电压，I_th为相变存储单元发生相变的阈值电流，LRS为相变存储器处于低阻值状态下的阻值。

本发明另一方面提供了一种三维存储器读取方法，包括以下步骤：

S1、选取三维存储器的读取电压，使得在三维存储器两端施加该电压后，当相变存储单元处于低阻态时，选通管开启，三维存储器呈现低阻态，以及当相变存储单元处于高阻态时，选通管未开启或者选通管开启后相变存储单元没有发生相变，存储器件呈现高阻态；

具体的，如图2所示为本发明中三维存储器的典型的I-V特性曲线，从图2中的低阻态曲线可以看出，当电压处于ΔV_read范围内时，选通管开启，存储器件处于低阻态；同样的，从图2中的带空心圆圈的曲线即高阻态曲线可以看出，当电压处于ΔV_th范围时，选通管未开启，存储器件处于高阻态，当电压处于ΔV_read范围内但不在ΔV_th范围内时，选通管开启但相变存储单元还未发生相变，存储器件处于高阻态，故当读取电压同时满足以上两个条件时，读取电压处于ΔV_read范围内时，能够分辨出三维存储器件的高、低阻态。具体的三维存储器的读取电压V_read满足：

V_read＜V_hold+V_PCMth

其中，V_th为选通管的开启电压，LRS为相变存储器处于低阻值状态下的阻值，R_off为选通管开启前的电阻值，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态阈值电压。

S2、在三维存储器的两端施加读取电压，读取三维存储器的电流值；

S3、根据所得三维存储器的电流值，确定三维存储器的状态。

为了进一步说明本发明所提出的三维存储器读取方法，结合实施例进行详述：

以三维存储器中相变存储单元的高阻值为200kΩ，低阻阻态为2kΩ，从高阻态转变为低阻态的阈值电压V_PCMth为0.55V，选通管开启前电阻值约为900kΩ，选通管开启电压V_th为0.9V，开启时电流为1μA，选通管保持电压V_hold为0.8V为例进行进一步说明，参照图2：

当相变存储单元处于低阻态，三维存储器两端电压达到0.9V时，选通管开启。当相变存储单元处于高阻态，三维存储器两端电压达到1.1V时，选通管开启。现有方法根据相变存储单元在高、低阻态下，选通管开启时三维存储器两端电压各不相同的特性，在两阈值电压即0.9V和1.1V之间选取读取电压，使得当相变存储单元处于低阻态时，此时选通管开启，三维存储器呈现低阻态，当相变存储单元处于高阻态时，选通管未开启，三维存储器呈现高阻态。故现有方法所得的读取电压的范围为0.9V＜V_read＜1.1V。而本发明所提供的方法中，选通管开启后，为了保证选通管的开启状态，选通管两端的电压需大于选通管保持电压V_hold(0.8V)，若施加在三维存储器两端的读取电压为1.1V，则相变存储单元两端的电压小于等于0.3V，未达到其从高阻态转变为低阻态的阈值电压0.55V，相变存储单元未发生相变。三维存储器两端的电压至少要达到1.35V时才会使相变存储单元两端的电压达到从高阻态转变为低阻态的阈值电压0.55V。为了容易区分三维存储器的高低阻态，读取电压范围为0.9V＜V_read＜1.35V，在三维存储器两端施加该读取电压，当相变存储单元处于低阻态时，选通管开启，三维存储器呈现低阻态，并且当相变存储单元处于高阻态时，选通管未开启或者选通管开启后相变存储单元没有发生相变，存储器件呈现高阻态，此时三维存储器的高、低阻态的阻值差异较大，很容易判断三维存储器的高、低阻值状态。

相较于现有技术方案，按照本发明所提供的三维存储器的读取方法，读取电压的范围增大了75％，提高了读取电压的裕度，减小了误读和误操作的可能性，增大了对于相变单元阈值电压的利用率，减小了对于相变存储单元阈值电压大小的要求。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种三维存储器，其特征在于，包括相变存储单元和选通管；

所述相变存储单元与选通管串联形成串联结构，位于字线和位线之间，字线和位线进行多层堆叠形成立体结构；

所述相变存储单元用于储存三维存储器的存储状态；

所述选通管用于控制三维存储器中相变存储单元的开闭状态，为三维存储器选择相应的相变存储单元进行存储，同时抑制未被选择的相变存储单元的漏电流；

所述相变存储单元从高阻态转变为低阻态的阈值电压大于当相变存储单元处于高阻态时所述三维存储器的阈值电压与所述选通管的保持电压之差，即：

其中，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，HRS为相变存储器处于高阻值状态下的阻值，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压，其中，选通管的保持电压为选通管打开后能保持开启状态的最小电压值。

2.根据权利要求1所述的三维存储器，其特征在于，当相变存储单元处于高阻态，且选通管刚刚开启时，相变存储单元两端的电压小于相变存储单元从高阻态转变为低阻态的阈值电压，使得相变存储单元不足以发生相变，只有当相变存储单元所在串联结构两端的电压继续增加使相变存储单元两端电压超过其阈值电压时，相变存储单元才会发生相变。

3.根据权利要求2所述的三维存储器，其特征在于，所述相变存储单元与选通管满足：

其中，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压，V_th为选通管的开启电压，R_off为选通管开启前的电阻值，LRS为相变存储器处于低阻值状态下的阻值。

4.根据权利要求1所述的三维存储器，其特征在于，所述选通管的选通材料层厚度由所需选通管的开启电压和保持电压大小确定，其材料厚度范围为5nm-100nm。

5.根据权利要求4所述的三维存储器，其特征在于，所述选通材料层为硫系材料，所述硫系材料为SiTex、CTex、BTex、GeTex、AlTex、GeSbxTey、GeSbx、BiTex、AsTex、SnTex、BiTex中至少一种，或者SiTex、CTex、BTex、GeTex、AlTex、GeSbxTey、GeSbx、BiTex、AsTex、SnTex、BiTex中至少一种化合物掺杂N、Sb、Bi、C中的至少一种元素形成的混合物。

6.根据权利要求1所述的三维存储器，其特征在于，所述相变存储单元的相变材料层的厚度和尺寸由所需相变存储单元的阈值电压和阈值电流大小确定。

7.根据权利要求6所述的三维存储器，其特征在于，所述相变材料层为硫系材料，所述硫系材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe和AglnSbTe中的任意一种，或者是这些化合物中的任意一种掺杂S或C或N或O或Cu或Si或As或B或Al或Au元素形成的混合物，或者是这些化合物中的任意多种形成的超晶格结构。

8.权利要求1-7任意一项所述三维存储器的读取方法，其特征在于，包括以下步骤：

S1、选取三维存储器的读取电压，使得在待读取相变存储单元所在串联结构两端施加所述读取电压后当相变存储单元处于低阻态时，选通管开启，三维存储器呈现低阻态，以及当相变存储单元处于高阻态时，选通管未开启或者选通管开启后相变存储单元没有发生相变，三维存储器呈现高阻态；

S2、在待读取相变存储单元所在串联结构的两端施加读取电压，读取三维存储器的电流值；

S3、根据所得三维存储器的电流值，确定三维存储器的状态。

9.根据权利要求8所述的三维存储器读取方法，其特征在于，所述三维存储器的读取电压V_read满足：

V_read＜V_hold+V_PCMth

其中，V_th为选通管的开启电压，LRS为相变存储器处于低阻值状态下的阻值，R_off为选通管开启前的电阻值，V_hold为选通管的保持电压，V_PCMth为相变存储单元从高阻态转变为低阻态的阈值电压。

10.根据权利要求8所述的三维存储器读取方法，其特征在于，应用于微纳电子领域。

Images