KR101257365B1 - 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 - Google Patents

문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 Download PDF

Info

Publication number
KR101257365B1
KR101257365B1 KR1020110072869A KR20110072869A KR101257365B1 KR 101257365 B1 KR101257365 B1 KR 101257365B1 KR 1020110072869 A KR1020110072869 A KR 1020110072869A KR 20110072869 A KR20110072869 A KR 20110072869A KR 101257365 B1 KR101257365 B1 KR 101257365B1
Authority
KR
South Korea
Prior art keywords
layer
resistance change
change layer
threshold switching
voltage
Prior art date
Application number
KR1020110072869A
Other languages
English (en)
Other versions
KR20130011600A (ko
Inventor
황현상
리우
손명우
Original Assignee
에스케이하이닉스 주식회사
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 광주과학기술원 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110072869A priority Critical patent/KR101257365B1/ko
Priority to US13/554,635 priority patent/US9117513B2/en
Publication of KR20130011600A publication Critical patent/KR20130011600A/ko
Application granted granted Critical
Publication of KR101257365B1 publication Critical patent/KR101257365B1/ko
Priority to US14/800,008 priority patent/US9208869B2/en
Priority to US14/799,955 priority patent/US9214631B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

스위칭 소자인 문턱 스위칭층을 가지는 저항 변화 메모리 및 이의 제조방법이 개시된다. 저항 변화 메모리는 화학양론적인 구성을 가지는 문턱 스위칭과 상부 전극의 산화에 의해 형성된 저항 변화층을 가진다. 양 전극 사이에 형성된 비화학양론적인 상변화층의 개질을 통해 문턱 스위칭층이 형성되고, 상변화층의 개질은 산소 이온의 이탈에 이해 발생된다. 따라서, 상변화층의 개질에 의해 화학양론적인 구성을 가지는 문턱 스위칭층이 형성되며, 산소 이온의 이동에 의해 상부 전극에는 산화 반응이 발생되며, 산화 반응에 의해 상부 전극의 표면 상에는 저항 변화층이 형성된다.

Description

문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법{Resistive RAM of having threshold switching operation and Method of fabricating the same}
본 발명은 비휘발성 메모리 및 그 제조방법에 관한 것으로, 더욱 상세하게는 양방향 저항 변화층에 문턱 스위치 소자가 구비된 저항 변화 메모리 및 이의 제조방법에 관한 것이다.
기존의 비휘발성 메모리 소자는 플래시 메모리가 대표적이다. 최근에는 기존의 비휘발성 메모리 소자를 대체하기 위해 새로운 물질 및 구조를 가지는 차세대 메모리에 대한 연구가 활발히 진행되고 있다. 차세대 메모리 중 저항 변화 메모리(Resistance Random Access Memory, RRAM)은 낮은 생산 비용, 간단한 공정, 저전력, 빠른 읽기/쓰기 속도 등의 장점으로 인해 차세대 메모리 소자로 각광받고 있다. 또한 cross-point 구조를 이용할 수 있기 때문에 최근 대용량의 메모리 소자의 요구 적합하다. 그러나 cross-point 구조시 인접 셀을 통해 발생할 수 있는 누설 전류 문제가 발생하기 때문에 이를 해결하기 위해 저항변화 메모리에 트랜지스터 또는 다이오드와 같은 스위치 소자를 연결하는 연구가 진행 중이다.
예컨대, 워드 라인(Word line)과 비트 라인(Bit line)이 교차되는 곳에 저항 변화 물질을 증착하고, 트랜지스터 또는 다이오드를 연결시킨 Cross-point 구조가 제시된다. 그러나 트랜지스터를 저항 변화 메모리에 적용한 경우 메모리의 크기가 커지게 되고, 다이오드를 적용할 경우 서로 다른 방향의 전압(Bi-polar)을 이용하는 저항 변화 메모리에 사용할 수 없기 때문에 저항 변화 메모리의 장점을 극대화 할 수 없다.
최근 저항 변화 메모리에서 누설 전류 문제를 해결하고 저항 변화 메모리의 장점을 극대화하기 위해 문턱 스위치 특성(Threshold-type switch)을 지니는 저항체를 포함하는 비휘발성 메모리 소자, 이를 포함하는 메모리 어레이에 대한 특허(US 7935952)가 공개되었다.
상기 특허에서 문턱 스위칭 특성을 가지는 문턱 스위칭층과 저항 변화층이 직렬로 연결된다. 상기 특허에서는 한쪽 전압상태에서 셋과 리셋이 발생하는 unipolar 메모리와 문턱 스위칭을 직렬로 연결한 그래프가 개시된다.
도 1은 종래 기술에 따른 저항 변화층과 문턱 스위칭층의 전기적 특성을 도시한 전류-전압 그래프들이다.
도 1을 참조하면, 저항 변화층은 전압이 인가되지 않은 상태에서 전기적으로 높은 저항 상태(High Resistance State : HRS)와 낮은 저항 상태(Low Resistance State : LRS)를 가진다. 저항 변화층의 저항 상태의 변화가 HRS에서 LRS로 변경되는 경우, 이를 셋(set)이라 지칭하고, 셋 동작을 일으키는 전압을 Vset이라 지칭한다. 이와 달리 LRS에서 HRS로 변경되는 경우, 이를 리셋(reset)이라 지칭하고, 리셋 동작을 일으키는 전압을 Vreset이라 지칭한다. 양방향 특성을 가지는 저항 변화층에서 셋 동작과 리셋 동작은 서로 다른 전압의 극성에서 발생된다. 예컨대, 상기 도 1에서 셋 동작은 양전압차에 의해 발생되고, 리셋 동작은 음전압차의 인가에 의해 발생된다.
또한, 문턱 스위칭층은 금속과 유사한 저저항 상태 Rmetal과 부도체와 유사한 저항 상태 Rinsulator를 가진다. 특성 곡선에서 저항 변화층과 상이한 점은 전압이 인가되지 않은 상태에서 문턱 스위칭층은 부도체의 특성을 가진다는 것이다. 또한, 문턱 스위칭층에 소정의 전압이 인가될 경우, 급격한 전류의 증가와 저항의 감소가 발생한다. 이때 인가되는 전압은 문턱 전압 Vth라 지칭한다. 이와 달리 문턱 스위칭층에 인가되는 전압의 크기를 감소할 경우, 전류의 급격한 감소와 저항의 급격한 증가가 발생한다. 이때의 전압을 유지 전압 Vh라 지칭한다. 또한, 문턱 스위칭층은 막질의 양단에 인가되는 전압의 극성에 따라 상호 대칭적인 전기적 특성을 가진다. 따라서, 인가되는 전압차에 따른 문턱 전압 Vth+와 Vth-는 상호 동일한 크기를 가지며, 유지 전압 Vh+와 Vh-도 상호 동일한 크기를 가진다.
도 2는 종래 기술에 따른 저항 변화 메모리의 읽기 동작을 설명하기 위한 개념도이다.
도 2를 참조하면, 저항 변화 메모리는 다수의 워드 라인들과 다수의 비트 라인들로 구성되며, 워드 라인과 비트 라인이 교차되는 영역에 메모리 셀이 배치된다. 각각의 메모리 셀은 저항 변화층 및 문턱 스위칭층을 가진다.
읽기 동작을 수행하기 위해서는 특정 전압차를 인가하여 저항 변화층의 저항 상태의 차이를 감지한다. 크로스-포인트 구조의 저항 변화 메모리 어레이에서 단위 셀에 읽기 동작을 수행하기 위해서는 비트 라인에 Vread/2 전압을 인가하고, 워드 라인에 -Vread/2를 인가한다. 따라서, 선택 셀에는 읽기 동작을 위한 Vread의 전압차가 인가된다. 다만, 비선택 셀에도 Vread/2의 전압차가 인가된다.
도 3은 종래 기술에 따른 저항 변화 메모리의 저항 상태를 도시한 그래프들이다.
도 3을 참조하면, 저항 변화층과 문턱 스위칭층이 연결된 셀에서 읽기 동작시의 선택 셀과 비선택 셀의 저항 상태가 도시된다. 저항 변화층만이 사용되고, 문턱 스위칭층이 적용되지 않은 경우, 선택 셀과 인접한 비선택 셀에는 Vread/2의 전압이 인가된다. 만일, 읽기 동작시 비선택 셀이 낮은 저항 상태인 LRS에 있을 경우, Vread/2의 인가전압에 대해서도 전류가 자유롭게 흐를 수 있는 경로가 형성된다. 따라서, 크로스-포인트 구조의 셀의 사이즈가 증가하면, Vread/2의 인가전압에 대해 전류량이 증가하며, 이는 선택 셀에서 흐르는 전류량을 정확히 인식할 수 없는 문제를 유발한다.
만일, 문턱 스위칭층이 적용되는 경우, 전압이 인가되지 않은 상태에서는 높은 저항 상태를 유지하므로 전류가 제한된다. 이는 읽기 동작시에 선택 셀과 비선택 셀을 구분할 수 있는 장점으로 작용한다. 따라서, 문턱 스위칭층을 도입하여 비선택 셀에 흐를 수 있는 전류량을 제한하여 읽기 동작시의 오류를 최소화하는 시도가 진행 중이다.
다만, 언급된 종래 기술들에서는 문턱 스위칭층과 저항 변화층을 순차적으로 적층하는 프로세스를 취한다. 특히, 서로 다른 막질을 고온에서 증착하는 경우, 상이한 막질들 사이의 계면에서는 원치않는 특성의 변화가 발생한다. 또한, 계면에서 결함들이 집중되는 양상이 나타나므로, 이론적인 전류-전압 특성을 획득할 수 없는 문제가 발생한다.
상술한 문제점을 해결하기 위한 본 발명의 제1 목적은 저항 변화층과 문턱 스위칭층이 동시에 형성된 저항 변화 메모리를 제공하는데 있다.
또한, 본 발명의 제2 목적은 상기 제1 목적을 달성하기 위해 사용되는 저항 변화 메모리의 제조방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명은, 하부 전극; 상기 하부 전극 상에 형성되고, 인가 전압에 따른 스위칭 동작을 수행하기 위한 문턱 스위칭층; 상기 문턱 스위칭층 상에 형성되고, 저항 변화 동작을 수행하기 위한 저항 변화층; 및 상기 저항 변화층 상에 형성되는 상부 전극을 포함하고, 상기 문턱 스위칭층은 화학양론적인 전이금속 산화물이며, 상기 저항 변화층은 상기 상부 전극을 구성하는 금속의 산화물인 것을 특징으로 하는 저항 변화 메모리를 제공한다.
또한, 상기 제2 목적을 달성하기 위한 본 발명은, 하부 전극 상에 비화학양론적인 상변화층을 형성하는 단계; 상기 상변화층 상에 상부 전극을 형성하는 단계; 및 상기 상부 전극과 하부 전극에 전압을 인가하여, 상기 상변화층을 스위칭 동작을 위한 문턱 스위칭층으로 개질시키고, 상기 상부 전극의 일부를 산화시켜 저항 변화층을 형성하는 단계를 포함하는 저항 변화 메모리의 제조방법을 제공한다.
본 발명에 따르면, 비교적 고전압을 인가하는 포밍 동작을 통해 문턱 스위칭층과 저항 변화층은 동일 공정에서 형성된다. 즉, 비화학양론적인 물질을 도입하고, 고전압을 인가하는 포밍동작을 통해 비화학양론적인 상변화층으로부터 산소를 상부 전극으로 이동시킨다. 상부 전극에서는 공급되는 산소에 의해 산화 반응이 일어나며, 산화 반응을 통해 저항 변화층이 형성된다. 또한, 상변화층은 산소의 이동을 통해 화학양론적인 문턱 스위칭층으로 개질된다. 또한, 상술한 상변화층은 전이금속 산화물이며, 전이금속 산화물에서 전이금속 대비 산소의 분율은 화학양론적인 문턱 스위칭층에서 산소의 분율을 상회하도록 구성된다. 이를 통해 산소의 이동에 따른 문턱 스위칭층과 저항 변화층의 형성이 동시에 수행될 수 있다.
따라서, 순차적인 적층공정을 사용하지 않으며, 전극에 전압을 인가하여 산소 이온을 이동시키는 포밍 공정을 통해 1회성 공정으로 상이한 특성을 가진 2개의 막질을 형성할 수 있으며, 저항 변화 메모리가 구현될 수 있다.
도 1은 종래 기술에 따른 저항 변화층과 문턱 스위칭층의 전기적 특성을 도시한 전류-전압 그래프들이다.
도 2는 종래 기술에 따른 저항 변화 메모리의 읽기 동작을 설명하기 위한 개념도이다.
도 3은 종래 기술에 따른 저항 변화 메모리의 저항 상태를 도시한 그래프들이다.
도 4는 본 발명의 바람직한 실시예에 따른 저항 변화 메모리를 도시한 단면도이다.
도 5는 본 발명의 바람직한 실시예에 따른 바나듐 산화물의 저항 변화층의 특성과 문턱 스위칭층의 특성을 도시한 그래프이다.
도 6은 본 발명의 바람직한 실시예에 따른 니오븀 산화물의 저항 변화층의 특성과 문턱 스위칭층의 특성을 도시한 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 개념도이다.
도 8은 본 발명의 바람직한 실시예에 따른 저항 변화 메모리의 동작 특성을 도시한 그래프이다.
도 9는 상기 도 8에 도시된 저항 변화 메모리의 동작에 따른 상태를 도시한 단면도이다.
도 10은 본 발명의 바람직한 실시예에 따른 저항 변화 메모리의 읽기 동작 특성을 설명하기 위한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 4는 본 발명의 바람직한 실시예에 따른 저항 변화 메모리를 도시한 단면도이다.
도 4를 참조하면, 본 실시예에 따른 저항 변화 메모리는 하부 전극(100), 문턱 스위칭층(120), 저항 변화층(140) 및 상부 전극(160)을 포함한다.
상기 문턱 스위칭층(120)은 화학양론적인 구성을 가짐이 바람직하다. 또한, 문턱 전압을 기준으로 도전체의 특성을 가지거나, 부도체의 특성을 가진다. 예컨대, 문턱 전압 이상의 전압이 인가되는 경우, 상기 문턱 스위칭층(120)은 턴온되어 도전체의 특성을 가지며, 낮은 저항값을 가질 수 있다. 또한, 문턱 전압 미만의 전압이 인가되는 경우, 상기 문턱 스위칭층(120)은 높은 저항값을 가지는 부도체의 특성을 가진다. 따라서, 양 전극 사이에 인가되는 전압에 따라 문턱 스위칭층(120)은 턴온되거나 턴오프된다.
예컨대, 상기 문턱 스위칭층(120)은 NbO2의 조성을 가지거나, VO2의 조성을 가질 수 있다. 특히, 상기 문턱 스위칭층(120)은 비화학양론적인 초기 막질에서 산소의 이동에 의해 비화학양론적 구성에서 화학양론적 구성으로 개질된 상태이다. 예컨대, 비화학양론적인 초기 막질에서 산소의 이탈에 의해 화학양론적인 구성을 가지도록 상기 문턱 스위칭층(120)은 구비된다.
또한, 상기 저항 변화층(140)은 상기 상부 전극(160)의 산화물이며, 문턱 스위칭층(120)으로부터 산소 원자의 이동에 의해 상부 전극이 산화된 상태로 존재한다. 또한, 저항 변화층(140)에서는 산소의 이동을 통해 전도성 필라멘트의 형성과 소멸에 의한 저저항 상태 LRS 및 고저항 상태 HRS의 구현이 가능하다.
도 5는 본 발명의 바람직한 실시예에 따른 바나듐 산화물의 저항 변화층의 특성과 문턱 스위칭층의 특성을 도시한 그래프이다.
도 5를 참조하면, 바나듐 산화물은 산소의 조성에 따라, VO, V2O3, VO2 또는 V2O5의 화학양론적인(stochiometry) 구성에 따른 상(phase)과 VO2 -x(0<x<1), V2O5 -x(0<x<1)의 비화학양론적인(nonstochiometry) 상(phase)이 존재한다. 따라서, 바나듐 산화물을 산소의 조성에 따라 저항 변화층의 특성을 가질 수 있고, 문턱 스위칭층의 특성을 가질 수 있다.
예컨대, 비화학양론적인 바나듐 산화물은 인가되는 전압에 따라 이동 가능한 산소의 빈격자가 존재한다. 산소의 빈격자는 전압의 극성에 따라 박막 사이를 이동하면서 도전성 필라멘트를 형성하거나, 형성된 도전성 필라멘트를 제거할 수 있다. 즉, 셋 현상과 리셋 현상을 일으키는 필라멘트 타압의 저항 변화층의 특성을 가진다.
또한, 화학양론적인 바나듐 산화물 중에 VO2는 임계온도 68℃에서 부도체의 특성에서 도체의 특성으로 변화하는 metal-insulator transition(MIT) 특성을 가진다. 예컨대 임계온도 이하에서 VO2의 결정구조는 부도체의 특성을 가지는 monoclinic 구조이다. 반면, 열에너지의 인가에 의해 VO2의 내부 온도가 임계온도를 상회하는 경우, 금속의 특성을 나타내는 tetragonal 구조를 가진다. 따라서, 산소의 조성의 조절을 통해 바나듐 산화물은 저항 변화층 또는 문턱 스위칭층으로 사용될 수 있음을 알 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 니오븀 산화물의 저항 변화층의 특성과 문턱 스위칭층의 특성을 도시한 그래프이다.
도 6을 참조하면, 니오븀 산화물은 산소의 조성에 따라 NbO, Nb2O3, NbO2 및 Nb2O5의 화학양론적인 상을 가지거나, NbO2 -x(0<x<1) 또는 Nb2O5 -x(0<x<1) 등의 비화학양론적인 상을 가진다.
도 5에서 설명된 바와 유사하게 비화학양론적인 니오븀 산화물은 인가되는 전압에 따라 이동될 수 있는 산소의 빈격자가 존재한다. 이를 통해 도전성 필라멘트의 생성 및 제거가 수행되어 셋 동작 및 리셋 동작이 발생될 수 있다.
또한, 화학양론적인 니오븀 산화물 중 NbO2는 임계온도 800℃에서 부도체에서 도체로 전기적 특성이 변경되는 MIT 특성을 가진다. 예컨대, 임계온도 이하에서 NbO2의 결정 구조는 부도체의 특성을 나타내는 rutile구조이나, 열에너지의 인가에 의해 NbO2의 내부온도가 임계온도를 상회하면 도체의 특성을 나타내는 tetragonal구조로 변경된다. 이는 화학양론적인 니오븀 산화물이 문턱 스위칭층으로 사용될 수 있음을 의미한다.
따라서, 저항 변화층과 문턱 스위칭층의 특성을 모두 가지는 바나듐 산화물과 니오븀 산화물을 이용하는 경우, 저항 변화 메모리의 제조가 용이하게 이루어질 수 있음을 알 수 있다. 또한, 상술한 바나듐 산화물, 니오븀 산화물 이외에 Ti, Fe 또는 Ni 등의 전이금속의 산화물들도 저항 변화층과 문턱 스위칭층의 특성을 모두 가지며, 이를 통해 저항 변화 메모리의 제조가 가능할 것이다.
도 7은 본 발명의 바람직한 실시예에 따른 저항 변화 메모리의 제조방법을 설명하기 위한 개념도이다.
도 7을 참조하면, 먼저, 하부 전극(200) 상에 상변화층(220)이 형성된다. 상기 상변화층(220)은 Nb2O5 -x(0<x<1) 또는 V2O5 -x(0<x<1)로 구성된다. 상변화층(220)은 비화학양론적인 구성을 가진다. 또한, 상기 상변화층(220) 상부에는 상부 전극(230)이 구성된다. 본 실시예에서는 하부 전극(200)으로는 Pt가 사용되고, 상부 전극(230)으로는 W이 사용되나, 전극의 재질은 도전성의 특징을 가진다면 어느 것이나 사용가능할 것이다. 특히, 상기 상부 전극(230)은 상변화층(220) 내의 산소의 이동에 의해 금속 산화물층을 형성하고, 저항 변화층의 기능을 수행할 수 있는 전이 금속으로 구성됨이 바람직하다.
또한, 상변화층(220)은 화학적 기상 증착, 물리적 기상 증착 또는 원자층 증착 등의 다양한 방법을 통해 형성될 수 있다.
이어서, 상부 전극(230)에 양전압을 인가하고, 하부 전극(200)에 음전압을 인가하여 양 전극 사이의 전압차를 서서히 증가시킨다. 전압의 증가에 의해 상변화층(220)에 포함된 산소 이온은 이동하게 되며, 하부 전극(200)와 인접한 부위에는 제1 화학양론층(221)이 형성된다. 따라서, 제1 화학양론층(221)을 통해 문턱 스위칭층이 서서히 형성되기 시작한다. 또한, 제1 화학양론층(221) 상부에는 산소 이온의 이동에 따른 제2 화학양론층(223)이 형성될 수 있다. 특히, 상기 제1 화학양론층(221)은 상기 도 4의 문턱 스위칭층으로 작용한다. 또한, 상기 도 4에서는 제2 화학양론층(223)이 생략된 상태로 도시되나, 상기 제2 화학양론층(223)은 제조과정에서 선택적으로 형성될 수 있는 사안이다.
양전극들 사이에 인가되는 전계에 의해 산소 이온은 상부 전극(230)으로 지속적으로 이동한다. 따라서, 상부 전극(230)의 표면은 산화되어 비화학양론적인 저항 변화층(225)을 형성한다. 즉, 저항 변화층(225)은 전이금속인 상부 전극(230)의 일부가 산화되어 개질된 것이다.
계속에서 양전극 사이에 인가되는 전압차를 증가시키면, 제1 화학양론층(221)은 성장하고, 제1 화학양론층(221)이 저항 변화층(225)과 접하게 된다. 즉, 문턱 스위칭층이 저항 변화층(225)과 접하게 된다.
인가되는 전압이 지속적으로 증가되어 특정의 전압차가 인가되면, 제1 화학양론층(221)은 내부 온도의 상승에 의해 부도체의 특성에서 도체의 특성으로 변경된다. 이는 상기 도 5 및 도 6에서 설명된 바와 동일하다. 이를 통해 문턱 스위칭층이 형성된다.
예컨대, 하부 전극(200)으로 Pt를 사용하고, 상변화층(220)으로 Nb2O5 -x를 사용하며, 상부 전극(230)으로 W을 사용한다. 상변화층(220)의 두께는 20nm로 설정된다.
상술한 바대로 상부 전극(230)을 양극으로 설정하고, 하부 전극(200)을 음극으로 설정하여 전압을 인가하면, Nb2O5 -x 내부에 존재하는 산소의 공공을 통해 산소 이온은 이동한다. 산소 이온은 양극으로 이동하면서, 하부 전극(200)과 인접하는 최하층에는 산소 이온의 이동에 의해 NbO2가 형성된다. 또한, NbO2 상부에는 산소의 이동에 의한 Nb2O5가 형성된다. 또한, 상부 전극(230)은 산소 이온에 의해 산화되어 비화학양론적인 텅스텐 산화물이 형성된다. 계속해서 전압을 인가하면, NbO2는 성장하고 저항변화층(225)인 텅스텐 산화물과 접하게 된다. NbO2의 성장은 다양한 양상을 가질 수 있다. 도 7에서는 NbO2가 Nb2O5를 관통하여 성장되는 것으로 도시되나, Nb2O5의 형성이 생략된 상태에서 NbO2층이 성장될 수 있다. 또한, 상변화층(220)의 개질은 다양한 양상으로 전개될 수 있다.
즉, 초기 인가전압에 의해 NbO2라는 제1 화학양론층(221)이 형성되고, Nb2O5라는 제2 화학양론층(223)이 형성되는 것으로 도시되나, 제1 화학양론층(221) 내부에는 비화학양론적인 요소가 포함될 수 있다. 이는 제2 화학양론층(223)에서도 동일하다. 다만, 화학양론층(221, 223) 내에서는 주도적인 물질적인 조성이 화학양론적인 물질임을 의미한다. 따라서, NbO2 내부에 Nb2O5 -x도 잔류할 수 있음을 알 수 있다.
또한, NbO2의 성장과 함께 저항 변화층(225)인 텅스텐 산화물의 두께도 증가한다. 이는 산소 이온의 이동이 지속적으로 발생되고, 상부 전극(230)의 산화 과정이 심화됨을 의미한다.
약 2V 이상의 전압차가 인가되는 경우 NbO2가 열에너지에 의해 도체의 성질로 개질됨을 의미한다. NbO2가 도체로 개질됨으로써 저항체 부분에 전압이 인가될 수 있게 되고, 저항 변화층에서 도전성 필라멘트를 형성하게 되어 약 4V의 전압차가 인가되는 경우, 도전성 필라멘트를 형성하게 되어 메모리의 전류량은 급격히 증가한다. 이러한 포밍과정을 통해 문턱 스위칭층과 저항 변화층의 도전성 필라멘트 형성이 완료된다.
상술한 문턱 스위칭층의 형성을 위한 포밍 동작은 바나듐 산화물에서도 동일하게 적용된다. 따라서, 제1 화학양론층(221)은 VO2가 될 수 있으며, 제2 화학양론층(223)은 V2O5가 될 수 있다. 또한, 초기의 상변화층(220)은 V2O5 -x가 해당될 수 있다.
도 8은 본 발명의 바람직한 실시예에 따른 저항 변화 메모리의 동작 특성을 도시한 그래프이다.
도 9는 상기 도 8에 도시된 저항 변화 메모리의 동작에 따른 상태를 도시한 단면도이다.
도 8 및 도 9를 참조하면, 상기 도 7에서 설명된 구조에 대한 메모리 동작 특성이 나타난다. 따라서, 개시되는 저항 변화 메모리는 도 7에 의한 포밍작업이 완료된 상태이다. 따라서, 저항 변화층으로는 텅스텐 산화물이 사용되고, 문턱 스위칭층(120)으로는 NbO2가 사용된다. 또한, 전압 인가의 방향은 상부 전극(160)을 양극으로 설정하고, 하부 전극(100)을 음극으로 설정하여 진행된다.
전압을 인가하여 도 8의 경로 1을 따르게 한다. 초기 상태이므로 저항 변화층(140)은 전도성 필라멘트가 형성되지 않은 상태이므로 높은 저항인 HRS를 유지한다. 또한, 문턱 스위칭층(120)도 오프 상태이다. 따라서, 전류는 저항 변화층(140)으로 인가되지 않는다.
계속해서 전압을 증가하여 도 8의 경로 2를 따르게 한다. 경로 2는 인가되는 전압이 문턱 스위칭층(120)이 도전성의 특성을 나타내기 시작하는 문턱 전압 이상이 인가됨을 의미한다. 따라서, 문턱 스위칭층(120)은 턴온되며, 전극을 통해 전류가 저항 변화층(140)으로 인가된다. 따라서, 저항 변화층(140)에는 전도성 필라멘트가 형성되기 시작한다.
도 8의 경로 3에서는 전도성 필라멘트의 형성에 의해 저항 변화층(140)이 저저항 상태인 LRS로 진입한다. 물론 문턱 스위칭층(120)은 턴온 상태이다.
또한, 도 8에서 경로 3을 따라 전압을 감소시켜서 경로 4를 따르게 하는 경우, 급준하게 전류량이 감소하는 구간이 나타난다. 이는 문턱 스위칭층(120)이 턴오프됨을 의미한다. 즉, 인가되는 전압이 유지전압 미만이 되는 경우, 문턱 스위칭층(120)은 부도체의 특성을 나타낸다. 또한, 저항 변화층(140)은 LRS 상태를 유지한다.
음의 방향으로 전압을 인가하는 경우, 도 8의 경로 5에 따른 구간이 나타난다. 경로 5에서는 음의 전압의 크기가 증가하는 경우, 급준하게 전류가 증가한다. 이는 문턱 스위칭층(120)에 인가되는 전압이 문턱 전압을 상회함을 의미하고, 이를 통해 문턱 스위칭층(120)이 턴온됨을 의미한다. 또한, 저항 변화층(140)은 LRS 상태를 유지한다. 턴온된 문턱 스위칭층(120)을 통해 전류는 저항 변화층(140)에 인가된다. 따라서, 역방향의 전하의 이동에 의해 전도성 필라멘트는 소멸되기 시작한다.
음의 방향으로의 전압이 지속적으로 증가하는 경우, 도 8의 경로 6에 따른 구간이 형성된다. 이는 문턱 스위칭층(120)이 턴온된 상태에서 LRS 상태가 유지됨을 의미한다. 다만, 역방향 전류에 의해 저항 변화층(140)의 전도성 필라멘트가 소멸이 시작되거나, 산소 이온의 이동이 시작된다.
음의 방향으로의 전압의 증가가 심화되면, 턴온된 문턱 스위칭층(120)을 통한 전류에 의해 저항 변화층(140)은 LRS 에서 HRS로 변경된다. 따라서, 도 8의 경로 7에 도시된 바대로 전류량이 급격히 감소되는 양상이 전개된다.
저항 변화층(140)의 HRS 상태가 유지되고, 음의 방향으로의 전압의 크기가 감소되면, 문턱 스위칭층(120)은 턴오프된다. 즉, 전도성 재질의 특징에서 부도체의 특징을 가지게 된다. 따라서, 저항 변화층(140)으로는 전류가 인가되지 않는다. 이는 경로 8로 나타난다.
도 10은 본 발명의 바람직한 실시예에 따른 저항 변화 메모리의 읽기 동작 특성을 설명하기 위한 그래프이다.
도 10을 참조하면, 비트 라인을 상부 전극으로 설정하고, 워드 라인을 하부 전극으로 설정한다. 또한, 비트 라인에는 -Vread/2의 전압을 인가하고, 워드 라인에는 Vread/2의 전압을 인가한다. 또한, Vread는 1V로 설정한다. 따라서, 선택 셀에는 -1V의 읽기 전압이 인가되고, 선택 셀과 인접한 비선택 셀에는 -0.5V의 읽기 전압이 인가된다.
비선택 셀에 인가되는 읽기 전압에 따라 비선택 셀의 문턱 스위칭층은 부도체의 특성을 가진다. 따라서, 비선택 셀에는 전류가 흐르지 않는다. 즉, 전압이 인가되더라도 비선택 셀에는 전류가 흐르지 않으므로 선택 셀의 LRS 또는 HRS의 상태는 정확히 감지될 수 있다. 이를 통해 비선택 셀을 통해 흐르는 누설 전류는 차단되고, 읽기 동작의 정확도는 향상된다.
상술한 본 발명에 따르면, 포밍 동작을 통해 문턱 스위칭층과 저항 변화층은 동일 공정에서 형성된다. 즉, 비화학양론적인 물질을 도입하고, 고전압을 인가하는 포밍동작을 통해 비화학양론적인 상변화층으로부터 산소를 상부 전극으로 이동시킨다. 상부 전극에서는 공급되는 산소에 의해 산화 반응이 일어나며, 산화 반응을 통해 저항 변화층이 형성된다. 또한, 상변화층은 산소의 이동을 통해 화학양론적인 문턱 스위칭층으로 개질된다. 또한, 상술한 상변화층은 전이금속 산화물이며, 전이금속 산화물에서 전이금속 대비 산소의 분율은 화학양론적인 문턱 스위칭층에서 산소의 분율을 상회하도록 구성된다. 이를 통해 산소의 이동에 따른 문턱 스위칭층과 저항 변화층의 형성이 동시에 수행될 수 있다.
따라서, 순차적인 적층공정을 사용하지 않으며, 전극에 전압을 인가하여 산소 이온을 이동시키는 포밍 공정을 통해 1회성 공정으로 상이한 특성을 가진 2개의 막질을 형성할 수 있으며, 저항 변화 메모리가 구현될 수 있다.
100, 200 : 하부 전극 120 : 문턱 스위칭층
140, 225 : 저항 변화층 160, 230 : 상부 전극
220 : 상변화층 221 : 제1 화학양론층
223 : 제2 화학양론층

Claims (9)

  1. 하부 전극;
    상기 하부 전극 상에 형성되고, 인가 전압에 따른 스위칭 동작을 수행하기 위한 문턱 스위칭층;
    상기 문턱 스위칭층 상에 형성되는 저항 변화층; 및
    상기 저항 변화층 상에 형성되는 상부 전극을 포함하고,
    상기 문턱 스위칭층은 화학양론적인 전이금속 산화물이며, 상기 저항 변화층은 상기 상부 전극을 구성하는 금속의 산화물이고,
    상기 저항 변화층 내에서의 전도성 필라멘트의 형성과 소멸에 의해 저항이 변화하는
    저항 변화 메모리.
  2. 제1항에 있어서, 상기 문턱 스위칭층은 NbO2 또는 VO2인 것을 특징으로 하는 저항 변화 메모리.
  3. 제1항에 있어서, 상기 저항 변화층은 텅스텐 산화물인 것을 특징으로 하는 저항 변화 메모리.
  4. 제1항에 있어서, 상기 저항 변화층은 상기 상부 전극의 산화 반응에 의해 형성되고, 상기 산화 반응은 상기 문턱 스위칭층에서 공급된 산소 이온에 의해 수행되는 것을 특징으로 하는 저항 변화 메모리.
  5. 하부 전극 상에 비화학양론적인 상변화층을 형성하는 단계;
    상기 상변화층 상에 상부 전극을 형성하는 단계; 및
    상기 상부 전극과 하부 전극에 전압을 인가하여, 상기 상변화층을 스위칭 동작을 위한 문턱 스위칭층으로 개질시키고, 상기 상부 전극의 일부를 산화시켜 저항 변화층을 형성하는 단계를 포함하는 저항 변화 메모리의 제조방법.
  6. 제5항에 있어서, 상기 상변화층은 Nb2O5-x(0<x<1) 또는 V2O5-x(0<x<1)인 것을 특징으로 하는 저항 변화 메모리의 제조방법.
  7. 제6항에 있어서, 상기 문턱 스위칭층은 NbO2 또는 VO2를 포함하는 것을 특징으로 하는 저항 변화 메모리의 제조방법.
  8. 제5항에 있어서, 상기 상변화층은 비화학양론적인 구성을 가지고, 상기 전압의 인가에 의해 상기 상변화층의 산소 이온은 상기 상부 전극으로 이동하여, 상기 상변화층은 화학양론적인 상기 문턱 스위칭층으로 개질되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.
  9. 제8항에 있어서, 상기 저항 변화층은 상기 산소 이온의 이동에 의해 상기 상부 전극의 산화 반응을 통해 형성되는 것을 특징으로 하는 저항 변화 메모리의 제조방법.
KR1020110072869A 2011-07-22 2011-07-22 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 KR101257365B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110072869A KR101257365B1 (ko) 2011-07-22 2011-07-22 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
US13/554,635 US9117513B2 (en) 2011-07-22 2012-07-20 Resistive RAM, method for fabricating the same, and method for driving the same
US14/800,008 US9208869B2 (en) 2011-07-22 2015-07-15 Resistive RAM, method for fabricating the same, and method for driving the same
US14/799,955 US9214631B2 (en) 2011-07-22 2015-07-15 Resistive RAM, method for fabricating the same, and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110072869A KR101257365B1 (ko) 2011-07-22 2011-07-22 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130011600A KR20130011600A (ko) 2013-01-30
KR101257365B1 true KR101257365B1 (ko) 2013-04-23

Family

ID=47555649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072869A KR101257365B1 (ko) 2011-07-22 2011-07-22 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법

Country Status (2)

Country Link
US (3) US9117513B2 (ko)
KR (1) KR101257365B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799706B2 (en) 2015-07-20 2017-10-24 Seoul National University R&Db Foundation Resistive random access memory device embedding tunnel insulating layer and memory array using the same and fabrication method thereof
US10741760B2 (en) 2017-10-30 2020-08-11 Seoul National University R&Db Foundation Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof
US10797236B2 (en) 2017-11-29 2020-10-06 Seoul National University R&Db Foundation Operation method of resistive memory device
KR20210013981A (ko) 2019-07-29 2021-02-08 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법
US11275999B2 (en) 2017-11-23 2022-03-15 Seoul National University R&DBFoundation Neural networks using cross-point array and pattern readout method thereof

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101257365B1 (ko) 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR101423930B1 (ko) * 2012-04-17 2014-07-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이
US9135978B2 (en) 2012-07-11 2015-09-15 Micron Technology, Inc. Memory programming methods and memory systems
US20140175360A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Bilayered Oxide Structures for ReRAM Cells
US9293196B2 (en) * 2013-03-15 2016-03-22 Micron Technology, Inc. Memory cells, memory systems, and memory programming methods
US9214228B1 (en) * 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
US9455401B2 (en) * 2013-09-12 2016-09-27 SK Hynix Inc. Memory device having a tunnel barrier layer in a memory cell, and electronic device including the same
KR20150030422A (ko) * 2013-09-12 2015-03-20 에스케이하이닉스 주식회사 전자 장치
US9812500B2 (en) 2014-01-31 2017-11-07 Hewlett Packard Enterprise Development Lp Negative differential resistance circuit element
US9911788B2 (en) 2014-05-05 2018-03-06 Hewlett Packard Enterprise Development Lp Selectors with oxide-based layers
DE202015009666U1 (de) 2014-07-10 2019-01-22 Volta Industries, LLC Systeme zum Liefern gezielter Werbeanzeigen zu einer Ladestation für Elektrofahrzeuge
KR20170037965A (ko) * 2014-07-29 2017-04-05 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 다상 셀렉터
WO2016027818A1 (ja) * 2014-08-20 2016-02-25 株式会社村田製作所 押圧センサ及び電子機器
US9552852B2 (en) 2014-11-06 2017-01-24 Globalfoundries Inc. Doped metal-insulator-transition latch circuitry
US10355205B2 (en) 2014-12-18 2019-07-16 Intel Corporation Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same
EP3238281A4 (en) 2014-12-24 2018-08-08 INTEL Corporation Resistive memory cells and precursors thereof, methods of making the same, and devices including the same
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
US10633063B2 (en) * 2015-11-30 2020-04-28 Neptunetech Ltd Renewable energy barge
US10565497B2 (en) * 2015-12-30 2020-02-18 SK Hynix Inc. Synapse and neuromorphic device including the same
US10679122B2 (en) * 2015-12-30 2020-06-09 SK Hynix Inc. Neuromorphic device
WO2017131643A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Stable threshold switching materials for selectors of resistive memories
CN105932154B (zh) * 2016-05-17 2018-10-09 浙江师范大学 具有稳定阈值电阻转变特性的材料以及动态随机存储器件
US9767901B1 (en) 2016-08-24 2017-09-19 Hewlett Packard Enterprise Development Lp Circuits having selector devices with different I-V responses
WO2018057012A1 (en) * 2016-09-23 2018-03-29 Intel Corporation Threshold switching selector based memory
US9887351B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
EP3574525B1 (en) 2017-01-26 2023-08-09 HRL Laboratories, LLC A scalable, stackable, and beol-process compatible integrated neuron circuit
US10297751B2 (en) * 2017-01-26 2019-05-21 Hrl Laboratories, Llc Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer
US10636552B2 (en) * 2017-03-20 2020-04-28 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
US11861488B1 (en) 2017-06-09 2024-01-02 Hrl Laboratories, Llc Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators
US10600961B2 (en) * 2017-07-27 2020-03-24 Hrl Laboratories, Llc Scalable and low-voltage electroforming-free nanoscale vanadium dioxide threshold switch devices and relaxation oscillators with current controlled negative differential resistance
WO2019027702A1 (en) * 2017-08-03 2019-02-07 Arizona Board Of Regents On Behalf Of Northern Arizona University PUF WITH SOLUBLE CONDUCTIVE PATHS
KR102072090B1 (ko) * 2017-11-21 2020-01-31 포항공과대학교 산학협력단 인공신경망 프로세서용 활성화 소자
KR102474306B1 (ko) * 2018-02-20 2022-12-06 에스케이하이닉스 주식회사 크로스-포인트 어레이 장치 및 이의 제조 방법
US10312441B1 (en) 2018-04-09 2019-06-04 International Business Machines Corporation Tunable resistive element
CN110675906B (zh) * 2018-07-03 2021-10-08 华邦电子股份有限公司 电阻式随机存取存储单元的检测方法
KR102077957B1 (ko) * 2019-04-05 2020-02-14 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
CN110783453B (zh) * 2019-09-24 2024-02-09 北京大学 一种双模阻变存储器件及其制备方法
CN110911558B (zh) * 2019-10-30 2021-06-08 华中科技大学 一种具有新型结构与材料的VOx选通管
CN110910933B (zh) * 2019-11-18 2021-10-15 华中科技大学 一种三维存储器及其读取方法
KR20220153893A (ko) 2021-05-12 2022-11-21 주식회사 디비하이텍 저항 변화 메모리 장치 및 그 제조 방법
CN113517397B (zh) * 2021-06-08 2022-08-16 华中科技大学 一种双极选通忆阻器的制备方法及双极选通忆阻器
KR20230135384A (ko) 2022-03-16 2023-09-25 주식회사 디비하이텍 저항 변화 메모리 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR20080086759A (ko) * 2007-03-23 2008-09-26 삼성전자주식회사 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
KR20100078808A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자
KR20100084333A (ko) * 2009-01-16 2010-07-26 한국과학기술원 저항 변화 메모리

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738070B1 (ko) 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7961494B2 (en) 2008-04-11 2011-06-14 Sandisk 3D Llc Non-volatile multi-level re-writable memory cell incorporating a diode in series with multiple resistors and method for writing same
KR101026934B1 (ko) 2008-07-14 2011-04-06 광주과학기술원 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법
KR101041742B1 (ko) 2009-12-30 2011-06-16 광주과학기술원 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법
KR101124403B1 (ko) 2010-06-11 2012-03-20 광주과학기술원 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리
KR101250973B1 (ko) 2011-07-11 2013-04-04 광주과학기술원 저항 변화 메모리 소자 및 이의 제조방법
KR101257365B1 (ko) 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR20130061467A (ko) 2011-12-01 2013-06-11 광주과학기술원 내부 저항을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
KR101340570B1 (ko) 2011-12-23 2013-12-11 광주과학기술원 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법
KR20130095432A (ko) 2012-02-20 2013-08-28 광주과학기술원 비휘발성 저항변화 스위치 소자 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR20080086759A (ko) * 2007-03-23 2008-09-26 삼성전자주식회사 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
KR20100078808A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자
KR20100084333A (ko) * 2009-01-16 2010-07-26 한국과학기술원 저항 변화 메모리

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799706B2 (en) 2015-07-20 2017-10-24 Seoul National University R&Db Foundation Resistive random access memory device embedding tunnel insulating layer and memory array using the same and fabrication method thereof
US10741760B2 (en) 2017-10-30 2020-08-11 Seoul National University R&Db Foundation Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof
US11275999B2 (en) 2017-11-23 2022-03-15 Seoul National University R&DBFoundation Neural networks using cross-point array and pattern readout method thereof
US10797236B2 (en) 2017-11-29 2020-10-06 Seoul National University R&Db Foundation Operation method of resistive memory device
KR20210013981A (ko) 2019-07-29 2021-02-08 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법

Also Published As

Publication number Publication date
US20150318474A1 (en) 2015-11-05
US9208869B2 (en) 2015-12-08
US20130021835A1 (en) 2013-01-24
US9117513B2 (en) 2015-08-25
US20150318041A1 (en) 2015-11-05
KR20130011600A (ko) 2013-01-30
US9214631B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
KR101257365B1 (ko) 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US9001554B2 (en) Resistive random access memory cell having three or more resistive states
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8767439B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
JP4822287B2 (ja) 不揮発性メモリ素子
Xu et al. Fully CMOS compatible 3D vertical RRAM with self-aligned self-selective cell enabling sub-5nm scaling
JP4805865B2 (ja) 可変抵抗素子
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
KR101211027B1 (ko) 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이
KR101675582B1 (ko) 저항 변화 메모리 소자
Rupp et al. Threshold switching in amorphous Cr-doped vanadium oxide for new crossbar selector
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR101416243B1 (ko) 상보적 저항 스위칭 메모리 소자 및 그 제조방법
KR101152437B1 (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
JP2007335869A (ja) Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
KR101471971B1 (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
JP5690635B2 (ja) 不揮発性半導体記憶装置および同装置の製造方法
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
Chen et al. Low power/self-compliance of resistive switching elements modified with a conduction Ta-oxide layer through low temperature plasma oxidization of Ta thin film
Liu et al. Resistive Switching Devices: Mechanism, Performance and Integration
Panda et al. Nonvolatile unipolar memristive switching mechanism of pulse laser ablated NiO films
JP2009295944A (ja) 可変抵抗素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7