KR20230135384A - 저항 변화 메모리 장치 및 그 제조 방법 - Google Patents

저항 변화 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230135384A
KR20230135384A KR1020220032769A KR20220032769A KR20230135384A KR 20230135384 A KR20230135384 A KR 20230135384A KR 1020220032769 A KR1020220032769 A KR 1020220032769A KR 20220032769 A KR20220032769 A KR 20220032769A KR 20230135384 A KR20230135384 A KR 20230135384A
Authority
KR
South Korea
Prior art keywords
layer
resistance change
insulating layer
forming
memory device
Prior art date
Application number
KR1020220032769A
Other languages
English (en)
Inventor
김태우
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020220032769A priority Critical patent/KR20230135384A/ko
Priority to US18/122,118 priority patent/US20230301216A1/en
Publication of KR20230135384A publication Critical patent/KR20230135384A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 변화 메모리 장치와 그 제조 방법이 개시된다. 상기 저항 변화 메모리 장치는, 평탄한 상부면을 갖는 하부 전극과, 상기 하부 전극 상에 형성된 저항 변화층과, 상기 저항 변화층 상에 형성된 상부 전극을 포함하며, 상기 하부 전극의 상기 상부면은 상기 하부 전극의 하부면보다 넓게 형성된다.

Description

저항 변화 메모리 장치 및 그 제조 방법{RESISTIVE MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명의 실시예들은 저항 변화 메모리 장치 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 저항 변화층의 저항 상태 차이를 이용하여 데이터를 저장하여 ReRAM(Resistive Random Access Memory) 장치로서 사용될 수 있는 저항 변화 메모리 장치 및 그 제조 방법에 관한 것이다.
저항 변화 메모리 장치는 단순한 구조를 갖고 동작 속도가 빠르며 저전력 동작이 가능한 장점이 있다. 상기 저항 변화 메모리 장치는 전하를 저장하는 플래시 메모리 장치와는 다르게 저항 변화층의 저항 상태 차이를 통해 데이터를 저장할 수 있다. 예를 들면, 상기 저항 변화 메모리 장치는 높은 저항 상태(HRS; High Resistance State)와 낮은 저항 상태(LRS; Low Resistance State)를 가질 수 있으며, 아울러 장치를 구성하는 물질과 구조에 따라 여러 단계의 저항 상태를 가질 수도 있다.
상기 저항 변화 메모리 장치의 스위칭 동작은 초기 상태(initial)에서 전도 필라멘트(conductive filament)를 형성하여 낮은 저항 상태가 되는 포밍(Forming) 단계와, 전도 필라멘트가 끊어져 저항이 높아지는 RESET 동작 단계와, 그리고 다시 전도 필라멘트가 생성되어 저항이 낮아지는 SET 동작 단계를 포함할 수 있다.
상기 저항 변화 메모리 장치는 하부 전극과 상기 하부 전극 상에 형성된 저항 변화층 및 상기 저항 변화층 상에 형성된 상부 전극을 포함할 수 있다. 한편, 상기 하부 전극을 형성하는 동안 상기 하부 전극의 상부면에 디봇(divot) 형태의 결함이 발생되는 경우, 상기 하부 전극 상에 형성되는 상기 저항 변화층의 두께 균일도가 저하될 수 있으며, 이에 따라 상기 저항 변화 메모리 장치의 동작 성능이 열악해질 수 있다.
대한민국 공개특허공보 제10-2013-0011600호 (공개일자 2013년 01월 30일) 대한민국 공개특허공보 제10-2019-0062819호 (공개일자 2019년 06월 07일)
본 발명의 실시예들은 저항 변화층의 두께 균일도를 개선할 수 있는 저항 변화 메모리 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 저항 변화 메모리 장치는, 평탄한 상부면을 갖는 하부 전극과, 상기 하부 전극 상에 형성된 저항 변화층과, 상기 저항 변화층 상에 형성된 상부 전극을 포함할 수 있으며, 상기 하부 전극의 상기 상부면은 상기 하부 전극의 하부면보다 넓게 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 하부 전극은 상방으로 폭이 증가되도록 경사진 측면을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치는, 상기 저항 변화층 상에 형성된 도전층을 더 포함하며, 상기 상부 전극은 상기 도전층 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치는, 기판 상에 형성된 트랜지스터와, 상기 기판 및 상기 트랜지스터 상에 형성된 제1 절연층과, 상기 제1 절연층을 관통하여 상기 트랜지스터와 전기적으로 연결되는 제1 콘택 플러그와, 상기 제1 절연층 및 상기 제1 콘택 플러그 상에 형성되며 상기 제1 콘택 플러그의 상부면 일부를 노출시키는 개구를 갖는 제2 절연층을 더 포함하며, 상기 하부 전극은 상기 개구 내에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 개구는 상방으로 폭이 증가되도록 경사진 내측면을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 절연층은 제1 콘택홀을 갖고, 상기 제1 콘택홀의 저면 및 내측면 상에는 제1 접착층 및 제1 확산 방지층이 형성되며, 상기 제1 콘택 플러그는 상기 제1 콘택홀을 매립하도록 상기 제1 콘택홀 내에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화층은 상기 제2 절연층에 의해 상기 제1 접착층으로부터 전기적으로 절연될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치는, 상기 상부 전극 상에 형성된 제3 절연층과, 상기 제3 절연층을 관통하여 상기 상부 전극과 전기적으로 연결되는 제2 콘택 플러그와, 상기 제3 절연층 및 상기 제2 콘택 플러그 상에 형성되는 금속 배선을 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제3 절연층은 제2 콘택홀을 갖고, 상기 제2 콘택홀의 저면 및 내측면 상에는 제2 접착층 및 제2 확산 방지층이 형성되며, 상기 제2 콘택 플러그는 상기 제2 콘택홀을 매립하도록 상기 제2 콘택홀 내에 형성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 저항 변화 메모리 장치의 제조 방법은, 평탄한 상부면을 갖는 하부 전극을 형성하는 단계와, 상기 하부 전극 상에 저항 변화층을 형성하는 단계와, 상기 저항 변화층 상에 상부 전극을 형성하는 단계를 포함하며, 상기 하부 전극의 상기 상부면은 상기 하부 전극의 하부면보다 넓게 형성된다.
본 발명의 일부 실시예들에 따르면, 상기 하부 전극은 상방으로 폭이 증가되도록 경사진 측면을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치의 제조 방법은, 기판 상에 트랜지스터를 형성하는 단계와, 상기 기판 및 상기 트랜지스터 상에 제1 절연층을 형성하는 단계와, 상기 제1 절연층을 관통하여 상기 트랜지스터와 전기적으로 연결되는 제1 콘택 플러그를 형성하는 단계와, 상기 제1 절연층 및 상기 제1 콘택 플러그 상에 제2 절연층을 형성하는 단계와, 상기 제2 절연층을 부분적으로 제거하여 상기 제1 콘택 플러그의 상부면 일부를 노출시키는 개구를 형성하는 단계를 더 포함하며, 상기 하부 전극은 상기 개구 내에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 개구는 상방으로 폭이 증가되도록 경사진 내측면을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 개구를 형성하는 단계는, 상기 제2 절연층 상에 상기 개구와 대응하는 상기 제2 절연층의 일부를 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 이용하는 1차 식각 공정을 수행하여 상기 제2 절연층에 리세스를 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 2차 식각 공정을 수행하여 상기 개구를 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 개구를 형성하는 단계는, 상기 제2 절연층 상에 상기 제2 절연층의 일부를 노출시키는 제1 개구를 갖는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 리플로우 공정을 수행하여 상방으로 폭이 증가되도록 경사진 내측면을 갖는 제2 개구를 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 이용하는 식각 공정을 수행하여 상기 개구를 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 하부 전극을 형성하는 단계는, 상기 제2 절연층 및 상기 개구의 내측 표면들 상에 도전층을 형성하는 단계와, 상기 개구 내에 상기 하부 전극을 형성하기 위하여 상기 제2 절연층의 상부면이 노출되도록 상기 도전층의 일부를 제거하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치의 제조 방법은, 상기 제1 절연층을 통해 상기 트랜지스터의 일부를 노출시키는 제1 콘택홀을 형성하는 단계와, 상기 제1 콘택홀의 저면 및 내측면 상에 제1 접착층을 형성하는 단계와, 상기 제1 접착층 상에 제1 확산 방지층을 형성하는 단계를 더 포함하며, 상기 제1 콘택 플러그는 상기 제1 콘택홀을 매립하도록 상기 제1 콘택홀 내에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화층은 상기 하부 전극 및 상기 제2 절연층 상에 형성되며 상기 제2 절연층에 의해 상기 제1 접착층으로부터 전기적으로 절연될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치의 제조 방법은, 상기 저항 변화층 상에 도전층을 형성하는 단계를 더 포함하며, 상기 상부 전극은 상기 도전층 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치의 제조 방법은, 상기 상부 전극 상에 제3 절연층을 형성하는 단계와, 상기 제3 절연층을 관통하여 상기 상부 전극과 전기적으로 연결되는 제2 콘택 플러그를 형성하는 단계와, 상기 제3 절연층과 상기 제2 콘택 플러그 상에 금속 배선을 형성하는 단계를 더 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 제2 절연층을 통해 상기 제1 콘택 플러그의 상부면 일부를 노출시키는 상기 개구는 상방으로 폭이 증가되도록 경사진 내측면을 가질 수 있다. 따라서, 상기 개구 내에 형성되는 상기 하부 전극의 상부면에 디봇 형태의 결함들이 발생되는 문제점이 해결될 수 있다. 결과적으로, 상기 하부 전극은 평탄한 상부면을 가질 수 있으며, 이에 따라 상기 하부 전극 상에 형성되는 상기 저항 변화층의 두께 균일도가 크게 향상될 수 있고, 아울러 상기 저항 변화 메모리 장치의 동작 성능이 크게 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 15는 도 1에 도시된 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 16 내지 도 18은 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 저항 변화 메모리 장치(100)는 기판(102) 상에 형성된 하부 전극(146)과, 상기 하부 전극(146) 상에 형성된 저항 변화층(150)과, 상기 저항 변화층(150) 상에 형성된 상부 전극(156)을 포함할 수 있다. 또한, 상기 저항 변화 메모리 장치(100)는 상기 기판 상에 형성된 트랜지스터(110)와, 상기 기판(102) 및 상기 트랜지스터(110) 상에 형성된 제1 절연층(120)과, 상기 제1 절연층(120)을 관통하여 상기 트랜지스터(110)와 전기적으로 연결되는 제1 콘택 플러그(130)를 포함할 수 있다.
상기 트랜지스터(110)는 상기 기판(102) 상에 형성된 게이트 절연막(112)과, 상기 게이트 절연막(112) 상에 형성된 게이트 전극(114)과, 상기 게이트 전극(114)의 측면들 상에 형성된 게이트 스페이서(116)와, 상기 기판(102)의 표면 부위들에 형성되며 소스/드레인 영역들로서 기능하는 불순물 확산 영역들(118)을 포함할 수 있다. 이 경우, 상기 제1 콘택 플러그(130)는 상기 불순물 확산 영역들(118) 중 하나 상에 형성될 수 있다.
상기 제1 절연층(120)은 상기 불순물 확산 영역들(118) 중 하나의 상부면 일부를 노출시키는 제1 콘택홀(122; 도 3 참조)을 가질 수 있으며, 상기 제1 콘택 플러그(130)는 상기 제1 콘택홀(122) 내에 형성될 수 있다. 특히, 상기 제1 콘택홀(122)의 저면과 내측면 상에는 제1 접착층(124)과 제1 확산 방지층(126)이 형성될 수 있으며, 상기 제1 콘택 플러그(130)는 상기 제1 콘택홀(122)을 매립하도록 상기 제1 확산 방지층(126) 상에 형성될 수 있다. 예를 들면, 상기 제1 접착층(124)은 티타늄을 포함할 수 있으며, 상기 제1 확산 방지층(126)은 티타늄 질화물을 포함할 수 있다. 상기 제1 콘택 플러그(130)는 텅스텐을 포함할 수 있으며, 상기 제1 확산 방지층(126)은 상기 제1 콘택 플러그(130)로부터 금속 확산 즉 텅스텐 확산을 방지하기 위해 사용될 수 있다.
상기 하부 전극(146)은 상기 제1 콘택 플러그(130) 상에 형성될 수 있다. 예를 들면, 상기 제1 절연층(120)과 상기 제1 콘택 플러그(130) 상에는 상기 제1 콘택 플러그(130)의 상부면 일부를 노출시키는 개구(140; 도 8 참조)를 갖는 제2 절연층(132)이 형성될 수 있으며, 상기 하부 전극(146)은 상기 개구(140) 내에 형성될 수 있다. 특히, 상기 개구(140)는 상방으로 폭이 증가되도록 경사진 내측면(142; 도 8 참조)을 가질 수 있으며, 이에 따라 상기 하부 전극(146)은 상방으로 폭이 증가되도록 경사진 측면(148)을 가질 수 있다. 또한, 상기 하부 전극(146)의 상부면은 상기 하부 전극(146)의 하부면보다 넓게 형성될 수 있다. 결과적으로, 상기 하부 전극(146)의 상부면이 평탄하게 형성될 수 있으며, 아울러 상기 하부 전극(146)의 상부면 상에 형성된 상기 저항 변화층(150)의 두께 균일도가 개선될 수 있다.
예를 들면, 상기 하부 전극(146)은 티타늄 질화물을 포함할 수 있으며, 이에 따라 상기 제1 콘택 플러그(130)로부터 상기 저항 변화층(150)으로 금속 확산 즉 텅스텐 확산이 방지될 수 있다. 상기 저항 변화층(150)은 실리콘 산화물을 포함할 수 있으며, 상기 제2 절연층(132) 및 상기 하부 전극(146) 상에 형성될 수 있다. 다른 예로서, 도시되지는 않았으나, 상기 저항 변화층(150)은 상기 제2 절연층(132)과 상기 하부 전극(146) 상에 형성되는 제1 실리콘 산화물층과 상기 제1 실리콘 산화물층 상에 형성되는 제2 실리콘 산화물층을 포함할 수 있다. 이 경우, 상기 제1 실리콘 산화물층은 상기 제2 실리콘 산화물층보다 큰 산소 함량을 가질 수 있으며, 상기 제2 실리콘 산화물층보다 작은 개수의 산소 공공들을 가질 수 있다. 상기와 같이 산소 함량이 상대적으로 크고 산소 공공들의 개수가 상대적으로 작은 제1 실리콘 산화물층을 산소 친화도(oxygen affinity)가 상대적으로 높은 티타늄 질화물로 이루어진 상기 하부 전극(146) 상에 형성함으로써 상기 저항 변화 메모리 장치(100)의 RESET 동작 단계가 보다 안정적으로 수행될 수 있다.
상기 저항 변화층(150)은 상기 제2 절연층(132)에 의해 상기 제1 접착층(124)으로부터 전기적으로 절연될 수 있다. 일 예로서, 상기 제2 절연층(132)은 실리콘 질화물을 포함할 수 있으며, 이에 따라 상기 제1 접착층(124)으로부터 상기 저항 변화층(150)으로 금속 확산 즉 티타늄 확산이 방지될 수 있다.
본 발명의 일 실시예에 따르면, 상기 저항 변화 메모리 장치(100)는 상기 저항 변화층(150) 상에 형성된 도전층(152)을 더 포함할 수 있으며, 이 경우 상기 상부 전극(156)은 상기 도전층(152) 상에 형성될 수 있다. 일 예로서, 상기 도전층(152)은 탄탈륨 질화물을 포함할 수 있으며, 상기 상부 전극(156)은 알루미늄을 포함할 수 있다. 따라서, 상기 상부 전극(156)으로부터 상기 저항 변화층(150)으로의 금속 확산 즉 알루미늄 확산이 상기 도전층(152)에 의해 방지될 수 있다.
또한, 상기 저항 변화 메모리 장치(100)는 상기 제2 절연층(132)과 상기 상부 전극(156) 상에 형성된 제3 절연층(158)과, 상기 제3 절연층(158)을 관통하여 상기 상부 전극(156)과 연결되는 제2 콘택 플러그(168)와, 상기 제3 절연층(158) 및 상기 제2 콘택 플러그(168) 상에 형성되는 금속 배선(170)을 포함할 수 있다. 예를 들면, 상기 제3 절연층(158)은 실리콘 산화물을 포함할 수 있고, 상기 제2 콘택 플러그(168)는 텅스텐을 포함할 수 있으며, 상기 금속 배선(170)은 알루미늄을 포함할 수 있다.
상기 제3 절연층(158)은 상기 상부 전극(156)을 부분적으로 노출시키는 제2 콘택홀(160; 도 13 참조)을 가질 수 있으며, 상기 제2 콘택홀(160)의 저면 및 내측면 상에는 제2 접착층(162)과 제2 확산 방지층(164)이 형성될 수 있다. 이 경우, 상기 제2 콘택 플러그(168)는 상기 제2 콘택홀(160)을 매립하도록 상기 제2 확산 방지층(164) 상에 형성될 수 있다. 일 예로서, 제2 접착층(162)은 티타늄을 포함할 수 있으며, 상기 제2 확산 방지층(164)은 티타늄 질화물을 포함할 수 있다.
도 2 내지 도 15는 도 1에 도시된 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 2를 참조하면, 실리콘 웨이퍼와 같은 기판(102)의 표면 부위들에 액티브 영역을 한정하기 위한 소자 분리 영역들(104)이 형성될 수 있다. 일 예로서, 상기 소자 분리 영역들(104)은 STI(Shallow Trench Isolation) 공정을 통해 형성될 수 있으며, 실리콘 산화물 및/또는 실리콘 질화물로 형성될 수 있다.
이어서, 상기 기판(102)의 액티브 영역에는 트랜지스터(110)가 형성될 수 있다. 예를 들면, 상기 기판(102) 상에 게이트 절연막(112)이 형성될 수 있으며, 상기 게이트 절연막(112) 상에 게이트 전극(114)이 형성될 수 있다. 상기 게이트 절연막(112)은 열산화 공정을 통해 형성된 실리콘 산화막일 수 있으며, 상기 게이트 전극(114)은 불순물 도핑된 폴리실리콘으로 이루어질 수 있다. 아울러, 상기 게이트 전극(114)의 측면들 상에는 게이트 스페이서(116)가 형성될 수 있다.
상기 게이트 전극(114)과 인접한 상기 기판(102)의 표면 부위들에는 소스/드레인 영역들로서 기능하는 불순물 확산 영역들(118)이 형성될 수 있다. 예를 들면, 상기 불순물 확산 영역들(118)은 이온 주입 공정 및 열처리 공정에 의해 형성될 수 있다. 아울러, 도시되지는 않았으나, 상기 불순물 확산 영역들(118)의 표면 부위들에는 오믹 콘택 영역(미도시)이 각각 형성될 수 있다. 예를 들면, 상기 불순물 확산 영역들(118)의 표면 부위들에는 코발트 실리사이드층이 각각 형성될 수 있다.
도 3을 참조하면, 상기 기판(102) 상에는 실리콘 산화물층과 같은 제1 절연층(120)이 형성될 수 있으며, 이어서 상기 기판(102)의 표면 부위, 예를 들면, 상기 불순물 확산 영역들(118) 중 어느 하나를 부분적으로 노출시키는 제1 콘택홀(122)이 형성될 수 있다. 구체적으로, 상기 제1 절연층(120) 상에는 상기 제1 절연층(120)의 일부를 노출시키는 포토레지스트 패턴(미도시)이 형성될 수 있으며, 상기 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 통해 상기 제1 콘택홀(122)이 형성될 수 있다.
도 4를 참조하면, 상기 제1 절연층(120)과 상기 제1 콘택홀(122)의 내측면 및 상기 제1 콘택홀(122)에 의해 노출된 상기 기판(102)의 표면 부위 상에 제1 접착층(124), 예를 들면, 티타늄층이 형성될 수 있으며, 상기 제1 접착층(124) 상에 제1 확산 방지층(126), 예를 들면, 티타늄 질화물층이 형성될 수 있다. 아울러, 상기 제1 확산 방지층(126) 상에 상기 제1 콘택홀(122)이 매립되도록 제1 도전층(128), 예를 들면, 텅스텐층이 형성될 수 있다.
도 5를 참조하면, 상기 제1 절연층(120)이 노출되도록 상기 제1 도전층(128)과 상기 제1 확산 방지층(126) 및 상기 제1 접착층(124)을 부분적으로 제거할 수 있으며, 이에 의해 상기 제1 콘택홀(122) 내에 제1 콘택 플러그(130)가 형성될 수 있다. 예를 들면, 상기 제1 도전층(128)과 상기 제1 확산 방지층(126) 및 상기 제1 접착층(124)은 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 통해 부분적으로 제거될 수 있다. 특히, 도시된 바와 같이 상기 화학적 기계적 연마 공정에 의해 상기 제1 접착층(124)과 상기 제1 확산 방지층(126)이 상부로 노출될 수 있다.
도 6을 참조하면, 상기 제1 절연층(120)과 상기 제1 콘택 플러그(130) 상에 제2 절연층(132)이 형성될 수 있으며, 상기 제2 절연층(132) 상에 상기 제1 콘택 플러그(130)의 상부면 일부와 대응하는 개구(136)를 갖는 포토레지스트 패턴(134)을 형성할 수 있다.
도 7을 참조하면, 상기 포토레지스트 패턴(134)을 식각 마스크로 이용하는 1차 식각 공정, 예를 들면, 1차 이방성 식각 공정을 수행하여 상기 제2 절연층(132)에 상기 제1 콘택 플러그(130)의 상부면 일부와 대응하는 리세스(138)를 형성할 수 있다. 즉, 상기 1차 식각 공정에 의해 상기 제2 절연층(132)이 부분적으로 제거될 수 있으며, 이에 의해 상기 리세스(138)가 형성될 수 있다. 상기 리세스(138)를 형성한 후, 상기 포토레지스트 패턴(134)은 스트립 공정 및/또는 애싱 공정을 통해 제거될 수 있다.
도 8을 참조하면, 상기 포토레지스트 패턴(134)을 제거한 후 2차 식각 공정을 수행하여 상기 제1 콘택 플러그(130)의 상부면 일부를 노출시키는 개구(140)를 형성할 수 있다. 예를 들면, 상기 2차 식각 공정은 식각 마스크를 사용하지 않는 전면 이방성 식각 공정일 수 있으며, 상기 2차 식각 공정에 의해 상기 제1 콘택 플러그(130)의 상부면 일부가 노출되도록 상기 제2 절연층(132)이 부분적으로 제거될 수 있다. 특히, 상기 2차 식각 공정을 수행하는 동안 상기 개구(140)의 상부 모서리 부위는 이온 충격(ion bombardment)에 의해 제거될 수 있고, 이에 따라 상기 개구(140)는 상방으로 폭이 증가되도록 경사진 내측면(142)을 가질 수 있다.
도 9를 참조하면, 상기 제2 절연층(132) 및 상기 개구(140)의 내측 표면들 상에 제2 도전층(144)을 형성할 수 있다. 예를 들면, 스퍼터링 공정 또는 화학 기상 증착 공정을 통해 상기 제2 절연층(132) 및 상기 개구(140)의 내측 표면들 상에 일정한 두께로 티타늄 질화물층을 형성할 수 있다.
도 10을 참조하면, 상기 제2 절연층(132)의 상부면이 노출되도록 상기 제2 도전층(144)의 일부를 제거하여 상기 개구(140) 내에 하부 전극(146)을 형성할 수 있다. 예를 들면, 화학적 기계적 연마 공정과 같은 평탄화 공정이 상기 제2 절연층(132)의 상부면이 노출될 때까지 수행될 수 있다. 특히, 상기 개구(140)의 폭이 상방으로 증가되기 때문에 상기 하부 전극(146)의 상부면에서 디봇 형태의 결함들이 발생되는 문제점이 해결될 수 있으며, 결과적으로 상기 하부 전극(146)의 상부면이 평탄하게 형성될 수 있다. 아울러, 상기 하부 전극(146)의 상부면은 상기 하부 전극(146)의 하부면보다 넓게 형성될 수 있으며, 상기 하부 전극(146)의 측면(148)은 상방으로 폭이 증가되도록 경사지게 형성될 수 있다.
도 11을 참조하면, 상기 제2 절연층(132)과 상기 하부 전극(146) 상에 저항 변화층(150)을 형성할 수 있다. 상기 저항 변화층(150)은 실리콘 산화물로 이루어질 수 있으며, 화학 기상 증착 공정을 통해 형성될 수 있다. 다른 예로서, 도시되지는 않았으나, 상기 저항 변화층(150)은 상기 제2 절연층(132)과 상기 하부 전극(146) 상에 형성되는 제1 실리콘 산화물층과 상기 제1 실리콘 산화물층 상에 형성되는 제2 실리콘 산화물층을 포함할 수 있다. 이 경우, 상기 제1 실리콘 산화물층은 상기 제2 실리콘 산화물층보다 큰 산소 함량을 가질 수 있으며, 상기 제2 실리콘 산화물층보다 작은 개수의 산소 공공들을 가질 수 있다. 예를 들면, 상기 제1 실리콘 산화물층과 제2 실리콘 산화물층은 화학 기상 증착 또는 물리 기상 증착을 통해 형성될 수 있다.
이어서, 상기 저항 변화층(150) 상에 제3 도전층(152)이 형성될 수 있으며, 상기 제3 도전층(152) 상에 제4 도전층(154)이 형성될 수 있다. 예를 들면, 상기 제3 도전층(152)으로서 상기 저항 변화층(150) 상에 탄탈륨 질화물층이 형성될 수 있으며, 상기 제4 도전층(154)으로서 상기 제3 도전층(152) 상에 알루미늄층이 형성될 수 있다.
도 12를 참조하면, 상기 저항 변화층(150)과 상기 제3 도전층(152) 및 제4 도전층(154)을 패터닝할 수 있다. 예를 들면, 상기 제4 도전층(154) 상에 포토레지스트 패턴(미도시)을 형성할 수 있으며, 상기 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 수행하여 상기 제4 도전층(154)으로부터 상부 전극(156)을 형성할 수 있다. 계속해서, 상기 포토레지스트 패턴을 이용하여 상기 제3 도전층(152)과 상기 저항 변화층(150)을 순차적으로 패터닝할 수 있다. 이때, 상기 제3 도전층(152)은 상기 저항 변화층(150)으로 금속 확산 즉 알루미늄 확산을 방지하기 위한 확산 방지층으로서 기능할 수 있다.
특히, 상기 저항 변화층(150)은 상기 제2 절연층(132) 및 상기 하부 전극(146) 상에 형성될 수 있다. 이 경우, 상기 저항 변화층(150)은 상기 제2 절연층(132)에 의해 상기 제1 접착층(124)으로부터 전기적으로 절연될 수 있다. 일 예로서, 상기 제2 절연층(132)은 실리콘 질화물로 이루어질 수 있으며, 상기 제1 접착층(124)으로부터 상기 저항 변화층(150)으로 금속 확산 즉 티타늄 확산을 방지하기 위한 확산 방지층으로서 기능할 수 있다.
도 13을 참조하면, 상기 제2 절연층(132)과 상기 상부 전극(156) 상에 실리콘 산화물층과 같은 제3 절연층(158)이 형성될 수 있으며, 상기 제3 절연층(158)을 관통하여 상기 상부 전극(156)의 상부면 일부를 노출시키는 제2 콘택홀(160)이 형성될 수 있다. 예를 들면, 상기 제3 절연층(158) 상에 상기 상부 전극(156)의 상부면 일부를 노출시키는 개구를 갖는 포토레지스트 패턴(미도시)을 형성한 후 상기 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 수행하여 상기 제2 콘택홀(160)을 형성할 수 있다.
도 14를 참조하면, 상기 제3 절연층(158)과 상기 제2 콘택홀(160)의 내측면 및 상기 제2 콘택홀(160)에 의해 노출된 상기 상부 전극(156)의 상부 표면 부위 상에 제2 접착층(162)과 제2 확산 방지층(164)이 형성될 수 있으며, 상기 제2 콘택홀(160)이 매립되도록 상기 제2 확산 방지층(164) 상에 제5 도전층(166)이 형성될 수 있다. 예를 들면, 상기 제2 접착층(162) 및 상기 제2 확산 방지층(164)으로 티타늄층과 티타늄 질화물층이 각각 형성될 수 있으며, 상기 제5 도전층(166)으로 텅스텐층이 형성될 수 있다.
도 15를 참조하면, 상기 제3 절연층(158)이 노출되도록 상기 제5 도전층(166)과 상기 제2 확산 방지층(164) 및 상기 제2 접착층(162)을 부분적으로 제거할 수 있으며, 이에 의해 상기 제2 콘택홀(160) 내에 제2 콘택 플러그(168)가 형성될 수 있다. 예를 들면, 상기 제5 도전층(166)과 상기 제2 확산 방지층(164) 및 상기 제2 접착층(162)은 화학적 기계적 연마 공정을 통해 부분적으로 제거될 수 있다.
이어서, 상기 제2 콘택 플러그(168) 상에는 금속 배선(170)이 형성될 수 있다. 예를 들면, 상기 제3 절연층(158)과 상기 제2 콘택 플러그(168) 상에는 알루미늄층과 같은 제6 도전층(미도시)이 형성될 수 있으며, 상기 금속 배선(170)은 상기 제6 도전층을 패터닝함으로써 형성될 수 있다.
도 16 내지 도 18은 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 16을 참조하면, 상기 제2 절연층(132) 상에 상기 제2 절연층(132)의 일부를 노출시키는 제1 개구(182)를 갖는 포토레지스트 패턴(180)을 형성할 수 있다. 이때, 상기 제1 개구(182)는 상기 제1 콘택 플러그(130)와 대응하도록 위치될 수 있다.
도 17을 참조하면, 포토레지스트 리플로우 공정을 수행하여 상방으로 폭이 증가되도록 경사진 내측면을 갖는 제2 개구(184)를 형성할 수 있다. 일 예로서, 상기 포토레지스트 리플로우 공정은 약 150℃ 내지 200℃ 정도의 온도에서 수행될 수 있다.
도 18을 참조하면, 상기 포토레지스트 패턴(180)을 식각 마스크로 사용하는 이방성 식각 공정을 수행하여 상기 제2 절연층(132)을 통해 상기 제1 콘택 플러그(130)의 상부면 일부를 노출시키는 개구(140)를 형성할 수 있다. 이때, 상기 포토레지스트 패턴(180)은 상기 이방성 식각 공정에 의해 제거될 수 있으며, 이에 의해 상기 개구(140)는 상방으로 폭이 증가되도록 경사진 내측면(142)을 가질 수 있다. 이어서, 상기 개구(140) 내에 상기 하부 전극(146)이 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 제2 절연층(132)을 통해 상기 제1 콘택 플러그(130)의 상부면 일부를 노출시키는 상기 개구(140)는 상방으로 폭이 증가되도록 경사진 내측면(142)을 가질 수 있다. 따라서, 상기 개구(140) 내에 형성되는 상기 하부 전극(146)의 상부면에 디봇 형태의 결함들이 발생되는 문제점이 해결될 수 있다. 결과적으로, 상기 하부 전극(146)은 평탄한 상부면을 가질 수 있으며, 이에 따라 상기 하부 전극(146) 상에 형성되는 상기 저항 변화층(150)의 두께 균일도가 크게 향상될 수 있고, 아울러 상기 저항 변화 메모리 장치(100)의 동작 성능이 크게 개선될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 저항 변화 메모리 장치 102 : 기판
110 : 트랜지스터 112 : 게이트 절연막
114 : 게이트 전극 116 : 게이트 스페이서
118 : 불순물 확산 영역 120 : 제1 절연층
122 : 제1 콘택홀 124 : 제1 접착층
126 : 제1 확산 방지층 130 : 제1 콘택 플러그
132 : 제2 절연층 134 : 포토레지스트 패턴
138 : 리세스 140 : 개구
146 : 하부 전극 150 : 저항 변화층
152 : 도전층 156 : 상부 전극
158 : 제3 절연층 160 : 제2 콘택 플러그
162 : 제2 접착층 164 : 제2 확산 방지층
168 : 제2 콘택 플러그 170 : 금속 배선

Claims (20)

  1. 평탄한 상부면을 갖는 하부 전극;
    상기 하부 전극 상에 형성된 저항 변화층; 및
    상기 저항 변화층 상에 형성된 상부 전극을 포함하되,
    상기 하부 전극의 상기 상부면은 상기 하부 전극의 하부면보다 넓은 것을 특징으로 하는 저항 변화 메모리 장치.
  2. 제1항에 있어서, 상기 하부 전극은 상방으로 폭이 증가되도록 경사진 측면을 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  3. 제1항에 있어서, 상기 저항 변화층 상에 형성된 도전층을 더 포함하며,
    상기 상부 전극은 상기 도전층 상에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치.
  4. 제1항에 있어서, 기판 상에 형성된 트랜지스터와,
    상기 기판 및 상기 트랜지스터 상에 형성된 제1 절연층과,
    상기 제1 절연층을 관통하여 상기 트랜지스터와 전기적으로 연결되는 제1 콘택 플러그와,
    상기 제1 절연층 및 상기 제1 콘택 플러그 상에 형성되며 상기 제1 콘택 플러그의 상부면 일부를 노출시키는 개구를 갖는 제2 절연층을 더 포함하며,
    상기 하부 전극은 상기 개구 내에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치.
  5. 제4항에 있어서, 상기 개구는 상방으로 폭이 증가되도록 경사진 내측면을 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  6. 제4항에 있어서, 상기 제1 절연층은 제1 콘택홀을 갖고,
    상기 제1 콘택홀의 저면 및 내측면 상에는 제1 접착층 및 제1 확산 방지층이 형성되며,
    상기 제1 콘택 플러그는 상기 제1 콘택홀을 매립하도록 상기 제1 콘택홀 내에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치.
  7. 제6항에 있어서, 상기 저항 변화층은 상기 제2 절연층에 의해 상기 제1 접착층으로부터 전기적으로 절연되는 것을 특징으로 하는 저항 변화 메모리 장치.
  8. 제1항에 있어서, 상기 상부 전극 상에 형성된 제3 절연층과,
    상기 제3 절연층을 관통하여 상기 상부 전극과 전기적으로 연결되는 제2 콘택 플러그와,
    상기 제3 절연층 및 상기 제2 콘택 플러그 상에 형성되는 금속 배선을 더 포함하는 것을 특징으로 하는 저항 변화 메모리 장치.
  9. 제8항에 있어서, 상기 제3 절연층은 제2 콘택홀을 갖고,
    상기 제2 콘택홀의 저면 및 내측면 상에는 제2 접착층 및 제2 확산 방지층이 형성되며,
    상기 제2 콘택 플러그는 상기 제2 콘택홀을 매립하도록 상기 제2 콘택홀 내에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치.
  10. 평탄한 상부면을 갖는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 저항 변화층을 형성하는 단계; 및
    상기 저항 변화층 상에 상부 전극을 형성하는 단계를 포함하되,
    상기 하부 전극의 상기 상부면은 상기 하부 전극의 하부면보다 넓게 형성되는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  11. 제10항에 있어서, 상기 하부 전극은 상방으로 폭이 증가되도록 경사진 측면을 갖는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  12. 제10항에 있어서, 기판 상에 트랜지스터를 형성하는 단계와,
    상기 기판 및 상기 트랜지스터 상에 제1 절연층을 형성하는 단계와,
    상기 제1 절연층을 관통하여 상기 트랜지스터와 전기적으로 연결되는 제1 콘택 플러그를 형성하는 단계와,
    상기 제1 절연층 및 상기 제1 콘택 플러그 상에 제2 절연층을 형성하는 단계와,
    상기 제2 절연층을 부분적으로 제거하여 상기 제1 콘택 플러그의 상부면 일부를 노출시키는 개구를 형성하는 단계를 더 포함하며,
    상기 하부 전극은 상기 개구 내에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  13. 제12항에 있어서, 상기 개구는 상방으로 폭이 증가되도록 경사진 내측면을 갖는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  14. 제12항에 있어서, 상기 개구를 형성하는 단계는,
    상기 제2 절연층 상에 상기 개구와 대응하는 상기 제2 절연층의 일부를 노출시키는 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 식각 마스크로 이용하는 1차 식각 공정을 수행하여 상기 제2 절연층에 리세스를 형성하는 단계와,
    상기 포토레지스트 패턴을 제거하는 단계와,
    2차 식각 공정을 수행하여 상기 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  15. 제12항에 있어서, 상기 개구를 형성하는 단계는,
    상기 제2 절연층 상에 상기 제2 절연층의 일부를 노출시키는 제1 개구를 갖는 포토레지스트 패턴을 형성하는 단계와,
    포토레지스트 리플로우 공정을 수행하여 상방으로 폭이 증가되도록 경사진 내측면을 갖는 제2 개구를 형성하는 단계와,
    상기 포토레지스트 패턴을 식각 마스크로 이용하는 식각 공정을 수행하여 상기 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  16. 제12항에 있어서, 상기 하부 전극을 형성하는 단계는,
    상기 제2 절연층 및 상기 개구의 내측 표면들 상에 도전층을 형성하는 단계와,
    상기 개구 내에 상기 하부 전극을 형성하기 위하여 상기 제2 절연층의 상부면이 노출되도록 상기 도전층의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  17. 제12항에 있어서, 상기 제1 절연층을 통해 상기 트랜지스터의 일부를 노출시키는 제1 콘택홀을 형성하는 단계와,
    상기 제1 콘택홀의 저면 및 내측면 상에 제1 접착층을 형성하는 단계와,
    상기 제1 접착층 상에 제1 확산 방지층을 형성하는 단계를 더 포함하며,
    상기 제1 콘택 플러그는 상기 제1 콘택홀을 매립하도록 상기 제1 콘택홀 내에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  18. 제17항에 있어서, 상기 저항 변화층은 상기 하부 전극 및 상기 제2 절연층 상에 형성되며 상기 제2 절연층에 의해 상기 제1 접착층으로부터 전기적으로 절연되는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  19. 제10항에 있어서, 상기 저항 변화층 상에 도전층을 형성하는 단계를 더 포함하며,
    상기 상부 전극은 상기 도전층 상에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  20. 제10항에 있어서, 상기 상부 전극 상에 제3 절연층을 형성하는 단계와,
    상기 제3 절연층을 관통하여 상기 상부 전극과 전기적으로 연결되는 제2 콘택 플러그를 형성하는 단계와,
    상기 제3 절연층과 상기 제2 콘택 플러그 상에 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
KR1020220032769A 2022-03-16 2022-03-16 저항 변화 메모리 장치 및 그 제조 방법 KR20230135384A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220032769A KR20230135384A (ko) 2022-03-16 2022-03-16 저항 변화 메모리 장치 및 그 제조 방법
US18/122,118 US20230301216A1 (en) 2022-03-16 2023-03-15 Resistive memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220032769A KR20230135384A (ko) 2022-03-16 2022-03-16 저항 변화 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230135384A true KR20230135384A (ko) 2023-09-25

Family

ID=88067665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220032769A KR20230135384A (ko) 2022-03-16 2022-03-16 저항 변화 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20230301216A1 (ko)
KR (1) KR20230135384A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011600A (ko) 2011-07-22 2013-01-30 광주과학기술원 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR20190062819A (ko) 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011600A (ko) 2011-07-22 2013-01-30 광주과학기술원 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR20190062819A (ko) 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법

Also Published As

Publication number Publication date
US20230301216A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US11856797B2 (en) Resistive switching random access memory with asymmetric source and drain
TWI731419B (zh) 積體晶片及形成積體晶片的方法
US9985203B2 (en) Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US7786004B2 (en) Method of treating an exposed conductive film prior to forming a silicide
US20090001437A1 (en) Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods
US6072241A (en) Semiconductor device with self-aligned contact and its manufacture
TWI552316B (zh) 電阻式非揮發性記憶體裝置及其製造方法
JP2009049235A (ja) 半導体装置およびその製造方法
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
KR101498170B1 (ko) 반도체 기억 장치 및 그의 제조 방법
JP2010118439A (ja) 半導体記憶装置及びその製造方法
KR20230135384A (ko) 저항 변화 메모리 장치 및 그 제조 방법
KR20160043208A (ko) 가변 저항 메모리 소자의 제조 방법
CN115172269A (zh) 半导体结构及制备方法
US20210384202A1 (en) Semiconductor structure and method of forming the same
KR19980020347A (ko) 반도체 소자의 배선구조 및 제조 방법
US20220367800A1 (en) Resistive memory device and method of manufacturing the same
KR20100000927A (ko) 상변화 메모리 장치의 제조 방법
JP2006060173A (ja) 半導体装置及びその製造方法
JP2008098240A (ja) 半導体装置およびその製造方法
TWI572074B (zh) 電阻式隨機存取記憶體及其製造方法
KR101072661B1 (ko) 불휘발성 메모리 소자 및 이의 제조방법
CN116613107B (zh) 改善静电防护结构的制备方法及其结构
US20230240161A1 (en) Semiconductor memory device and fabrication method thereof
JP2009004476A (ja) プログラマブル素子及びそのプログラマブル素子を有する半導体装置の製造方法。