CN116613107B - 改善静电防护结构的制备方法及其结构 - Google Patents

改善静电防护结构的制备方法及其结构 Download PDF

Info

Publication number
CN116613107B
CN116613107B CN202310899745.5A CN202310899745A CN116613107B CN 116613107 B CN116613107 B CN 116613107B CN 202310899745 A CN202310899745 A CN 202310899745A CN 116613107 B CN116613107 B CN 116613107B
Authority
CN
China
Prior art keywords
layer
forming
substrate
doped region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310899745.5A
Other languages
English (en)
Other versions
CN116613107A (zh
Inventor
石卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202310899745.5A priority Critical patent/CN116613107B/zh
Publication of CN116613107A publication Critical patent/CN116613107A/zh
Application granted granted Critical
Publication of CN116613107B publication Critical patent/CN116613107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种改善静电防护结构的制备方法及其结构，提供衬底，衬底内包括间隔阵列排布的有源区及用于限定有源区的隔离结构，于有源区内形成第一掺杂区、第二掺杂区，以及位于第一掺杂区和第二掺杂区之间衬底顶面的栅极结构，形成覆盖栅极结构的外表面及衬底的裸露顶面的层间介电层，于层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞，其中，第一方向与第二方向相交，第一孔洞暴露出多个第一掺杂区，第二孔洞暴露出多个栅极结构，第三孔洞暴露出多个第二掺杂区，于第一孔洞内形成第一导电插塞，于第二孔洞内形成第二导电插塞，以及于第三孔洞内形成第三导电插塞，增强了静电防护结构的静电防护能力。

Description

改善静电防护结构的制备方法及其结构
技术领域
本申请涉及集成电路技术领域，特别是涉及一种改善静电防护结构的制备方法及其结构。
背景技术
在集成电路领域，静电放电(Electrostatic Discharge，ESD)是指在两个带有不同电荷的物体间突然放电的现象，通常由于人体或器件表面所带电荷引起。ESD可以在短时间内携带数安培的电流，对电子元器件造成不可逆转的损坏，被认为是半导体器件早期失效和限制工作寿命的重要因素之一。因此在半导体制造、电子产品设计和使用中，需要采取各种措施来防止静电放电的发生，以确保产品的可靠性和稳定性。
随着互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）工艺尺寸的持续缩小，金属和器件之间连接通孔的尺寸和高度逐渐降低，ESD防护结构的连接通孔常由于承受不了静电放电产生的大电流而发生烧毁，失去保护电路的作用。因此，如何在不增加CMOS工艺尺寸的同时增强静电防护结构的静电防护能力成为当前急需解决的问题之一。
发明内容
基于此，有必要针对现有技术中的ESD静电防护结构抗大电流能力弱的问题提供一种改善静电防护结构的制备方法及其结构。
为了实现上述目的，一方面，本申请提供了一种改善静电防护结构的制备方法，包括：提供衬底，衬底内包括间隔阵列排布的有源区及用于限定有源区的隔离结构；于有源区内形成第一掺杂区、第二掺杂区，以及位于第一掺杂区和第二掺杂区之间衬底顶面的栅极结构；形成层间介电层，层间介电层覆盖栅极结构的外表面及衬底的裸露顶面；于层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞，其中，第一方向与第二方向相交；第一孔洞暴露出多个第一掺杂区，第二孔洞暴露出多个栅极结构，第三孔洞暴露出多个第二掺杂区；于第一孔洞内形成第一导电插塞，于第二孔洞内形成第二导电插塞，以及于第三孔洞内形成第三导电插塞。
在其中一个实施例中，改善静电防护结构的制备方法中，提供衬底包括：先提供初始衬底，初始衬底内包括沿第一方向延伸的接地部，于初始衬底的顶面依次形成衬垫氧化层及覆盖衬垫氧化层的阻挡层，然后于阻挡层的顶面形成图案化硬掩膜层，图案化硬掩膜层内具有用于限定隔离结构的开口图形，以图案化硬掩膜层为掩膜版刻蚀阻挡层、衬垫氧化层及初始衬底，于初始衬底内形成多个沟槽，最后于沟槽内形成隔离结构，以得到包括由隔离结构限定的有源区的衬底。
在其中一个实施例中，改善静电防护结构的制备方法中，于沟槽内形成隔离结构之后，还包括去除图案化硬掩膜层及阻挡层，得到包括间隔阵列排布的有源区的衬底。
在其中一个实施例中，改善静电防护结构的制备方法中，形成栅极结构包括：于有源区中部的衬垫氧化层的顶面形成栅导电层，然后于栅导电层的侧壁形成侧墙，去除未被栅导电层及侧墙覆盖的衬垫氧化层，剩余的衬垫氧化层用于构成栅介质层，其中，栅介质层、栅导电层及侧墙用于构成栅极结构。
在其中一个实施例中，改善静电防护结构的制备方法中，形成第一掺杂区、第二掺杂区，包括：于栅极结构沿第一方向相对两侧的有源区内形成第一掺杂区、第二掺杂区，以在每个有源区内形成至少一个晶体管。
在其中一个实施例中，改善静电防护结构的制备方法中，形成第一掺杂区、第二掺杂区，包括：采用离子注入工艺于栅极结构沿第一方向相对两侧的有源区内形成第一掺杂区、第二掺杂区。
在其中一个实施例中，改善静电防护结构的制备方法中，去除图案化硬掩膜层及阻挡层，包括：以阻挡层为停止层，采用化学机械研磨工艺去除图案化硬掩膜层，再采用湿法刻蚀工艺去除阻挡层。
在其中一个实施例中，改善静电防护结构的制备方法中，于层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞包括：在形成层间介电层之前，于不形成第一孔洞、第二孔洞及第三孔洞的区域形成金属硅化物阻挡层，再对未形成金属硅化物阻挡层的第一孔洞、第二孔洞及第三孔洞的区域进行金属化处理，形成金属硅化物层。
在其中一个实施例中，改善静电防护结构的制备方法中，形成第一导电插塞、第二导电插塞及第三导电插塞包括：于第一孔洞、第二孔洞及第三孔洞内填充金属，使金属的顶面与层间介电层平齐。
在其中一个实施例中，本公开还提供了一种改善静电防护的结构，采用本公开中任一项实施例中的改善静电防护结构的制备方法制备而成。
本公开的改善静电防护结构的制备方法及其结构具有如下有益效果：
本公开的改善静电防护结构的制备方法及其结构中，首先提供衬底，衬底内包括间隔阵列排布的有源区及用于限定有源区的隔离结构，其中，有源区内可形成所需器件，隔离结构用于防止不同有源区器件之间相互干扰，于有源区内形成第一掺杂区、第二掺杂区，以及位于第一掺杂区和第二掺杂区之间衬底顶面的栅极结构，再形成覆盖栅极结构的外表面及衬底的裸露顶面的层间介电层，起到绝缘作用，然后于层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞，其中，第一方向与第二方向相交，而第一孔洞暴露出多个第一掺杂区，第二孔洞暴露出多个栅极结构，第三孔洞暴露出多个第二掺杂区，最后于第一孔洞内形成第一导电插塞，于第二孔洞内形成第二导电插塞，以及于第三孔洞内形成第三导电插塞，用于建立电气连接，形成导电通路，在栅极结构以及第一掺杂区、第二掺杂区顶面形成沿第二方向延伸的条形孔洞，再于条形孔洞中形成条形导电插塞，相当于扩大了导电通路，提高了导电插塞抗大电流的能力，增强了静电防护结构的静电防护能力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的孔状导电插塞的静电防护结构的俯视结构示意图；
图2为一实施例中提供的改善静电防护结构的制备方法的流程示意图；
图3a-图3d为一实施例中提供的改善静电防护结构的制备方法中步骤S200所得的截面图；
图4a-图4d为一实施例中提供的改善静电防护结构的制备方法中步骤S300所得的截面图；
图5为一实施例中提供的改善静电防护结构的制备方法中步骤S400所得的截面图；
图6为一实施例中提供的改善静电防护结构的制备方法中步骤S500所得的截面图；
图7为一实施例中提供的静电防护结构中导电插塞的截面示意图；
图8为一实施例中提供的静电防护结构的俯视示意图。
附图标记说明：
101、初始衬底；102、衬垫氧化层；103、阻挡层；104、图案化硬掩膜层；105、沟槽；106、隔离结构；107、接地部；110、栅极结构；111、栅导电层；112、侧墙；113、栅介质层；121、第一掺杂区；122、第二掺杂区；130、层间介电层；141、第一导电插塞；142、第二导电插塞；143、第三导电插塞；144、第四导电插塞；150、导电插塞；151、金属；152、金属硅化物层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本公开的范围。
作为示例，请参考图1中孔状导电插塞的静电防护结构的俯视结构示意图，包括：栅极结构110、第一掺杂区121、第二掺杂区122、层间介电层130，以及第一导电插塞141、第二导电插塞142、第三导电插塞143，其中，导电插塞呈孔状结构，在栅极结构110、第一掺杂区121以及第二掺杂区122内存在多个导电插塞，而在半导体器件中，导电插塞通常用于在不同的电路以及器件中建立电气连接，由于半导体工艺尺寸的持续缩小，导电插塞的尺寸也逐渐缩小，抗电流能力降低，因此，本公开提供了一种增强静电防护结构抗电流能力的改善静电防护结构的制备方法。
请参阅图2，本公开提供一种改善静电防护结构的制备方法，包括如下步骤：
步骤S200：提供衬底，衬底内包括间隔阵列排布的有源区及用于限定有源区的隔离结构；
步骤S300：于有源区内形成第一掺杂区、第二掺杂区，以及位于第一掺杂区和第二掺杂区之间衬底顶面的栅极结构；
步骤S400：形成层间介电层，层间介电层覆盖栅极结构的外表面及衬底的裸露顶面；
步骤S500：于层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞，其中，第一方向与第二方向相交；第一孔洞暴露出多个第一掺杂区，第二孔洞暴露出多个栅极结构，第三孔洞暴露出多个第二掺杂区；
步骤S600：于第一孔洞内形成第一导电插塞，于第二孔洞内形成第二导电插塞，以及于第三孔洞内形成第三导电插塞。
在上述实施例中，通过提供衬底，在衬底内形成间隔阵列排布的有源区以及用于限定有源区的隔离结构，并根据所需制作的器件类型，在有源区内形成第一掺杂区、第二掺杂区，以及位于第一掺杂区和第二掺杂区之间衬底顶面的栅极结构，然后形成用于隔离不同金属层或器件的层间介电层，覆盖在栅极结构的外表面以及衬底的裸露顶面，于层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞以及第三孔洞，并于孔洞内形成对应的导电插塞，其中，孔洞以及对应的导电插塞都呈条状结构，增大了对电流的承载能力，增强了静电防护结构的抗静电能力，同时还避免了增加静电防护结构的器件尺寸。
在一些实施例中，请参考图2中的S200步骤以及图3a-3d，改善静电防护结构的制备方法中，提供衬底包括：
步骤S210：提供初始衬底101，初始衬底101内包括沿第一方向延伸的接地部（未图示），于初始衬底101的顶面依次形成衬垫氧化层102及覆盖衬垫氧化层102的阻挡层103；
步骤S220：于阻挡层103的顶面形成图案化硬掩膜层104，图案化硬掩膜层104内具有用于限定隔离结构106的开口图形；
步骤S230：以图案化硬掩膜层104为掩膜版刻蚀阻挡层103、衬垫氧化层102及初始衬底101，于初始衬底101内形成多个沟槽105；
步骤S240：于沟槽105形成隔离结构106，以得到包括由隔离结构106限定的有源区的衬底。
在步骤S210中，接地部为用于将初始衬底101进行接地处理的连接区域，包括沿第一方向延伸的第四导电插塞（未图示）；初始衬底101可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。初始衬底101可以为单层结构，也可以为多层结构。例如，初始衬底101可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，初始衬底101可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。因此初始衬底101的类型不应限制本公开的保护范围。
另外，于初始衬底101的顶面依次形成衬垫氧化层102及覆盖衬垫氧化层102的阻挡层103时，可以采用热氧化的方法形成衬垫氧化层102，包括：将预处理后的初始衬底101放入氧化室中，在氧化室中通入一定量的氧气和惰性气体，同时根据反应状况和对于平坦度的需求调控温度以及气体流量等相关参数，例如可采用范围为900℃-950℃的温度以及范围为8L/min-10L/min的氧气气体流量进行反应，当衬垫氧化层102的膜厚达到预定厚度时停止反应。然后在形成的衬垫氧化层102表面沉积阻挡层103，沉积工艺包括但不限于化学气相沉积工艺、原子层沉积工艺、等离子体增强沉积工艺及旋涂介质层等工艺中的一种或多种，例如可以采用低压化学气相沉积技术，对晶圆进行洗涤以及退火处理，保证衬垫氧化层102表面的清洁度，然后在低压及高温下，向炉管中通入一定量的二氯二氢硅以及氨气，生长材料为氧化硅的阻挡层103。阻挡层103可采用多晶硅、氮化硅、金属材料等具有良好刻蚀选择比的材料，能够有效的保护衬垫氧化层102以及初始衬底101。
在步骤S220中，图案化硬掩膜层104可以是单层结构，也可以是多层堆叠结构，其材质可以是氧化硅，之后在图案化硬掩膜层104上涂覆光刻胶，并经曝光、显影等一系列步骤，形成图形化的光刻胶层，图形化的光刻胶层定义沟槽105的位置及形状。
在步骤S230中，可以通过干法刻蚀工艺刻蚀阻挡层103、衬垫氧化层102及初始衬底101，采用的干法刻蚀工艺的刻蚀气体包括：碳氟气体、HBr中的一种或多种、以及载气，所述碳氟气体包括CF4、CHF3、CH2F2或CH3F，所述载气为惰性气体，例如He。
在步骤S240中，于沟槽105形成隔离结构106包括：在沟槽105内形成厚度为50埃-70埃的线氧化层，然后通过高深宽比工艺在高温下沉积6500埃-7500埃的氧化物，形成用于隔离有源区的隔离结构106。
在上述实施例中，提供初始衬底101，初始衬底101内包括沿第一方向延伸的接地部（未图示），于初始衬底101上依次形成衬垫氧化层102以及阻挡层103，根据器件需求制作图案化硬掩模层104，然后将图案化硬掩膜层104作为掩模版对阻挡层103、衬垫氧化层102以及初始衬底101进行刻蚀，形成多个沟槽105，然后在沟槽105内形成隔离结构106，完成对器件有源区和隔离区的划分，避免器件之间相互干扰，提高器件的工作速度，增强了静电防护结构的器件可靠性。
在一些实施例中，请继续参考图2中的S200步骤及图3d，改善静电防护结构的制备方法中，于沟槽105内形成隔离结构106之后，还包括：
步骤S250：去除图案化硬掩膜层104及阻挡层103，得到包括间隔阵列排布的有源区的衬底。
在一些实施例中，请参考图2以及图4a-4d，改善静电防护结构的制备方法中，形成栅极结构110包括：
步骤S310：于有源区中部的衬垫氧化层102的顶面形成栅导电层111；
步骤S320：于栅导电层111的侧壁形成侧墙112；
步骤S330：去除未被栅导电层111及侧墙112覆盖的衬垫氧化层102，剩余的衬垫氧化层102用于构成栅介质层113，其中，栅介质层113、栅导电层111及侧墙112用于构成栅极结构110。
在步骤S310中，栅导电层111可采用金属材料或半导体材料，例如可采用的金属材料包括铝、铜、钛、钨、钴等，半导体材料可包括多晶硅、硅酸盐、氮化硅、碳化硅等具有较高导电率和稳定的物理性能的材料。针对不同的材料以及器件要求，可采用多种沉积工艺进行栅导电层111的制作，例如可以采用气相沉积的方式，在炉管中沉积厚度为800埃-1200埃的多晶硅，例如：900埃、1000埃、1100埃等，然后通过光刻以及干法刻蚀等方式形成多晶硅栅极，其中还包括，根据器件需要选择合适的栅导电层111的尺寸和形状，以实现对沟道长度和电流的控制。
在步骤S320中，请继续参考图4b，于栅导电层111的侧壁形成侧墙112，还包括：
步骤S321：于栅导电层111的侧壁形成氧化层；
步骤S322：于氧化层上形成氮化层；
其中，可采用高深宽比工艺形成氧化层，再采用低压化学气相沉积技术形成氮化层。
在步骤S330中，栅介质层113的材料包括但不限于二氧化硅、氮氧化硅、氮化硅、氧化铝、氮氧化铝及其组合。栅介质层113还可以为高k介质材料（介电系数大于或等于3.9的介电材料）、或低k介质材料（介电系数为大于或等于2.5且小于3.9）、超低k介质材料（介电系数小于2.5）、铁电材料、抗铁电材料、碳化硅（SiC）或者它们的任意组合。
在一些实施例中，请继续参考图2及图4d，改善静电防护结构的制备方法中，形成第一掺杂区121、第二掺杂区122，包括：
步骤S340：于栅极结构110沿第一方向相对两侧的有源区内形成第一掺杂区121、第二掺杂区122，以在每个有源区内形成至少一个晶体管。
在步骤S340中，第一掺杂区121和第二掺杂区122的掺杂类型与初始衬底101掺杂类型相关联，例如，在初始衬底101包括P型衬底的实施例中，可以通过注入N型离子以形成源区；与之对应的，在初始衬底101包括N型衬底的实施例中，可以通过注入P型离子以形成源区。本公开实施例对于P型掺杂离子以及N型掺杂离子的种类并不做具体限定，作为示例，P型杂质离子可以包括但不限于硼（Boron，B）离子、镓（Magnesium，Mg）离子或铟（Indium，In）离子等中的任意一种或几种。N型杂质离子可以包括但不限于磷（Phosphorus，P）离子、砷（Arsenic，As）离子或锑（Antimony，Sb）离子一种或几种。
在一些实施例中，请继续参考图2及图4d，改善静电防护结构的制备方法中，形成第一掺杂区121、第二掺杂区122，包括：采用离子注入工艺于栅极结构110沿第一方向相对两侧的有源区内形成第一掺杂区121、第二掺杂区122。
在一些实施例中，请参考图2及图5，形成层间介电层130时，层间介电层130可采用包括但不限于氮化硅、氧化硅、低介电常数材料、氧化铝、有机聚合物中的一种或多种。
在一些实施例中，请继续参考图3c及3d，改善静电防护结构的制备方法中，去除图案化硬掩膜层104及阻挡层103，包括：以阻挡层103为停止层，采用化学机械研磨工艺去除图案化硬掩膜层104，再采用湿法刻蚀工艺去除阻挡层103。
其中，采用化学机械研磨工艺去除图案化硬掩膜层104，可以在进行化学机械研磨前，对晶圆表面进行水洗或者紫外光清洗，确保晶圆表面的洁净度，方便后续进行研磨，根据图案化硬掩膜层104以及阻挡层103的材料选择合适的研磨液，例如：氧化剂、硼酸、硝酸等，并在研磨时控制研磨压力以及研磨速度，以保证晶圆表面的平坦化。采用湿法刻蚀工艺去除阻挡层时，为了保证阻挡层103被完全刻蚀的同时避免损伤衬垫氧化层102，可采用刻蚀选择比较大的溶液作为刻蚀剂，在刻蚀时还可采用椭偏仪或表面轮廓仪等观测衬垫氧化层102表面刻蚀状况。
在一些实施例中，请参考图2、图6及图7，改善静电防护结构的制备方法中，于层间介电层130内形成沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞包括：
步骤S510：在形成层间介电层130之前，于不形成第一孔洞、第二孔洞及第三孔洞的区域形成金属硅化物阻挡层，再对未形成金属硅化物阻挡层的第一孔洞、第二孔洞及第三孔洞的区域进行金属化处理，形成金属硅化物层152。
其中，金属硅化物层152的材料包括但不限于硅化钨、硅化钼、硅化铁、硅化铬、硅化钛中的一种或多种。
在一些实施例中，请参考图2及图7，改善静电防护结构的制备方法中，形成第一导电插塞141、第二导电插塞142及第三导电插塞143包括：
步骤S610：于第一孔洞、第二孔洞及第三孔洞内填充金属，使金属151的顶面与层间介电层130平齐。
在步骤S610中，金属151可以为铝、铜、银、铂中的一种或多种，本公开不做限制。
在一些实施例中，请继续参考图7的静电防护结构中导电插塞150的截面示意图，包括导电插塞150、金属151，以及金属硅化物层152。
在一些实施例中，请参考图8，本公开还提供了一种改善静电防护的结构，采用本公开中任一项实施例中的改善静电防护结构的制备方法制备而成。其中包括，接地部107、栅极结构110、第一掺杂区121、第二掺杂区122、层间介电层130以及第一导电插塞141、第二导电插塞142、第三导电插塞143、第四导电插塞144。上述静电防护结构仅作为一种示例，在其他实施例中也可采用其他静电防护结构。
在上述实施例中，改善静电防护的结构中包括衬底，衬底内包括间隔阵列排布的有源区及用于限定有源区的隔离结构，有源区内包括第一掺杂区、第二掺杂区，以及位于第一掺杂区和第二掺杂区之间衬底顶面的栅极结构，还包括层间介电层，位于栅极结构以及衬底的裸露顶面，层间介电层内包括沿第一方向间隔分布且均沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞，其中，第一方向与第二方向相交，而第一孔洞暴露出多个第一掺杂区，第二孔洞暴露出多个栅极结构，第三孔洞暴露出多个第二掺杂区，第一导电插塞、第二导电插塞以及第三导电插塞分别位于第一孔洞、第二孔洞及第三孔洞内，采用沿第二方向延伸的第一孔洞、第二孔洞及第三孔洞形成的对应导电插塞，提高了导电插塞的电流承载能力，进而增强了静电防护结构的静电防护能力。
应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种改善静电防护结构的制备方法，其特征在于，包括：
提供衬底，所述衬底内包括间隔阵列排布的有源区及用于限定所述有源区的隔离结构；
于所述有源区内形成第一掺杂区、第二掺杂区，以及位于所述第一掺杂区、所述第二掺杂区之间衬底顶面的栅极结构；其中，所述栅极结构的底面齐平且与所述衬底顶面接触；所述第一掺杂区、所述栅极结构、所述第二掺杂区依次沿第一方向间隔排列且均沿第二方向延伸；同一所述有源区内的所述栅极结构朝向所述衬底的栅极投影位于所述第一掺杂区朝向所述衬底的第一投影与所述第二掺杂区朝向所述衬底的第二投影之间，且所述栅极投影分别与所述第一投影、所述第二投影邻接；
于不形成第一孔洞、第二孔洞及第三孔洞的区域形成金属硅化物阻挡层；
形成层间介电层，所述层间介电层覆盖所述栅极结构的外表面及所述衬底的裸露顶面；
于所述层间介电层内形成沿第一方向间隔分布且均沿第二方向延伸的所述第一孔洞、所述第二孔洞及所述第三孔洞，所述第一方向与所述第二方向相交；所述第一孔洞暴露出多个所述第一掺杂区，所述第二孔洞暴露出多个所述栅极结构，所述第三孔洞暴露出多个所述第二掺杂区；
对未形成金属硅化物阻挡层的所述第一孔洞、所述第二孔洞及所述第三孔洞的区域进行金属化处理，形成金属硅化物层；
于所述第一孔洞内形成第一导电插塞，于所述第二孔洞内形成第二导电插塞，以及于所述第三孔洞内形成第三导电插塞。
2.根据权利要求1所述的制备方法，其特征在于，所述提供衬底，包括：
提供初始衬底，所述初始衬底内包括沿所述第一方向延伸的接地部；
于所述初始衬底的顶面依次形成衬垫氧化层及覆盖所述衬垫氧化层的阻挡层；
于所述阻挡层的顶面形成图案化硬掩膜层，所述图案化硬掩膜层内具有用于限定所述隔离结构的开口图形；
以所述图案化硬掩膜层为掩膜版刻蚀所述阻挡层、所述衬垫氧化层及所述初始衬底，于所述初始衬底内形成多个沟槽；
于所述沟槽内形成隔离结构，以得到包括由所述隔离结构限定的有源区的衬底。
3.根据权利要求2所述的制备方法，其特征在于，于所述沟槽内形成隔离结构之后，还包括：
去除所述图案化硬掩膜层及所述阻挡层，得到包括间隔阵列排布的有源区的衬底。
4.根据权利要求3所述的制备方法，其特征在于，形成所述栅极结构包括：
于所述有源区中部的衬垫氧化层的顶面形成栅导电层；
于所述栅导电层的侧壁形成侧墙；
去除未被所述栅导电层及所述侧墙覆盖的衬垫氧化层，剩余的衬垫氧化层用于构成栅介质层，所述栅介质层、所述栅导电层及所述侧墙用于构成所述栅极结构。
5.根据权利要求4所述的制备方法，其特征在于，形成所述第一掺杂区、所述第二掺杂区，包括：
于所述栅极结构沿所述第一方向相对两侧的有源区内形成所述第一掺杂区、所述第二掺杂区，以在每个所述有源区内形成至少一个晶体管。
6.根据权利要求5所述的制备方法，其特征在于，形成所述第一掺杂区、所述第二掺杂区，包括：
采用离子注入工艺于所述栅极结构沿所述第一方向相对两侧的有源区内形成所述第一掺杂区、所述第二掺杂区。
7.根据权利要求3-6任一项所述的制备方法，其特征在于，去除所述图案化硬掩膜层及所述阻挡层，包括：
以所述阻挡层为停止层，采用化学机械研磨工艺去除所述图案化硬掩膜层；
采用湿法刻蚀工艺去除所述阻挡层。
8.根据权利要求1-6任一项所述的制备方法，其特征在于，形成所述第一导电插塞、所述第二导电插塞及所述第三导电插塞包括：
于所述第一孔洞、所述第二孔洞及所述第三孔洞内填充金属，所述金属的顶面与所述层间介电层平齐。
9.根据权利要求8所述的制备方法，其特征在于，所述金属硅化物层的材料包括：硅化钨、硅化钼、硅化铁、硅化铬、硅化钛中的一种或多种。
10.一种改善静电防护的结构，其特征在于，采用权利要求1-9任一项所述的制备方法制备而成。
CN202310899745.5A 2023-07-21 2023-07-21 改善静电防护结构的制备方法及其结构 Active CN116613107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310899745.5A CN116613107B (zh) 2023-07-21 2023-07-21 改善静电防护结构的制备方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310899745.5A CN116613107B (zh) 2023-07-21 2023-07-21 改善静电防护结构的制备方法及其结构

Publications (2)

Publication Number Publication Date
CN116613107A CN116613107A (zh) 2023-08-18
CN116613107B true CN116613107B (zh) 2024-01-26

Family

ID=87680511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310899745.5A Active CN116613107B (zh) 2023-07-21 2023-07-21 改善静电防护结构的制备方法及其结构

Country Status (1)

Country Link
CN (1) CN116613107B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587890A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其布图方法
US8643111B1 (en) * 2012-08-22 2014-02-04 Vanguard International Semiconductor Corporation Electrostatic discharge (ESD) protection device
CN104937701A (zh) * 2013-01-18 2015-09-23 精工电子有限公司 半导体装置
CN107046029A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN107112281A (zh) * 2015-01-08 2017-08-29 松下知识产权经营株式会社 半导体装置以及其设计方法
CN107799514A (zh) * 2016-08-29 2018-03-13 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN113517184A (zh) * 2020-04-10 2021-10-19 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571359B (zh) * 2015-10-10 2019-08-27 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587890A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其布图方法
US8643111B1 (en) * 2012-08-22 2014-02-04 Vanguard International Semiconductor Corporation Electrostatic discharge (ESD) protection device
CN104937701A (zh) * 2013-01-18 2015-09-23 精工电子有限公司 半导体装置
CN107112281A (zh) * 2015-01-08 2017-08-29 松下知识产权经营株式会社 半导体装置以及其设计方法
CN107046029A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN107799514A (zh) * 2016-08-29 2018-03-13 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
CN113517184A (zh) * 2020-04-10 2021-10-19 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN116613107A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
US5874359A (en) Small contacts for ultra large scale integration semiconductor devices without separation ground rule
CN108257919B (zh) 随机动态处理存储器元件的形成方法
CN210272309U (zh) 半导体结构
JP2003204068A (ja) インプランテッド非対称ドープト・ポリシリコン・ゲートＦｉｎＦＥＴ
KR20000060693A (ko) 반도체 소자 및 그의 제조 방법
US20200411519A1 (en) Semiconductor structure
JP2010500765A (ja) Ｓｏｉ又はバルクシリコンの何れか内の内蔵バックゲートを有するｊｆｅｔ
TW201628187A (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
JP4551795B2 (ja) 半導体装置の製造方法
CN112447602A (zh) 半导体结构及其形成方法
US10804260B2 (en) Semiconductor structure with doped layers on fins and fabrication method thereof
KR101400326B1 (ko) 강화된 콘택 영역을 위한 실리사이드된 폴리실리콘 스페이서
KR100247933B1 (ko) 버티드 콘택을 갖는 반도체 소자 및 그 제조방법
KR20030050995A (ko) 고집적 트랜지스터의 제조 방법
TWI398001B (zh) 具有在閘極作用區域上之接觸的電晶體
KR100315728B1 (ko) 트랜지스터 및 그의 제조 방법
CN115101477B (zh) 一种半导体结构及其制造方法
CN116613107B (zh) 改善静电防护结构的制备方法及其结构
US5946595A (en) Method of forming a local interconnect between electronic devices on a semiconductor substrate
CN112366179A (zh) 半导体器件结构和制备方法
US5652160A (en) Method of fabricating a buried contact structure with WSix sidewall spacers
CN112018039A (zh) 半导体结构及其制作方法
KR19990056756A (ko) 아날로그 반도체 소자의 제조 방법
KR100620196B1 (ko) 반도체 소자의 제조 방법
KR100356475B1 (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant