TWI572074B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

Description

電阻式隨機存取記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種電阻式隨機存取記憶體及其製造方法。

由於，非揮發性記憶體具有資料在斷電後也不會消失的優點，因此許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作。目前，業界積極發展的一種非揮發性記憶體元件是電阻式隨機存取記憶體(resistive random access memory，RRAM)，其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點，因此在未來將可成為個人電腦和電子設備所廣泛採用的非揮發性記憶體元件之一。

然而，目前的電阻式隨機存取記憶體在操作時存在會產生漏電流(sneak current)的問題，進而造成記憶體元件的可靠度降低。

本發明提供一種電阻式隨機存取記憶體及其製造方法，其可有效地提升記憶體元件的可靠度。

本發明提出一種電阻式隨機存取記憶體，包括電阻式隨機存取記憶胞串。電阻式隨機存取記憶胞串包括基底、第一導電型導體層與多個堆疊結構。第一導電型導體層設置於基底上。堆疊結構分離設置於第一導電型導體層上。各個堆疊結構包括第二導電型沉積層、電阻式隨機存取記憶胞與第一導線。第二導電型沉積層設置於第一導電型導體層上。電阻式隨機存取記憶胞設置於第二導電型沉積層上。第一導線設置於電阻式隨機存取記憶胞上。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，各個電阻式隨機存取記憶胞包括可變電阻層。可變電阻層設置於第二導電型沉積層上。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，各個電阻式隨機存取記憶胞更包括第一電極層與第二電極層。第一電極層設置於可變電阻層與第二導電型沉積層之間。第二電極層設置於可變電阻層與第一導線之間。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，電阻式隨機存取記憶胞串更包括二個第二導電型摻雜區，設置於電阻式隨機存取記憶胞串兩末端的第一導電型導體層中。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，電阻式隨機存取記憶胞串更包括第二導線。第二導線設置於堆疊結構上，且與堆疊結構隔離設置。第二導線電性連接至第一導電型導體層。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，第二導線與第一導電型導體層例如是不在電阻式隨機存取記憶胞串中最末端的相鄰兩個堆疊結構之間進行連接。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，位於第二導電型沉積層之間的第一導電型導體層的上表面例如是低於第二導電型沉積層的下表面。

本發明提出一種電阻式隨機存取記憶體的製造方法，包括形成電阻式隨機存取記憶胞串。電阻式隨機存取記憶胞串的形成方法包括下列步驟。於基底上形成第一導電型導體層。於第一導電型導體層上分離形成多個堆疊結構。各個堆疊結構包括第二導電型沉積層、電阻式隨機存取記憶胞與第一導線。第二導電型沉積層設置於第一導電型導體層上。電阻式隨機存取記憶胞設置於第二導電型沉積層上。第一導線設置於電阻式隨機存取記憶胞上。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，第一導電型導體層的形成方法包括對基底進行離子植入製程而形成或藉由臨場摻雜的沉積法所形成。

依照本發明的一實施例所述，在上述之電阻式隨機存取 記憶體的製造方法中，堆疊結構的形成方法包括下列步驟。於第一導電型導體層上沉積第二導電型沉積材料層。於第二導電型沉積材料層上形成電阻式隨機存取記憶胞層。於電阻式隨機存取記憶胞層上形成第一導線材料層。對第一導線材料層、電阻式隨機存取記憶胞層與第二導電型沉積材料層進行圖案化製程。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，第二導電型沉積材料層的沉積方法包括藉由臨場摻雜的沉積法直接形成或藉由以下方法所形成。於第一導電型導體層上沉積未摻雜半導體層。於未摻雜半導體層上沉積第二導電型摻雜半導體層。將第二導電型摻雜半導體層中的多個第二導電型摻質擴散到未摻雜半導體層中。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，電阻式隨機存取記憶胞層的形成方法包括下列步驟。於第二導電型沉積材料層上形成第一電極材料層。於第一電極材料層上形成可變電阻材料層。於可變電阻材料層上形成第二電極材料層。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，更包括於電阻式隨機存取記憶胞串兩末端的第一導電型導體層中形成二個第二導電型摻雜區。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，更包括於堆疊結構上形成電性連接至第一導電型導體層的第二導線。第二導線與堆疊結構隔離設置。

依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，第二導線與第一導電型導體層例如是不在電阻式隨機存取記憶胞串中最末端的相鄰兩個堆疊結構之間進行連接。

基於上述，在本發明所提出的電阻式隨機存取記憶體及其製造方法中，由於第二導電型沉積層是使用沉積的方式形成，所以在製造過程中可使得相鄰的堆疊結構中的第二導電型沉積層完全分離，以避免產生電性干擾，進而有效地提升記憶體元件的可靠度。此外，第二導電型沉積層與第一導電型導體層可形成二極體，所以能夠抑制記憶體元件的漏電流，進而防止誤動作產生，因此可有效地提升記憶體元件的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧電阻式隨機存取記憶體

100‧‧‧基底

102‧‧‧第二導電型井區

104‧‧‧第一導電型導體層

106‧‧‧第二導電型沉積材料層

106a‧‧‧第二導電型沉積層

108、112‧‧‧電極材料層

108a、112a‧‧‧電極層

110‧‧‧可變電阻材料層

110a‧‧‧可變電阻層

113‧‧‧硬罩幕層

113a‧‧‧圖案化硬罩幕層

114‧‧‧電阻式隨機存取記憶胞層

114a‧‧‧電阻式隨機存取記憶胞

115、118、122‧‧‧圖案化光阻層

116‧‧‧導線材料層

116a‧‧‧導線

117、124‧‧‧開口

119‧‧‧隔離結構

120‧‧‧堆疊結構

126‧‧‧第二導電型摻雜區

128‧‧‧介電層

130‧‧‧接觸窗

132‧‧‧導線

134‧‧‧電阻式隨機存取記憶胞串

圖1為本發明一實施例的電阻式隨機存取記憶體的上視圖。

圖2A至圖2D為沿著圖1中的I-I’剖面線的電阻式隨機存取記憶體的製造流程剖面圖。

圖3A至圖3D為沿著圖1中的II-II’剖面線的電阻式隨機存取記憶體的製造流程剖面圖。

圖1為本發明一實施例的電阻式隨機存取記憶體的上視圖。為了清楚地進行說明，在圖1中省略介電層的繪示。圖2A至圖2D為沿著圖1中的I-I’剖面線的電阻式隨機存取記憶體的製造流程剖面圖。圖3A至圖3D為沿著圖1中的II-II’剖面線的電阻式隨機存取記憶體的製造流程剖面圖。

在此實施例中，所指的「第一導電型」與「第二導電型」為不同的導電型態。當第一導電型為N型時，第二導電型為P型。當第一導電型為P型時，第二導電型為N型。

首先，請同時參照圖1與圖2A，可選擇性地於基底100中形成第二導電型井區102。基底100例如是矽基底。第二導電型井區102例如是P型井區或N型井區。在此實施例中，第二導電型井區102是以P型井區為例進行說明。第二導電型井區102的形成方法例如是離子植入法。

接著，於基底100上形成第一導電型導體層104。第一導電型導體層104可用以作為埋入式位元線。第一導電型導體層104例如是N型導體層或P型導體層。在此實施例中，第一導電型導體層104是以N型導體層為例進行說明。第一導電型導體層104的形成方法可藉由對基底100進行離子植入製程而形成。此外，第一導電型導體層104亦可藉由臨場摻雜的沉積法所形成，如臨場摻雜的化學氣相沉積法。藉由臨場摻雜的沉積法所形成的第一導電型導體層104的材料例如是摻雜半導體，如摻雜多晶矽。

然後，請同時參照圖1與圖2B，於第一導電型導體層104上沉積第二導電型沉積材料層106。第二導電型沉積材料層106例如是P型沉積材料層或N型沉積材料層。在此實施例中，第二導電型沉積材料層106是以P型沉積材料層為例進行說明。第二導電型沉積材料層106的沉積方法可藉由臨場摻雜的沉積法直接形成，如臨場摻雜的化學氣相沉積法。第二導電型沉積材料層106的材料例如是摻雜半導體，如摻雜多晶矽。

此外，第二導電型沉積材料層106亦可藉由以下方法所形成。於第一導電型導體層104上沉積未摻雜半導體層(未繪示)。於未摻雜半導體層上沉積第二導電型摻雜半導體層(未繪示)。將第二導電型摻雜半導體層中的第二導電型摻質擴散到未摻雜半導體層中，使得未摻雜半導體層亦成為第二導電型摻雜半導體層，而藉由此兩層第二導電型摻雜半導體層形成第二導電型沉積材料層106。將第二導電型摻雜半導體層中的第二導電型摻質擴散到未摻雜半導體層中的方法例如是對第二導電型摻雜半導體層進行回火製程。

接下來，於第二導電型沉積材料層106上形成電極材料層108。電極材料層108的材料例如是鈦、鎳、鉭或銅等金屬材料。電極材料層108的形成方法例如是物理氣相沉積法。

之後，於電極材料層108上形成可變電阻材料層110。可變電阻材料層110的材料例如是金屬氧化物，如氧化鉿、氧化鎂、氧化鎳、氧化鈮、氧化鈦、氧化鋁、氧化釩、氧化鎢、氧化鋅或 氧化鈷。可變電阻材料層110的形成方法例如是化學氣相沉積法。

再者，於可變電阻材料層110上形成電極材料層112。電極材料層112的材料例如是鈦、鎳、鉭或銅等金屬材料。電極材料層112的形成方法例如是物理氣相沉積法。此外，由電極材料層108、可變電阻材料層110與電極材料層112形成位於第二導電型沉積材料層106上的電阻式隨機存取記憶胞層114。

隨後，可選擇性地於電極材料層112上形成硬罩幕層113。硬罩幕層113的材料例如是氮化矽或氧化矽。硬罩幕層113的形成方法例如是化學氣相沉積法。

繼之，於硬罩幕層113上形成圖案化光阻層115。圖案化光阻層115的形成方法例如是藉由進行微影製程而形成。

接著，請同時參照圖1與圖2C，以圖案化光阻層115為罩幕，移除部分硬罩幕層113，而形成圖案化硬罩幕層113a。部分硬罩幕層113的移除方法例如是乾式蝕刻法。

然後，可選擇性地移除圖案化光阻層115。圖案化光阻層115的移除方法例如是乾式去光阻法。

接下來，以圖案化硬罩幕層113a為罩幕，移除部分電阻式隨機存取記憶胞層114、部分第二導電型沉積材料層106、部分第一導電型導體層104與部分第二導電型井區102，而於上述膜層中形成開口117。上述移除步驟所使用的移除方法例如是乾式蝕刻法。

之後，請同時參照圖1與圖2D，於開口117中形成隔離 結構119。隔離結構119例如是淺溝渠隔離結構(STI)。隔離結構119的材料例如是氧化矽。隔離結構119的形成方法例如是先形成填滿開口117的隔離結構材料層(未繪示)，再移除開口117以外的隔離結構材料層而形成。其中，開口117以外的隔離結構材料層的移除方法例如是化學機械研磨法。

再者，移除圖案化硬罩幕層113a。圖案化硬罩幕層113a的移除方法例如是乾式蝕刻法。

隨後，請同時參照圖1與圖3A，於電阻式隨機存取記憶胞層114上形成導線材料層116。導線材料層116的材料例如是摻雜多晶矽或金屬等導體材料。電極材料層112的形成方法例如是化學氣相沉積法或物理氣相沉積法。

繼之，請同時參照圖1與圖3B，於導線材料層116上形成圖案化光阻層118。圖案化光阻層118的形成方法例如是藉由進行微影製程而形成。

接著，以圖案化光阻層118為罩幕，移除部分導線材料層116、部分電阻式隨機存取記憶胞層114與部分第二導電型沉積材料層106，而暴露出第一導電型導體層104，並於第一導電型導體層104上形成堆疊結構120。在此實施例中，堆疊結構120例如是藉由對導線材料層116、電阻式隨機存取記憶胞層114與第二導電型沉積材料層106進行上述自對準的圖案化製程而形成。上述移除步驟所使用的移除方法例如是乾式蝕刻法。

各個堆疊結構120包括第二導電型沉積層106a、電阻式 隨機存取記憶胞114a與導線116a。第二導電型沉積層106a設置於第一導電型導體層104上。電阻式隨機存取記憶胞114a設置於第二導電型沉積層106a上。各個電阻式隨機存取記憶胞114a包括電極層108a、可變電阻層110a、電極層112a。電極層108a設置於第二導電型沉積層106a上。可變電阻層110a設置於電極層108a上。電極層112a設置於可變電阻層110a上。導線116a設置於電阻式隨機存取記憶胞114a上，且可做為字元線使用。

在上述移除步驟中，由於第二導電型沉積材料層106是使用沉積的方式形成，所以可輕易地將位於堆疊結構120之間的第二導電型沉積材料層106移除。因此，可使得相鄰的堆疊結構120中的第二導電型沉積層106a完全分離，以避免產生電性干擾，進而提升記憶體元件的可靠度。

為了確保完全移除位於堆疊結構120之間的第二導電型沉積材料層106，更可選擇性地移除所暴露出的部分第一導電型導體層104。如此一來，位於第二導電型沉積層106a之間的第一導電型導體層104的上表面例如是低於第二導電型沉積層106a的下表面。

此外，由於第二導電型沉積層106a與第一導電型導體層104可形成二極體，所以能夠抑制記憶體元件的漏電流，進而防止誤動作產生，因此可有效地提升記憶體元件的可靠度。

然後，請同時參照圖1與圖3C，移除圖案化光阻層118。圖案化光阻層118的移除方法例如是乾式去光阻法。

接下來，形成圖案化光阻層122。圖案化光阻層122中的開口124暴露出第一導電型導體層104。圖案化光阻層122的形成方法例如是藉由進行微影製程而形成。

之後，在開口所暴露出的第一導電型導體層104中形成第二導電型摻雜區126，而在預定形成的電阻式隨機存取記憶胞串的兩末端的第一導電型導體層104中形成二個第二導電型摻雜區126。第二導電型摻雜區126例如是P型摻雜區或N型摻雜區。在此實施例中，第二導電型摻雜區126是以P型摻雜區為例進行說明。第二導電型摻雜區126的形成方法例如是離子植入法。此外，第二導電型摻雜區126與第一導電型導體層104可形成二極體，所以能夠進一步地抑制記憶體元件的漏電流，進而有效地提升記憶體元件的可靠度。

再者，請同時參照圖1與圖3D，移除圖案化光阻層122。圖案化光阻層122的移除方法例如是乾式去光阻法。

隨後，形成覆蓋堆疊結構120的介電層128。介電層128的材料例如是氧化矽等介電材料。介電層128的形成方法例如是化學氣相沉積法。

繼之，於介電層128中形成接觸窗130。接觸窗130的材料例如是銅或鎢。介電層128可組合使用微影製程、蝕刻製程與沉積製程而形成或藉由金屬鑲嵌法而形成，如單重金屬鑲嵌法。

接著，於堆疊結構120上形成電性連接至第一導電型導體層104的導線132。導線132可藉由接觸窗130而電性連接至第 一導電型導體層104。導線132與堆疊結構120可藉由介電層128而隔離設置。導線132的材料例如是銅或鋁等金屬材料。導線132的形成方法例如是先利用物理氣相沉積法形成導線材料層(未繪示)，再對導線材料層進行圖案化製程而形成。

藉由上述製造方法已完成電阻式隨機存取記憶體10的製作。電阻式隨機存取記憶體10包括電阻式隨機存取記憶胞串134。在此實施例中，繪示出電阻式隨機存取記憶體10中的一串電阻式隨機存取記憶胞串134為例進行說明，但本發明並不以此為限。只要電阻式隨機存取記憶體10包括一串以上電阻式隨機存取記憶胞串134即屬於本發明所保護的範圍。

在此實施例中，導線132與第一導電型導體層104例如是不在電阻式隨機存取記憶胞串134中最末端的相鄰兩個堆疊結構120之間進行連接，而可具有較佳的操作效能，但本發明並不以此為限。所屬技術領域具有通常知識者可依照產品設計需求來對導線132與第一導電型導體層104的電性連接位置進行調整。

以下，藉由圖3D來說明本實施例的電阻式隨機存取記憶體10的結構。

請參照圖3D，電阻式隨機存取記憶體10包括電阻式隨機存取記憶胞串134。電阻式隨機存取記憶胞串134包括基底100、第一導電型導體層104與多個堆疊結構120。第一導電型導體層104設置於基底100上。堆疊結構120分離設置於第一導電型導體層104上。各個堆疊結構120包括第二導電型沉積層106a、 電阻式隨機存取記憶胞114a與導線116a。第二導電型沉積層106a設置於第一導電型導體層104上。位於第二導電型沉積層106a之間的第一導電型導體層104的上表面例如是低於第二導電型沉積層106a的下表面。電阻式隨機存取記憶胞114a設置於第二導電型沉積層106a上。各個電阻式隨機存取記憶胞114a包括可變電阻層110a。可變電阻層110a設置於第二導電型沉積層106a上。各個電阻式隨機存取記憶胞114a更可包括電極層108a與電極層112a。電極層108a設置於可變電阻層110a與第二導電型沉積層106a之間。電極層112a設置於可變電阻層110a與導線116a之間。導線116a設置於電阻式隨機存取記憶胞114a上。

此外，電阻式隨機存取記憶胞串134更可選擇性地包括第二導電型井區102、二個第二導電型摻雜區126與導線132中的至少一者。第二導電型井區102設置於第一導電型導體層104下方的基底100中。第二導電型摻雜區126設置於電阻式隨機存取記憶胞串134兩末端的第一導電型導體層104中。導線132設置於堆疊結構120上。導線132與堆疊結構120可藉由介電層128而隔離設置。導線132可藉由接觸窗130而電性連接至第一導電型導體層104。導線132與第一導電型導體層104例如是不在電阻式隨機存取記憶胞串134中最末端的相鄰兩個堆疊結構120之間進行連接，而可具有較佳的操作效能，但本發明並不以此為限。

基於上述，在上述實施例的電阻式隨機存取記憶體及其製造方法中，由於第二導電型沉積層106a是使用沉積的方式形 成，所以在製造過程中可使得相鄰的堆疊結構120中的第二導電型沉積層106a完全分離，以避免產生電性干擾，進而有效地提升記憶體元件的可靠度。此外，第二導電型沉積層106a與第一導電型導體層104可形成二極體，所以能夠抑制記憶體元件的漏電流，進而防止誤動作產生，因此可有效地提升記憶體元件的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧電阻式隨機存取記憶體

100‧‧‧基底

102‧‧‧第二導電型井區

104‧‧‧第一導電型導體層

106a‧‧‧第二導電型沉積層

108a、112a‧‧‧電極層

110a‧‧‧可變電阻層

114a‧‧‧電阻式隨機存取記憶胞

116a‧‧‧導線

120‧‧‧堆疊結構

126‧‧‧第二導電型摻雜區

128‧‧‧介電層

130‧‧‧接觸窗

132‧‧‧導線

134‧‧‧電阻式隨機存取記憶胞串

Claims (13)

1. 一種電阻式隨機存取記憶體，包括一電阻式隨機存取記憶胞串，其中該電阻式隨機存取記憶胞串包括：一基底；一第一導電型導體層，設置於該基底上；二第二導電型摻雜區，設置於該電阻式隨機存取記憶胞串兩末端的該第一導電型導體層中；以及多個堆疊結構，分離設置於該第一導電型導體層上，其中各該堆疊結構包括：一第二導電型沉積層，設置於該第一導電型導體層上；一電阻式隨機存取記憶胞，設置於該第二導電型沉積層上；以及一第一導線，設置於該電阻式隨機存取記憶胞上。
2. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中各該電阻式隨機存取記憶胞包括一可變電阻層，設置於該第二導電型沉積層上。
3. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中各該電阻式隨機存取記憶胞更包括：一第一電極層，設置於該可變電阻層與該第二導電型沉積層之間；以及一第二電極層，設置於該可變電阻層與該第一導線之間。
4. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其 中該電阻式隨機存取記憶胞串更包括一第二導線，設置於該些堆疊結構上，且與該些堆疊結構隔離設置，其中該第二導線電性連接至該第一導電型導體層。
5. 如申請專利範圍第4項所述的電阻式隨機存取記憶體，其中該第二導線與該第一導電型導體層並非在該電阻式隨機存取記憶胞串中最末端的相鄰兩個堆疊結構之間進行連接。
6. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中位於該些第二導電型沉積層之間的該第一導電型導體層的上表面低於該些第二導電型沉積層的下表面。
7. 一種電阻式隨機存取記憶體的製造方法，包括形成一電阻式隨機存取記憶胞串，其中該電阻式隨機存取記憶胞串的形成方法包括：於一基底上形成一第一導電型導體層；於該電阻式隨機存取記憶胞串兩末端的該第一導電型導體層中形成二第二導電型摻雜區；以及於該第一導電型導體層上分離形成多個堆疊結構，其中各該堆疊結構包括：一第二導電型沉積層，設置於該第一導電型導體層上；一電阻式隨機存取記憶胞，設置於該第二導電型沉積層上；以及一第一導線，設置於該電阻式隨機存取記憶胞上。
8. 如申請專利範圍第7項所述的電阻式隨機存取記憶體的製 造方法，其中該第一導電型導體層的形成方法包括對該基底進行一離子植入製程而形成或藉由一臨場摻雜的沉積法所形成。
9. 如申請專利範圍第7項所述的電阻式隨機存取記憶體的製造方法，其中該些堆疊結構的形成方法包括：於該第一導電型導體層上沉積一第二導電型沉積材料層；於該第二導電型沉積材料層上形成一電阻式隨機存取記憶胞層；於該電阻式隨機存取記憶胞層上形成一第一導線材料層；以及對該第一導線材料層、該電阻式隨機存取記憶胞層與該第二導電型沉積材料層進行一圖案化製程。
10. 如申請專利範圍第9項所述的電阻式隨機存取記憶體的製造方法，其中該第二導電型沉積材料層的沉積方法包括藉由一臨場摻雜的沉積法直接形成或藉由以下方法所形成：於該第一導電型導體層上沉積一未摻雜半導體層；於該未摻雜半導體層上沉積一第二導電型摻雜半導體層；以及將該第二導電型摻雜半導體層中的多個第二導電型摻質擴散到該未摻雜半導體層中。
11. 如申請專利範圍第9項所述的電阻式隨機存取記憶體的製造方法，其中該電阻式隨機存取記憶胞層的形成方法包括：於該第二導電型沉積材料層上形成一第一電極材料層； 於該第一電極材料層上形成一可變電阻材料層；以及於該可變電阻材料層上形成一第二電極材料層。
12. 如申請專利範圍第7項所述的電阻式隨機存取記憶體的製造方法，更包括於該些堆疊結構上形成電性連接至該第一導電型導體層的一第二導線，其中該第二導線與該些堆疊結構隔離設置。
13. 如申請專利範圍第12項所述的電阻式隨機存取記憶體的製造方法，其中該第二導線與該第一導電型導體層並非在該電阻式隨機存取記憶胞串中最末端的相鄰兩個堆疊結構之間進行連接。