KR20220153893A - 저항 변화 메모리 장치 및 그 제조 방법 - Google Patents

저항 변화 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220153893A
KR20220153893A KR1020210061468A KR20210061468A KR20220153893A KR 20220153893 A KR20220153893 A KR 20220153893A KR 1020210061468 A KR1020210061468 A KR 1020210061468A KR 20210061468 A KR20210061468 A KR 20210061468A KR 20220153893 A KR20220153893 A KR 20220153893A
Authority
KR
South Korea
Prior art keywords
layer
diffusion barrier
barrier layer
resistance change
memory device
Prior art date
Application number
KR1020210061468A
Other languages
English (en)
Inventor
조현찬
장인희
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020210061468A priority Critical patent/KR20220153893A/ko
Priority to US17/662,928 priority patent/US20220367800A1/en
Publication of KR20220153893A publication Critical patent/KR20220153893A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H01L45/1233—
    • H01L45/08—
    • H01L45/1253—
    • H01L45/146—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 변화 메모리 장치 및 그 제조 방법이 개시된다. 상기 저항 변화 메모리 장치는, 기판 상에 형성되며 상기 기판의 표면 부위를 노출시키는 콘택홀을 갖는 절연층과, 상기 콘택홀 내에 형성된 하부 전극과, 상기 콘택홀과 상기 하부 전극 사이에 형성된 접착층과, 상기 접착층과 상기 하부 전극 사이에 형성된 제1 확산 방지층과, 상기 절연층과 상기 하부 전극 그리고 상기 접착층과 상기 제1 확산 방지층 상에 형성된 제2 확산 방지층과, 상기 제2 확산 방지층 상에 형성된 저항 변화층과, 상기 저항 변화층 상에 형성된 상부 전극을 포함할 수 있다.

Description

저항 변화 메모리 장치 및 그 제조 방법{RESISTIVE MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명의 실시예들은 저항 변화 메모리 장치 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 저항 변화층의 저항 상태 차이를 이용하여 데이터를 저장하여 ReRAM(Resistive Random Access Memory) 장치로서 사용될 수 있는 저항 변화 메모리 장치 및 그 제조 방법에 관한 것이다.
저항 변화 메모리 장치는 단순한 구조를 갖고 동작 속도가 빠르며 저전력 동작이 가능한 장점이 있다. 상기 저항 변화 메모리 장치는 전하를 저장하는 플래시 메모리 장치와는 다르게 저항 변화층의 저항 상태 차이를 통해 데이터를 저장할 수 있다. 예를 들면, 상기 저항 변화 메모리 장치는 높은 저항 상태(HRS; High Resistance State)와 낮은 저항 상태(LRS; Low Resistance State)를 가질 수 있으며, 아울러 장치를 구성하는 물질과 구조에 따라 여러 단계의 저항 상태를 가질 수도 있다.
상기 저항 변화 메모리 장치의 스위칭 동작은 초기 상태(initial)에서 전도 필라멘트(conductive filament)를 형성하여 낮은 저항 상태가 되는 포밍(Forming) 단계와, 전도 필라멘트가 끊어져 저항이 높아지는 RESET 동작 단계와, 그리고 다시 전도 필라멘트가 생성되어 저항이 낮아지는 SET 동작 단계를 포함할 수 있다.
일 예로서, 상기 저항 변화 메모리 장치는 기판 상에 형성된 트랜지스터와 전기적으로 연결될 수 있다. 이 경우, 상기 트랜지스터와 연결된 콘택 플러그를 하부 전극으로 사용할 수 있으며, 상기 콘택 플러그 상에 저항 변화층과 상부 전극을 형성할 수 있다. 특히, 상기 기판 상에는 콘택홀을 갖는 절연층이 형성될 수 있으며, 상기 콘택홀의 내측면과 상기 콘택홀에 의해 노출된 상기 기판의 표면 부위 상에는 접착층과 확산 방지층이 형성될 수 있다. 일 예로서, 상기 접착층과 확산 방지층으로는 티타늄층과 티타늄 질화물층이 사용될 수 있다.
그러나, 상기와 같은 구조를 갖는 저항 변화 메모리 장치의 경우 상기 포밍 단계 또는 상기 SET 동작 단계에서 상기 저항 변화층 내에 전도 필라멘트가 형성될 수 있으며, 상기 RESET 동작 단계에서 상기 전도 필라멘트가 끊어질 수 있다. 그러나, 상기 접착층으로부터 상기 저항 변화층으로 금속 확산이 발생될 수 있으며 이에 의해 상기 저항 변화층 내에 제2 전도 필라멘트가 형성될 수 있으며, 상기 제2 전도 필라멘트는 상기 금속 확산에 의해 형성되는 것이므로 상기 RESET 동작 단계에서 끊어지지 않고 유지될 수 있다. 결과적으로, 상기 제2 전도 필라멘트로 인해 상기 저항 변화 메모리 장치의 RESET 동작 단계가 정상적으로 수행되지 않을 수 있다.
대한민국 공개특허공보 제10-2013-0011600호 (공개일자 2013년 01월 30일) 대한민국 공개특허공보 제10-2019-0062819호 (공개일자 2019년 06월 07일)
본 발명의 실시예들은 저항 변화층 내에 금속 확산에 의한 제2 전도 필라멘트가 형성되는 것을 방지할 수 있는 저항 변화 메모리 장치 및 그 제조 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 저항 변화 메모리 장치는, 기판 상에 형성되며 상기 기판의 표면 부위를 노출시키는 콘택홀을 갖는 절연층과, 상기 콘택홀 내에 형성된 하부 전극과, 상기 콘택홀과 상기 하부 전극 사이에 형성된 접착층과, 상기 접착층과 상기 하부 전극 사이에 형성된 제1 확산 방지층과, 상기 절연층과 상기 하부 전극 그리고 상기 접착층과 상기 제1 확산 방지층 상에 형성된 제2 확산 방지층과, 상기 제2 확산 방지층 상에 형성된 저항 변화층과, 상기 저항 변화층 상에 형성된 상부 전극을 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 확산 방지층은 상기 제1 확산 방지층과 동일한 물질로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 확산 방지층과 상기 제2 확산 방지층은 금속 질화물로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 확산 방지층은 상기 하부 전극을 노출시키는 개구를 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 개구 내에 형성되는 제3 확산 방지층을 더 포함할 수 있으며, 상기 저항 변화층은 상기 제2 확산 방지층과 상기 제3 확산 방지층 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제3 확산 방지층은 상기 제1 확산 방지층과 동일한 물질로 이루어지며, 상기 제2 확산 방지층은 상기 제1 확산 방지층과 다른 물질로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 확산 방지층과 상기 제3 확산 방지층은 금속 질화물로 이루어질 수 있으며, 상기 제2 확산 방지층은 실리콘 질화물로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화층은, 상기 제2 확산 방지층 상에 형성되는 제1 산화물층과, 상기 제1 산화물층 상에 형성되는 제2 산화물층을 포함하며, 상기 제1 산화물층은 상기 제2 산화물층보다 큰 산소 함량을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화층은, 상기 제2 확산 방지층 상에 형성되는 제1 실리콘 산화물층과, 상기 제1 실리콘 산화물층 상에 형성되는 제2 실리콘 산화물층을 포함하며, 상기 제2 실리콘 산화물층은 상기 제1 실리콘 산화물층보다 많은 개수의 산소 공공들을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 기판의 표면 부위에는 불순물 확산 영역이 형성되며, 상기 접착층은 상기 기판의 표면 부위를 따라 연장할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 상부 전극은 금속 실리사이드로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 상부 전극은 상기 저항 변화층과 동일한 크기를 가질 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 저항 변화 메모리 장치의 제조 방법은, 기판 상에 상기 기판의 표면 부위를 노출시키는 콘택홀을 갖는 절연층을 형성하는 단계와, 상기 콘택홀의 내측면과 상기 콘택홀에 의해 노출된 상기 기판의 표면 부위 상에 접착층을 형성하는 단계와, 상기 접착층 상에 제1 확산 방지층을 형성하는 단계와, 상기 제1 확산 방지층 상에 상기 콘택홀을 매립하도록 하부 전극을 형성하는 단계와, 상기 절연층과 상기 하부 전극 그리고 상기 접착층과 상기 제1 확산 방지층 상에 제2 확산 방지층을 형성하는 단계와, 상기 제2 확산 방지층 상에 저항 변화층을 형성하는 단계와, 상기 저항 변화층 상에 상부 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 확산 방지층과 상기 제2 확산 방지층은 동일한 물질로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제2 확산 방지층은 상기 하부 전극을 노출시키는 개구를 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화 메모리 장치의 제조 방법은, 상기 개구 내에 제3 확산 방지층을 형성하는 단계를 더 포함할 수 있으며, 상기 저항 변화층은 상기 제2 확산 방지층과 상기 제3 확산 방지층 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제3 확산 방지층은 상기 제1 확산 방지층과 동일한 물질로 이루어지며, 상기 제2 확산 방지층은 상기 제1 확산 방지층과 다른 물질로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 확산 방지층과 상기 제3 확산 방지층은 금속 질화물로 이루어지며, 상기 제2 확산 방지층은 실리콘 질화물로 이루어질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 저항 변화층을 형성하는 단계는, 상기 제2 확산 방지층 상에 제1 산화물층을 형성하는 단계와, 상기 제1 산화물층 상에 제2 산화물층을 형성하는 단계를 포함하며, 상기 제1 산화물층은 상기 제2 산화물층보다 큰 산소 함량을 가질 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 제2 확산 방지층에 의해 상기 접착층으로부터 상기 저항 변화층으로 금속 확산이 방지될 수 있다. 이에 따라, 상기 접착층과 상기 상부 전극 사이에서 원하지 않는 제2 전도 필라멘트가 형성되는 것을 방지할 수 있으며, 이를 통해 상기 저항 변화 메모리 장치의 RESET 동작에서 동작 오류를 충분히 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 3 내지 도 10은 도 1에 도시된 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 11 내지 도 13은 도 2에 도시된 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 저항 변화 메모리 장치(100)는 기판(102) 상에 형성된 하부 전극(130)과, 상기 하부 전극(130) 상에 형성된 저항 변화층(134)과, 상기 저항 변화층(134) 상에 형성된 상부 전극(142)을 포함할 수 있다. 예를 들면, 상기 저항 변화 메모리 장치(100)는 실리콘 웨이퍼와 같은 기판(102) 상에 형성된 절연층(120)을 포함할 수 있으며, 상기 하부 전극(130)은 상기 절연층(120) 내에 형성될 수 있다.
구체적으로, 상기 기판(102) 상에는 상기 기판(102)의 표면 부위를 노출시키는 콘택홀(122; 도 4 참조)을 갖는 절연층(120)이 형성될 수 있으며, 상기 하부 전극(130)은 상기 기판(102)의 표면 부위와 전기적으로 연결되도록 상기 콘택홀(122) 내에 형성될 수 있다. 예를 들면, 상기 콘택홀(122)의 내측면 및 상기 콘택홀(122)에 의해 노출된 상기 기판(102)의 표면 부위 상에 접착층(124)이 형성될 수 있으며, 상기 접착층(124) 상에 제1 확산 방지층(126)이 형성될 수 있다. 상기 하부 전극(130)은 상기 콘택홀(122)을 매립하도록 상기 제1 확산 방지층(126) 상에 형성될 수 있다. 상기 접착층(124)은 금속층일 수 있으며 상기 제1 확산 방지층(126)은 금속 질화물층일 수 있다. 예를 들면, 상기 접착층(124)은 티타늄층일 수 있고 상기 제1 확산 방지층(126)은 티타늄 질화물층일 수 있다.
본 발명의 일 실시예에 따르면, 상기 접착층(124)으로부터 상기 저항 변화층(134)으로의 금속 확산 즉 티타늄의 확산을 방지하기 위한 제2 확산 방지층(132)이 상기 절연층(120)과 하부 전극(130) 그리고 상기 접착층(124)과 상기 제1 확산 방지층(126) 상에 형성될 수 있다. 상기 제2 확산 방지층(132)은 상기 제1 확산 방지층(124)과 동일한 물질, 예를 들면, 티타늄 질화물로 이루어질 수 있다. 즉, 상기 제2 확산 방지층(132)은 상기 접착층(124)과 상기 저항 변화층(134) 사이에 형성될 수 있으며, 이에 의해 상기 접착층(124)으로부터 상기 저항 변화층(134)으로 금속 확산이 방지될 수 있다. 결과적으로, 상기 금속 확산에 의해 상기 저항 변화층(134) 내에서 원하지 않는 제2 전도 필라멘트(미도시)가 형성되는 것이 방지될 수 있다.
상기 하부 전극(130)은 금속, 예를 들면, 텅스텐 또는 구리로 이루어질 수 있다. 상기 제2 확산 방지층(132)은 상기 하부 전극(130)과 상기 저항 변화층(134) 사이에 형성될 수 있으며, 이에 의해 상기 하부 전극(130)으로부터 상기 저항 변화층(134)으로 금속 확산이 방지될 수 있다. 결과적으로, 상기 하부 전극(130)과 상기 상부 전극(142) 사이에서 형성되는 전도 필라멘트(미도시)의 제어가 정밀하게 수행될 수 있다.
상기 저항 변화층(134)은 상기 제2 확산 방지층(132) 상에 형성되는 제1 산화물층(136) 및 상기 제1 산화물층(134) 상에 형성되는 제2 산화물층(138)을 포함할 수 있다. 특히, 상기 제1 산화물층(136)은 상기 제2 산화물층(138)보다 큰 산소 함량을 가질 수 있다. 예를 들면, 상기 제1 산화물층(136)은 제1 실리콘 산화물층일 수 있으며, 상기 제2 산화물층(138)은 제2 실리콘 산화물층일 수 있다. 이때, 상기 제2 실리콘 산화물층(138)은 상기 제1 실리콘 산화물층(136)보다 작은 산소 함량을 가질 수 있으며, 이에 의해 상기 제2 실리콘 산화물층(138)은 상기 제1 실리콘 산화물층(136)보다 많은 개수의 산소 공공들(oxygen vacancies)을 가질 수 있다. 상기와 같이 산소 함량이 상대적으로 크고 산소 공공들의 개수가 상대적으로 작은 제1 실리콘 산화물층(136)을 산소 친화도(oxygen affinity)가 상대적으로 높은 상기 제2 확산 방지층(TiN; 132) 상에 형성함으로써 상기 저항 변화 메모리 장치(100)의 RESET 동작 단계가 보다 안정적으로 수행될 수 있다.
상기 저항 변화 메모리 장치(100)는 상기 절연층(120) 상에 형성되는 제2 절연층(144)을 포함할 수 있으며, 상기 제2 절연층(144)은 상기 상부 전극(142)을 노출시키는 제2 콘택홀(146; 도 9 참조)을 가질 수 있다. 상기 제2 콘택홀(146) 내에는 콘택 플러그(154)가 형성될 수 있으며, 상기 상부 전극(142)과 상기 콘택 플러그(154) 사이에는 제2 접착층(148)과 제3 확산 방지층(150)이 형성될 수 있다. 또한, 상기 콘택 플러그(154) 상에는 금속 배선(156)이 형성될 수 있다. 예를 들면, 상기 콘택 플러그(154)는 텅스텐 또는 구리로 이루어질 수 있으며, 상기 금속 배선(156)은 알루미늄으로 이루어질 수 있다. 아울러, 상기 제2 접착층(148)과 상기 제3 확산 방지층(150)으로는 티타늄층과 티타늄 질화물층이 사용될 수 있다.
한편, 상기 기판(102) 상에는 게이트 전극(114)과 게이트 절연막(112) 및 소스/드레인 영역들을 포함하는 트랜지스터(110)가 형성될 수 있다. 특히, 상기 기판(102)의 표면 부위들에는 상기 소스/드레인 영역들로서 기능하는 불순물 확산 영역들(118)이 형성될 수 있으며, 상기 하부 전극(130)은 상기 불순물 확산 영역들(118) 중 하나와 전기적으로 연결될 수 있다. 또한, 도시되지는 않았으나, 상기 불순물 확산 영역들(118)의 표면 부위들에는 오믹 콘택(ohmic contact)으로서 기능하는 금속 실리사이드층(미도시)이 각각 형성될 수 있다. 일 예로서, 상기 불순물 확산 영역들(118)의 표면 부위들에는 오믹 콘택을 구현하기 위한 코발트 실리사이드층이 각각 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 상부 전극(142)은 금속 실리사이드로 이루어질 수 있다. 예를 들면, 상기 상부 전극(142)은 탄탈륨 실리사이드로 이루어질 수 있으며 상기 저항 변화층(134) 및 상기 제2 확산 방지층(132)과 동일한 크기를 가질 수 있다.
도 2는 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치(100)는, 기판(102) 상에 형성되며 상기 기판(102)의 표면 부위를 노출시키는 콘택홀을 갖는 절연층(120)과, 상기 콘택홀 내에 형성된 하부 전극(130)과, 상기 콘택홀과 상기 하부 전극(130) 사이에 형성된 접착층(124)과, 상기 접착층(124)과 상기 하부 전극(130) 사이에 형성된 제1 확산 방지층(126)과, 상기 절연층(120)과 상기 하부 전극(130) 그리고 상기 접착층(124)과 상기 제1 확산 방지층(126) 상에 형성된 제2 확산 방지층(160)과, 상기 제2 확산 방지층(160) 상에 형성된 저항 변화층(134)과, 상기 저항 변화층(134) 상에 형성된 상부 전극(142)을 포함할 수 있다.
상기 기판(102) 상에는 게이트 전극(114)과 게이트 절연막(112) 및 소스/드레인 영역들로서 기능하는 불순물 확산 영역들(118)을 포함하는 트랜지스터(110)가 형성될 수 있으며, 상기 하부 전극(130)은 상기 불순물 확산 영역들(118) 중 하나와 전기적으로 연결될 수 있다. 상기 절연층(120) 상에는 상기 상부 전극(142)을 노출시키는 제2 콘택홀을 갖는 제2 절연층(144)이 형성될 수 있으며, 상기 제2 콘택홀 내에는 제2 접착층(148)과 제4 확산 방지층(166) 및 콘택 플러그(154)가 형성될 수 있다. 아울러, 상기 콘택 플러그(154) 상에는 금속 배선(156)이 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제2 확산 방지층(160)은 상기 하부 전극(130)을 노출시키는 개구(162; 도 11 참조)를 가질 수 있으며, 상기 개구(162) 내에는 제3 확산 방지층(164)이 형성될 수 있다. 이때, 상기 저항 변화층(134)은 상기 제2 확산 방지층(160)과 제3 확산 방지층(164) 상에 형성될 수 있다. 특히, 상기 제3 확산 방지층(164)은 상기 제1 확산 방지층(126)과 동일한 물질로 이루어질 수 있으며, 상기 제2 확산 방지층(160)은 상기 제1 확산 방지층(126)과 다른 물질로 이루어질 수 있다. 예를 들면, 상기 제1 확산 방지층(126)과 제3 확산 방지층(164)은 금속 질화물, 일 예로서, 티타늄 질화물로 이루어질 수 있으며, 상기 제2 확산 방지층(160)은 실리콘 질화물로 이루어질 수 있다. 이때, 상기 제2 확산 방지층(160)은 상기 접착층(124)으로부터 상기 저항 변화층(134)으로 금속 확산을 방지하기 위해 사용되며, 상기 제3 확산 방지층(164)은 상기 하부 전극(130)으로부터 상기 저항 변화층(134)으로 금속 확산을 방지하기 위해 사용될 수 있다.
도 3 내지 도 10은 도 1에 도시된 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 3을 참조하면, 실리콘 웨이퍼와 같은 기판(102)의 표면 부위들에 액티브 영역을 한정하기 위한 소자 분리 영역들(104)이 형성될 수 있다. 일 예로서, 상기 소자 분리 영역들(104)은 STI(Shallow Trench Isolation) 공정을 통해 형성될 수 있으며, 실리콘 산화물 및/또는 실리콘 질화물로 형성될 수 있다.
이어서, 상기 기판(102)의 액티브 영역에는 트랜지스터(110)가 형성될 수 있다. 예를 들면, 상기 기판(102) 상에 게이트 절연막(112)이 형성될 수 있으며, 상기 게이트 절연막(112) 상에 게이트 전극(114)이 형성될 수 있다. 상기 게이트 절연막(112)은 열산화 공정을 통해 형성된 실리콘 산화막일 수 있으며, 상기 게이트 전극(114)은 불순물 도핑된 폴리실리콘으로 이루어질 수 있다. 아울러, 상기 게이트 전극(114)의 측면들 상에는 게이트 스페이서(116)가 형성될 수 있다.
상기 게이트 전극(114)과 인접한 상기 기판(102)의 표면 부위들에는 소스/드레인 영역들로서 기능하는 불순물 확산 영역들(118)이 형성될 수 있다. 예를 들면, 상기 불순물 확산 영역들(118)은 이온 주입 공정 및 열처리 공정에 의해 형성될 수 있다. 아울러, 도시되지는 않았으나, 상기 불순물 확산 영역들(118)의 표면 부위들에는 오믹 콘택 영역이 각각 형성될 수 있다. 예를 들면, 상기 불순물 확산 영역들(118)의 표면 부위들에는 코발트 실리사이드층이 각각 형성될 수 있다.
도 4를 참조하면, 상기 기판(102) 상에는 실리콘 산화물층과 같은 절연층(120)이 형성될 수 있으며, 이어서 상기 기판(102)의 표면 부위, 특히, 상기 불순물 확산 영역들(118) 중 어느 하나를 노출시키는 콘택홀(122)이 형성될 수 있다.
도 5를 참조하면, 상기 절연층(120)과 상기 콘택홀(122)의 내측면 및 상기 콘택홀(122)에 의해 노출된 상기 기판(102)의 표면 부위 상에 접착층(124), 예를 들면, 티타늄층이 형성될 수 있으며, 상기 접착층(124) 상에 제1 확산 방지층(126), 예를 들면, 티타늄 질화물층이 형성될 수 있다. 아울러, 상기 제1 확산 방지층(126) 상에 상기 콘택홀(122)이 매립되도록 도전층(128), 예를 들면, 텅스텐층 또는 구리층이 형성될 수 있다.
도 6을 참조하면, 상기 절연층(120)이 노출되도록 상기 도전층(128)과 상기 제1 확산 방지층(126) 및 상기 접착층(124)을 부분적으로 제거할 수 있으며, 이에 의해 상기 콘택홀(122) 내에 하부 전극(130)이 형성될 수 있다. 예를 들면, 상기 도전층(128)과 상기 제1 확산 방지층(126) 및 상기 접착층(124)은 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 통해 부분적으로 제거될 수 있다. 특히, 상기 화학적 기계적 연마 공정에 의해 상기 접착층(124)과 상기 제1 확산 방지층(126)이 상부로 노출될 수 있다.
도 7을 참조하면, 상기와 같이 하부 전극(130)을 형성한 후 상기 절연층(120)과 상기 하부 전극(130) 그리고 상기 노출된 접착층(124) 및 제1 확산 방지층(126) 상에 제2 확산 방지층(132)과 저항 변화층(134) 및 상부 전극 형성을 위한 제2 도전층(140)이 순차적으로 형성될 수 있다. 예를 들면, 상기 제2 확산 방지층(132)으로서 기능하는 티타늄 질화물층과 상기 저항 변화층(134)으로서 기능하는 실리콘 산화물층이 형성될 수 있다. 특히, 상기 제2 확산 방지층(132) 상에 제1 실리콘 산화물층(136)과 제2 실리콘 산화물층(138)이 순차적으로 형성될 수 있다. 상기 제1 실리콘 산화물층(136)은 상기 제2 실리콘 산화물층(138)보다 큰 산소 함량을 가질 수 있으며, 상기 제2 실리콘 산화물층(138)보다 작은 개수의 산소 공공들을 가질 수 있다. 예를 들면, 상기 제1 실리콘 산화물층(136)과 제2 실리콘 산화물층(138)은 화학 기상 증착 또는 물리 기상 증착을 통해 형성될 수 있다. 상기 저항 변화층(134) 상에는 상기 제2 도전층(140)으로 금속 실리사이드층이 형성될 수 있다. 예를 들면, 상기 제2 도전층(140)으로 상기 저항 변화층(134) 상에는 탄탈륨 실리사이드층이 형성될 수 있다.
도 8을 참조하면, 상기 제2 도전층(140)은 상기 상부 전극(142) 형성을 위해 패터닝될 수 있다. 예를 들면, 도시되지는 않았으나, 상기 제2 도전층(140) 상에 포토레지스트 패턴(미도시)을 형성한 후 상기 포토레지스트 패턴을 이용하는 이방성 식각 공정에 의해 상기 제2 도전층(140)이 패터닝될 수 있으며, 이에 의해 상기 저항 변화층(134) 상에 상부 전극(142)이 형성될 수 있다. 계속해서, 상기 포토레지스트 패턴을 이용하는 이방성 식각 공정에 의해 상기 저항 변화층(134)과 제2 확산 방지층(132)이 순차적으로 패터닝될 수 있다. 결과적으로, 상기 저항 변화층(134) 및 상기 제2 확산 방지층(132)은 상기 상부 전극(142)과 동일한 크기로 패터닝될 수 있다.
도 9를 참조하면, 상기 절연층(120) 및 상기 상부 전극(142) 상에 실리콘 산화물층과 같은 제2 절연층(144)이 형성될 수 있으며, 이어서 상기 상부 전극(142)의 표면 부위를 노출시키는 제2 콘택홀(146)이 형성될 수 있다. 계속해서, 상기 제2 절연층(144)과 상기 제2 콘택홀(146)의 내측면 및 상기 제2 콘택홀(146)에 의해 노출된 상기 상부 전극(142)의 표면 부위 상에 제2 접착층(148)과 제3 확산 방지층(150)이 형성될 수 있으며, 상기 제2 콘택홀(146)이 매립되도록 상기 제3 확산 방지층(150) 상에 제3 도전층(152)이 형성될 수 있다. 예를 들면, 상기 제2 접착층(148) 및 상기 제3 확산 방지층(150)으로 티타늄층과 티타늄 질화물층이 형성될 수 있으며, 상기 제3 도전층(152)으로 텅스텐층 또는 구리층이 형성될 수 있다.
도 10을 참조하면, 상기 제2 절연층(144)이 노출되도록 상기 제3 도전층(152)과 상기 제3 확산 방지층(150) 및 상기 제2 접착층(148)을 부분적으로 제거할 수 있으며, 이에 의해 상기 제2 콘택홀(146) 내에 콘택 플러그(154)가 형성될 수 있다. 예를 들면, 상기 제3 도전층(152)과 상기 제3 확산 방지층(150) 및 상기 제2 접착층(148)은 화학적 기계적 연마 공정을 통해 부분적으로 제거될 수 있다.
상기 콘택 플러그(154) 상에는 금속 배선(156)이 형성될 수 있다. 예를 들면, 상기 제2 절연층(144)과 상기 콘택 플러그(154) 상에는 알루미늄층과 같은 금속층(미도시)이 형성될 수 있으며, 상기 금속 배선(156)은 상기 금속층을 패터닝함으로써 형성될 수 있다.
도 11 내지 도 13은 도 2에 도시된 저항 변화 메모리 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 11을 참조하면, 기판(102)의 표면 부위들에 소자 분리 영역들(104)을 형성한 후 게이트 절연막(112)과 게이트 전극(114) 및 불순물 확산 영역들(118)을 포함하는 트랜지스터(110)를 형성할 수 있다. 이어서, 상기 기판(102) 상에 상기 불순물 확산 영역들(118) 중 어느 하나를 노출시키는 콘택홀을 갖는 절연층(120)을 형성하고, 상기 콘택홀 내에 접착층(124)과 제1 확산 방지층(126) 및 하부 전극(130)을 형성할 수 있다. 상기 접착층(124)과 제1 확산 방지층(126) 및 상기 하부 전극(130)을 형성하는 방법은 도 3 내지 도 6을 참조하여 기 설명된 바와 동일하므로 이에 대한 추가적인 상세 설명은 생략한다.
상기 하부 전극(130)을 형성한 후 상기 절연층(120)과 상기 하부 전극(130) 그리고 상기 접착층(124)과 상기 제1 확산 방지층(126) 상에 제2 확산 방지층(160)이 형성될 수 있다. 이어서, 상기 제2 확산 방지층(160)을 부분적으로 제거하여 상기 하부 전극(130)을 노출시키는 개구(162)를 형성할 수 있다. 상기 제2 확산 방지층(160)은 실리콘 질화물로 이루어질 수 있으며, 상기 개구(162)는 이방성 식각 공정에 의해 형성될 수 있다.
도 12를 참조하면, 상기 개구(162) 내에 제3 확산 방지층(164)을 형성할 수 있다. 예를 들면, 상기 개구(162)가 매립되도록 상기 제2 확산 방지층(160) 상에 티타늄 질화물층을 형성한 후 상기 제2 확산 방지층(160)이 노출되도록 화학적 기계적 연마 공정을 수행함으로써 상기 개구(162) 내에 상기 제3 확산 방지층(164)을 형성할 수 있다. 이때, 상기 제2 확산 방지층(160)은 상기 화학적 기계적 연마 공정에서 스토퍼 층으로서 기능할 수 있다.
도 13을 참조하면, 상기 제2 확산 방지층(160)과 상기 제3 확산 방지층(164) 상에 저항 변화층(134)과 상부 전극(142)을 형성할 수 있으며, 상기 절연층(120)과 상기 상부 전극(142) 상에 제2 콘택홀을 갖는 제2 절연층(144)을 형성할 수 있다. 이어서, 상기 제2 콘택홀 내에 제2 접착층(148)과 제4 확산 방지층(166) 및 콘택 플러그(154)를 형성할 수 있으며, 상기 콘택 플러그(154) 상에 금속 배선(156)을 형성할 수 있다. 상기 저항 변화층(134), 상기 상부 전극(142), 상기 제2 절연층(144), 상기 제2 접착층(148), 상기 제4 확산 방지층(166), 상기 콘택 플러그(154) 및 상기 금속 배선(156)의 형성 방법은 도 7 내지 도 10을 참조하여 기 설명된 바와 실질적으로 동일하므로 이에 대한 설명은 생략한다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 제2 확산 방지층(132, 160)에 의해 상기 접착층(124)으로부터 상기 저항 변화층(134)으로 금속 확산이 방지될 수 있다. 이에 따라, 상기 접착층(124)과 상기 상부 전극(142) 사이에서 원하지 않는 제2 전도 필라멘트가 형성되는 것을 방지할 수 있으며, 이를 통해 상기 저항 변화 메모리 장치(100)의 RESET 동작에서 동작 오류를 충분히 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 저항 변화 메모리 장치 102 : 기판
104 : 소자 분리 영역 110 : 트랜지스터
112 : 게이트 절연막 114 : 게이트 전극
118 : 불순물 확산 영역 120 : 절연층
122 : 콘택홀 124 : 접착층
126 : 제1 확산 방지층 130 : 하부 전극
132 : 제2 확산 방지층 134 : 저항 변화층
136 : 제1 실리콘 산화물층 138 : 제2 실리콘 산화물층
142 : 상부 전극 144 : 제2 절연층
146 : 제2 콘택홀 148 : 제2 접착층
150 : 제3 확산 방지층 154 : 콘택 플러그
156 : 금속 배선

Claims (20)

  1. 기판 상에 형성되며 상기 기판의 표면 부위를 노출시키는 콘택홀을 갖는 절연층;
    상기 콘택홀 내에 형성된 하부 전극;
    상기 콘택홀과 상기 하부 전극 사이에 형성된 접착층;
    상기 접착층과 상기 하부 전극 사이에 형성된 제1 확산 방지층;
    상기 절연층과 상기 하부 전극 그리고 상기 접착층과 상기 제1 확산 방지층 상에 형성된 제2 확산 방지층;
    상기 제2 확산 방지층 상에 형성된 저항 변화층; 및
    상기 저항 변화층 상에 형성된 상부 전극을 포함하는 것을 특징으로 하는 저항 변화 메모리 장치.
  2. 제1항에 있어서, 상기 제2 확산 방지층은 상기 제1 확산 방지층과 동일한 물질로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
  3. 제2항에 있어서, 상기 제1 확산 방지층과 상기 제2 확산 방지층은 금속 질화물로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
  4. 제1항에 있어서, 상기 제2 확산 방지층은 상기 하부 전극을 노출시키는 개구를 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  5. 제4항에 있어서, 상기 개구 내에 형성되는 제3 확산 방지층을 더 포함하며,
    상기 저항 변화층은 상기 제2 확산 방지층과 상기 제3 확산 방지층 상에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치.
  6. 제5항에 있어서, 상기 제3 확산 방지층은 상기 제1 확산 방지층과 동일한 물질로 이루어지며,
    상기 제2 확산 방지층은 상기 제1 확산 방지층과 다른 물질로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
  7. 제6항에 있어서, 상기 제1 확산 방지층과 상기 제3 확산 방지층은 금속 질화물로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
  8. 제6항에 있어서, 상기 제2 확산 방지층은 실리콘 질화물로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
  9. 제1항에 있어서, 상기 저항 변화층은,
    상기 제2 확산 방지층 상에 형성되는 제1 산화물층과,
    상기 제1 산화물층 상에 형성되는 제2 산화물층을 포함하며,
    상기 제1 산화물층은 상기 제2 산화물층보다 큰 산소 함량을 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  10. 제1항에 있어서, 상기 저항 변화층은,
    상기 제2 확산 방지층 상에 형성되는 제1 실리콘 산화물층과,
    상기 제1 실리콘 산화물층 상에 형성되는 제2 실리콘 산화물층을 포함하며,
    상기 제2 실리콘 산화물층은 상기 제1 실리콘 산화물층보다 많은 개수의 산소 공공들을 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  11. 제1항에 있어서, 상기 기판의 표면 부위에는 불순물 확산 영역이 형성되며,
    상기 접착층은 상기 기판의 표면 부위를 따라 연장하는 것을 특징으로 하는 저항 변화 메모리 장치.
  12. 제1항에 있어서, 상기 상부 전극은 금속 실리사이드로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치.
  13. 제1항에 있어서, 상기 상부 전극은 상기 저항 변화층과 동일한 크기를 갖는 것을 특징으로 하는 저항 변화 메모리 장치.
  14. 기판 상에 상기 기판의 표면 부위를 노출시키는 콘택홀을 갖는 절연층을 형성하는 단계;
    상기 콘택홀의 내측면과 상기 콘택홀에 의해 노출된 상기 기판의 표면 부위 상에 접착층을 형성하는 단계;
    상기 접착층 상에 제1 확산 방지층을 형성하는 단계;
    상기 제1 확산 방지층 상에 상기 콘택홀을 매립하도록 하부 전극을 형성하는 단계;
    상기 절연층과 상기 하부 전극 그리고 상기 접착층과 상기 제1 확산 방지층 상에 제2 확산 방지층을 형성하는 단계;
    상기 제2 확산 방지층 상에 저항 변화층을 형성하는 단계; 및
    상기 저항 변화층 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 확산 방지층과 상기 제2 확산 방지층은 동일한 물질로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  16. 제14항에 있어서, 상기 제2 확산 방지층은 상기 하부 전극을 노출시키는 개구를 갖는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  17. 제16항에 있어서, 상기 개구 내에 제3 확산 방지층을 형성하는 단계를 더 포함하며,
    상기 저항 변화층은 상기 제2 확산 방지층과 상기 제3 확산 방지층 상에 형성되는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  18. 제17항에 있어서, 상기 제3 확산 방지층은 상기 제1 확산 방지층과 동일한 물질로 이루어지며,
    상기 제2 확산 방지층은 상기 제1 확산 방지층과 다른 물질로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  19. 제18항에 있어서, 상기 제1 확산 방지층과 상기 제3 확산 방지층은 금속 질화물로 이루어지며,
    상기 제2 확산 방지층은 실리콘 질화물로 이루어지는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
  20. 제14항에 있어서, 상기 저항 변화층을 형성하는 단계는,
    상기 제2 확산 방지층 상에 제1 산화물층을 형성하는 단계와,
    상기 제1 산화물층 상에 제2 산화물층을 형성하는 단계를 포함하며,
    상기 제1 산화물층은 상기 제2 산화물층보다 큰 산소 함량을 갖는 것을 특징으로 하는 저항 변화 메모리 장치의 제조 방법.
KR1020210061468A 2021-05-12 2021-05-12 저항 변화 메모리 장치 및 그 제조 방법 KR20220153893A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210061468A KR20220153893A (ko) 2021-05-12 2021-05-12 저항 변화 메모리 장치 및 그 제조 방법
US17/662,928 US20220367800A1 (en) 2021-05-12 2022-05-11 Resistive memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210061468A KR20220153893A (ko) 2021-05-12 2021-05-12 저항 변화 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220153893A true KR20220153893A (ko) 2022-11-21

Family

ID=83998963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210061468A KR20220153893A (ko) 2021-05-12 2021-05-12 저항 변화 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20220367800A1 (ko)
KR (1) KR20220153893A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011600A (ko) 2011-07-22 2013-01-30 광주과학기술원 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR20190062819A (ko) 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011600A (ko) 2011-07-22 2013-01-30 광주과학기술원 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR20190062819A (ko) 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법

Also Published As

Publication number Publication date
US20220367800A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11856797B2 (en) Resistive switching random access memory with asymmetric source and drain
TWI517468B (zh) 電阻式隨機存取記憶胞及具有埋入型電阻式隨機存取記憶胞之邏輯裝置之製造方法
CN102668078B (zh) 用于增加存储器密度的方法、结构及装置
JP5437596B2 (ja) 可変抵抗不揮発性メモリセル及びそれの製造方法
US7804703B2 (en) Phase change memory device having Schottky diode and method of fabricating the same
US20180102395A1 (en) High density resistive random access memory (rram)
US9455403B1 (en) Semiconductor structure and method for manufacturing the same
CN104659050A (zh) Rram器件的顶电极阻挡层
US20150137059A1 (en) Resistive Random Access Memory (RRAM) with Improved Forming Voltage Characteristics and Method for Making
US8865558B2 (en) Method of forming a phase change material layer pattern and method of manufacturing a phase change memory device
US8298938B2 (en) Phase change memory cell structures and methods
US20210057489A1 (en) Memory cell manufacturing method
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
TW202109767A (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
US11495637B2 (en) Resistive random access memory and method of manufacturing the same
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
KR20220153893A (ko) 저항 변화 메모리 장치 및 그 제조 방법
KR20160043208A (ko) 가변 저항 메모리 소자의 제조 방법
US20210384202A1 (en) Semiconductor structure and method of forming the same
US11075247B2 (en) Circuit structure and method for resistive RAM with self aligned contacts in zero-via layer
US11289649B2 (en) Non-volatile memory elements with a narrowed electrode
KR100558491B1 (ko) 상 변화 기억소자 및 그 제조방법
KR20100000927A (ko) 상변화 메모리 장치의 제조 방법
US20230301216A1 (en) Resistive memory device and method of manufacturing the same
TWI572074B (zh) 電阻式隨機存取記憶體及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination