KR101340570B1 - 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 - Google Patents
비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101340570B1 KR101340570B1 KR1020110140992A KR20110140992A KR101340570B1 KR 101340570 B1 KR101340570 B1 KR 101340570B1 KR 1020110140992 A KR1020110140992 A KR 1020110140992A KR 20110140992 A KR20110140992 A KR 20110140992A KR 101340570 B1 KR101340570 B1 KR 101340570B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance change
- resistance
- memory device
- voltage
- change memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 238000000034 method Methods 0.000 title description 10
- 230000008859 change Effects 0.000 claims abstract description 117
- 230000015654 memory Effects 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 16
- 230000006399 behavior Effects 0.000 claims description 15
- 230000010354 integration Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 36
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 230000000295 complement effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법이 개시된다. 본 발명에 의한 비휘발성 저항 스위칭 메모리 소자는 제1 하부 전극, 제1 저항 변화층 및 제1 상부 전극을 포함하는 제1 저항 변화 메모리 및 상기 제1 저항 변화 메모리 상에 형성되며, 제2 하부 전극, 제2 저항 변화층 및 제2 상부 전극을 포함하는 제2 저항 변화 메모리를 포함하되, 상기 제1 저항 변화층과 상기 제2 저항 변화층은 서로 다른 물질을 적어도 하나 포함하는 이종의 저항 변화 메모리의 접합으로 형성됨으로써 보다 확장된 동작 전압 윈도우를 확보할 수 있을 뿐만 아니라, 빠른 스위칭 속도, 우수한 안정성을 나타낼 수 있다. 또한, 본 발명에 의한 비휘발성 저항 스위칭 메모리 소자의 제조방법은, 제1 하부 전극, 제1 저항 변화층 및 제1 상부 전극을 순차 적층하여 제1 저항 변화 메모리를 형성하는 단계 및 상기 제1 저항 변화 메모리 상에 제2 하부 전극, 제2 저항 변화층 및 제2 상부 전극을 순차 적층하여 제2 저항 변화 메모리를 형성하는 단계를 포함하되, 상기 제1 저항 변화층과 상기 제2 저항 변화층은 서로 다른 물질을 적어도 하나 포함하도록 제조함으로써 동작 전압 윈도우를 조절할 수 있으며, 크로스-포인트 어레이 구조의 구현시 워드라인의 갯수를 현저히 증가시킬 수 있어 소자의 고집적에 유리하다.
Description
본 발명은 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 이종의 저항 변화 메모리(ReRAM) 접합을 통해 형성되어 보다 확장된 동작 전압 윈도우를 확보할 수 있는 상보형 저항 스위칭 메모리 소자 및 일정한 조건을 만족하는 이종의 저항 변화 메모리(ReRAM) 두 개를 상, 하부에 적층 배치함으로써 동작 전압 윈도우를 제어할 수 있는 상보형 저항 스위칭 메모리 소자의 제조방법에 관한 것이다.
최근 저항 변화 메모리(Resistance random access memory, ReRAM)는 간단한 구조, 낮은 소비전력, 높은 집적도, 우수한 확장성 및 빠른 스위칭 속도 등의 이점으로 인해 차세대 비휘발성 메모리 중 하나로 광범위하게 연구되고 있다. 이는 금속-절연층-금속(Metal-Insulator-Metal)으로 구성된 MIM 커패시터 구조를 가지고, 인가되는 전압에 따라 절연층의 저항이 높은 상태(고저항 상태, HRS)와 낮은 상태(저저항 상태, LRS)로 스위칭되는 저항의 고저 변화를 통해 정보를 저장하는 방식으로 동작한다.
특히, 크로스-포인트 어레이(cross-point array) 구조는 고집적의 ReRAM을 구현하는 데 적합한 집적 구조로 널리 이용되고 있다. 그러나, 상기 크로스-포인트 어레이 구조는 복수개의 ReRAM으로만 구성되어 있으므로, 선택되지 않은 저저항 상태의 셀을 통한 예기치 못한 전류 흐름인 스니크 패스(sneak path)를 유발시키고, 이는 오독(misreading)을 일으키는 문제점이 있었다. 또한, 오독과 스니크 패스는 어레이 구조의 크기를 제한하며, 전력 소비의 증가를 가져오는 문제점이 있었다.
상기의 문제점을 해결하기 위해 오보닉 스위치(Ovonic threshold switch, OTS), 다이오드, 트랜지스터 등 다양한 종류의 선택 소자 또는 상보형 저항 스위칭(complementary resistive switch, CRS) 메모리 소자를 이용하는 방법이 제안되었다[Y. Sasago, M. Kinoshita, T. Morikawa et al., "cross-point phase change memory with 4F2 cell size driven by low-contact-resistivity poly-Si diode.", Symposium on VLSI Technology, 2B-1, 2009., N Zhong, H. Shima, and H. Akinaga, "Switchable Pt/TiO2 -x/Pt Schottky diodes", Japanese Journal of Applied Physics, vol. 48, pp. 05DF03, 2009., E. Linn, R. Rosezin, C. Kugeler, and R. Waser, "complementary resistive switches for passive nanocrossbar memories, Nat. Mater., vol. 9, pp. 403-406, May 2010].
이중에서도, 두 개의 ReRAM이 접합된 형태를 가지는 CRS 메모리 소자는 메모리 기능을 가지면서도, 오독과 스니크 패스의 문제점을 해결할 수 있어 각광받고 있다. 그러나, 상기 CRS 메모리 소자는 주로 동종의 ReRAM 두 개를 접합하여 형성하는 바, 상기와 같이 동종의 ReRAM을 이용하여 형성된 CRS 메모리 소자의 경우 소거, 쓰기 및 읽기 동작 등을 수행하기 위한 동작 전압의 값이 고정되어 동작 전압 윈도우(operation voltage windows)를 확보하는 데 한계가 있었다.
이에 본 발명의 제 1 목적은, 이종의 저항 변화 메모리 간의 접합을 통해 형성됨으로써 보다 확장된 동작 전압 윈도우를 확보할 수 있는 비휘발성 저항 스위칭 메모리 소자를 제공하는 데 있다.
또한, 본 발명의 제 2 목적은, 일정한 조건을 만족하는 저항 변화 메모리 두 개를 상, 하부에 적층, 배치하여 동작 전압 윈도우를 제어할 수 있는 비휘발성 저항 스위칭 메모리 소자의 제조방법을 제공하는 데 있다.
상기 제 1 목적을 달성하기 위한 본 발명은, 제1 하부 전극, 제1 저항 변화층 및 제1 상부 전극을 포함하는 제1 저항 변화 메모리 및 상기 제1 저항 변화 메모리 상에 형성되며, 제2 하부 전극, 제2 저항 변화층 및 제2 상부 전극을 포함하는 제2 저항 변화 메모리를 포함하되, 상기 제1 저항 변화층과 상기 제2 저항 변화층은 서로 다른 물질을 적어도 하나 포함하는 것을 특징으로 한다.
또한, 상기 제 2 목적을 달성하기 위한 본 발명은, 제1 하부 전극, 제1 저항 변화층 및 제1 상부 전극을 순차 적층하여 제1 저항 변화 메모리를 형성하는 단계 및 상기 제1 저항 변화 메모리 상에 제2 하부 전극, 제2 저항 변화층 및 제2 상부 전극을 순차 적층하여 제2 저항 변화 메모리를 형성하는 단계를 포함하되, 상기 제1 저항 변화층과 상기 제2 저항 변화층은 서로 다른 물질을 적어도 하나 포함하는 것을 특징으로 한다.
본 발명에 의한 비휘발성 저항 스위칭 메모리 소자는, 서로 다른 종류의 저항 변화 메모리를 포함함으로써 보다 확장된 동작 전압 윈도우를 확보할 수 있을 뿐만 아니라, 빠른 스위칭 속도, 우수한 안정성을 나타내는 효과가 있다.
또한, 본 발명에 의한 비휘발성 저항 스위칭 메모리 소자의 제조방법은, 일정한 조건을 만족하는 두 개의 저항 변화 메모리를 적층, 배치하여 소자를 제조함으로써 동작 전압 윈도우를 조절할 수 있으며, 크로스-포인트 어레이 구조의 구현시 워드라인의 갯수를 현저히 증가시킬 수 있어 소자의 고집적에 유리한 효과가 있다.
도 1은 본 발명의 비휘발성 저항 스위칭 메모리 소자의 단면도이다.
도 2는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 동작 전압을 조절하는 원리를 설명하기 위한 개념도이다.
도 3a는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자를 구성하는 제1 ReRAM 및 제2 ReRAM의 I-V 곡선을 나타내는 그래프들이다.
도 3b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 I-V 곡선을 나타내는 그래프이다.
도 4는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 읽기 전압 윈도우(read-voltage windows)를 나타내는 그래프이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 펄스 내구성(pulse endurance)을 나타내는 그래프들이다.
도 6은 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자에 펄스 전압을 인가한 경우 소자의 동작을 설명하는 개념도이다.
도 7a는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자로 구성되는 하프 리드(half-read) 크로스-포인트 어레이 구조를 나타내는 도면이다.
도 7b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자로 구성되는 크로스-포인트 어레이 구조의 워드라인의 갯수에 따른 판독 마진(readout margin)을 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 동작 전압을 조절하는 원리를 설명하기 위한 개념도이다.
도 3a는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자를 구성하는 제1 ReRAM 및 제2 ReRAM의 I-V 곡선을 나타내는 그래프들이다.
도 3b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 I-V 곡선을 나타내는 그래프이다.
도 4는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 읽기 전압 윈도우(read-voltage windows)를 나타내는 그래프이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 펄스 내구성(pulse endurance)을 나타내는 그래프들이다.
도 6은 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자에 펄스 전압을 인가한 경우 소자의 동작을 설명하는 개념도이다.
도 7a는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자로 구성되는 하프 리드(half-read) 크로스-포인트 어레이 구조를 나타내는 도면이다.
도 7b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자로 구성되는 크로스-포인트 어레이 구조의 워드라인의 갯수에 따른 판독 마진(readout margin)을 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층들 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 구성요소에 대해 유사한 참조부호를 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함하여 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 비휘발성 저항 스위칭 메모리 소자의 단면도이다.
본 발명의 비휘발성 저항 스위칭 메모리 소자는, 제1 하부 전극(120), 제1 저항 변화층(140) 및 제1 상부 전극(160)을 포함하는 제1 저항 변화 메모리(100) 및 상기 제1 저항 변화 메모리(100) 상에 형성되며, 제2 하부 전극(220), 제2 저항 변화층(240) 및 제2 상부 전극(260)을 포함하는 제2 저항 변화 메모리(200)를 포함하되, 상기 제1 저항 변화층(140)과 상기 제2 저항 변화층(240)은 서로 다른 물질을 적어도 하나 포함한다. 즉, 본 발명의 비휘발성 저항 스위칭 메모리 소자는 이종의 저항 변화 메모리 두 개를 접합하여 상보형 저항 스위칭 특성을 나타낼 수 있다.
상보형 저항 스위칭 특성을 나타내기 위하여, 제1 저항 변화 메모리(100)와 제2 저항 변화 메모리(200)의 리셋 전압은 셋 전압보다 크거나 같을 수 있다(제1 조건).
이 때, 상기 제1 저항 변화 메모리(100)와 제2 저항 변화 메모리(200)는 전도성 필라멘트 모델(conducting filament model) 저항 스위칭 특성을 가질 수 있다. 이는 셋 또는 리셋 과정에서 발생하는 저항 스위칭을 저항 변화층의 전도성 필라멘트 경로의 생성/소멸과 관련되는 것으로서, 초기 고저항 상태의 저항 변화층에 일정 전압을 인가하는 경우, 고저항 상태에서 저저항 상태로 스위칭이 일어나며, 상기 과정을 셋(set)이라 하고, 이 때 저항 변화층에 특정 임계 전압 이상의 전압이 인가되면 국소적으로 전도성 필라멘트가 생성되어 상기 전도성 필라멘트 경로를 통해 전류가 흐르게 된다. 이후, 또 다른 일정 전압을 인가하는 경우 저항 변화층은 다시 고저항 상태로 바뀌게 되며, 상기 과정을 리셋(reset)이라 하고, 리셋 전압이 인가되고 임계 전류가 흐르면 전도성 필라멘트는 소멸된다.
본 발명의 비휘발성 저항 스위칭 메모리 소자는 상기 전도성 필라멘트 저항 스위칭 특성을 따르며, 리셋 전압이 셋 전압보다 크거나 같은 값을 가지는 두 개의 저항 변화 메모리를 포함할 수 있다.
이를 통해 제1 저항 변화 메모리(100)와 제2 저항 변화 메모리(200)의 접합으로 형성된 본 발명의 비휘발성 저항 스위칭 메모리 소자는 전형적인 상보형 저항 스위칭(CRS) 거동을 나타낸다. 이 때, 상기 셋 전압에서 각 저항 변화 메모리는 고저항 상태(HRS)에서 저저항 상태(LRS)로 스위칭되며, 리셋 전압에서는 이와 반대로 저저항 상태(LRS)에서 고저항 상태(HRS)로 스위칭된다. 따라서, 본 발명의 비휘발성 저항 스위칭 메모리 소자는 전형적인 단일 저항 변화 메모리의 스위칭 과정을 따른다.
또한, 각각의 저항 변화 메모리는 셀프-컴플라이언스 전류 거동을 나타낼 수 있다(제2 조건). 이를 통해, 읽기 동작 수행시 과전류가 흐르는 것을 억제하여 소자의 절연 파괴(break-down)를 방지할 수 있다.
마지막으로, 어느 하나의 바이어싱 영역에서, 제1 저항 변화 메모리와 제2 저항 변화 메모리는 서로 다른 스위칭 거동을 나타낼 수 있다(제3 조건).
예컨대, 양의 전압 인가((+) 바이어싱) 영역에서 제1 저항 변화 메모리(100)는 리셋 거동을 나타내며, 제2 저항 변화 메모리(200)는 셋 거동을 나타낼 수 있다. 즉, 단일 저항 변화 메모리들은 서로 다른 극성의 셋 전압과 리셋 전압을 가지므로, 이중 어느 하나가 저저항 상태(LRS)로 스위칭되는 경우, 나머지 다른 하나는 고저항 상태(HRS)로 스위칭된다.
상기의 조건들을 만족하는 본 발명의 비휘발성 저항 스위칭 메모리 소자는 지우기, 쓰기 및 읽기 전압 등의 동작 전압을 제어할 수 있는 이점이 있다. 또한, 비대칭적인 전류-전압 거동을 나타내어 확장된 읽기 전압 윈도우(△V)를 가져오는 이점이 있다. 상기 읽기 전압 윈도우(△V) 영역의 확장은 본 발명의 비휘발성 저항 스위칭 메모리 소자를 구성하는 이종의 저항 변화 메모리의 셋 전압과 리셋 전압의 현저한 차이에 기인한다. 양의 전압 인가 영역 또는 음의 전압 인가 영역에서 어느 하나의 저항 변화 메모리의 셋 전압은 나머지 하나의 저항 변화 메모리의 리셋 전압보다 명백히 작은 값을 가진다. 이로 인해 본 발명의 비휘발성 저항 스위칭 메모리 소자는 큰 폭으로 확장된 읽기 전압 윈도우(△V) 영역을 가진다.
한편, 본 발명의 비휘발성 저항 스위칭 메모리 소자의 제조방법은, 제1 하부 전극, 제1 저항 변화층 및 제1 상부 전극을 순차 적층하여 제1 저항 변화 메모리를 형성하는 단계 및 상기 제1 저항 변화 메모리 상에 제2 하부 전극, 제2 저항 변화층 및 제2 상부 전극을 순차 적층하여 제2 저항 변화 메모리를 형성하는 단계를 포함하되, 상기 제1 저항 변화층과 상기 제2 저항 변화층은 서로 다른 물질을 적어도 하나 포함한다.
상기와 같이 제1 저항 변화 메모리 상에 제2 저항 변화 메모리를 순차 적층하여 형성되는 비휘발성 저항 스위칭 메모리 소자는, 상보형 저항 스위칭 특성을 나타낸다.
이 때, 하부의 제1 저항 변화 메모리와 상부의 제2 저항 변화 메모리의 리셋 전압은 각각의 셋 전압보다 크거나 같아야 하는 조건을 만족하도록 각 층의 물질을 선택한다(제1 조건). 본 발명의 비휘발성 저항 스위칭 메모리 소자는 전도성 필라멘트 저항 스위칭 특성을 따르며, 리셋 전압이 셋 전압보다 크거나 같은 값을 가지는 두 개의 저항 변화 메모리를 순차 적층하여 형성된다.
또한, 상, 하부에 형성되는 저항 변화 메모리 각각은 셀프-컴플라이언스 전류 거동을 나타내도록 형성된다(제2 조건). 이를 통해, 읽기 동작 수행시 과전류가 흐르는 것을 억제하여 소자의 절연 파괴(break-down)를 방지할 수 있다.
상기의 제1 조건과 제2 조건을 만족하는 저항 변화 메모리를 형성하기 위하여 각 층의 구성물질을 선택하는 것이 바람직하다. 이 때, 상기의 두 조건을 만족하지 않는 경우, 이를 만족시키는 저항 변화 메모리로의 전환을 위해 외부 저항을 연결하는 방법을 사용할 수 있다.
마지막으로, 어느 하나의 바이어싱 영역에서, 제1 저항 변화 메모리와 제2 저항 변화 메모리는 서로 다른 스위칭 거동을 나타내도록 각 층의 구성물질을 선택한다(제3 조건). 상기의 조건을 만족시키기 위해 하부에 형성되는 제1 저항 변화 메모리와 상부에 형성되는 제2 저항 변화 메모리의 적층 순서를 변화시킬 수 있다.
제1 하부 전극 및 제2 하부 전극은 Pt, Au, Al, Cu, Ti, W 또는 이들의 합금 및 TiN 또는 WN를 포함하는 질화물 중에서 적어도 하나 선택될 수 있다. 그러나, 이에 제한되는 것은 아니며, 통상적으로 저항 변화 메모리의 하부 전극으로 사용되는 물질을 사용할 수 있다. 이 때, 상기 제1 하부 전극과 제2 하부 전극은 서로 동일하거나 다른 물질을 포함할 수 있다.
제1 저항 변화층 및 제2 저항 변화층은 2원계 금속산화물 계열 또는 페로브스카이트막일 수 있다. 상기 2원계 금속산화물 계열은 TiO2, NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5일 수 있으며, 페로브스카이트막은 SrTiO3, Nb가 도핑된 SrTiO3, Cr이 도핑된 SrTiO3, BaTiO3, LaMnO3, SrMnO3, PrTiO3을 포함할 수 있다. 또한 Pr1 - xCaxMnO3(0≤x≤1), La1 - xCaxMnO3(0≤x≤1)을 포함할 수 있다. 상기 제1 또는 제2 저항 변화층은 단일층 또는 다중층으로 구성될 수 있다. 이 때, 제1 저항 변화층 및 제2 저항 변화층은 서로 다른 스위칭 거동을 나타내기 위해 서로 다른 물질을 적어도 하나 포함할 수 있다. 예컨대, 제1 저항 변화층이 TiO2을 포함하는 경우, 제2 저항 변화층은 HFOx, ZrOx 또는 이들이 조합을 포함할 수 있다. 그러나, 이에 한정되는 것은 아니며, 서로 다른 스위칭 거동을 나타낼 수 있는 물질이라면 제한없이 사용될 수 있다.
또한, 제1 상부 전극 및 제2 상부 전극은 Pt, Au, Al, Cu, Ti, W 또는 이들의 합금 및 TiN 또는 WN를 포함하는 질화물 중에서 적어도 하나 선택될 수 있다. 그러나, 이에 제한되는 것은 아니며, 통상적으로 저항 변화 메모리의 상부 전극으로 사용되는 물질을 사용할수 있다. 이 때, 상기 제1 상부 전극과 제2 상부 전극은 서로 동일하거나 다른 물질을 포함할 수 있다.
상기 각 층은 스퍼터링법(sputtering), RF 스퍼터링법, 마그네트론 RF 스퍼터링법, 펄스 레이저 증착법(PLD), 화학 기상 증착법(CVD), 플라즈마 강화 화학 기상 증착법(PECVD) 원자층 증착법(ALD) 또는 분자선 에피택시 증착법(MBE) 등을 이용하여 물질의 종류에 따라 약 5 내지 500nm의 두께로 형성할 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
실험예
하부 전극으로 TiN, 저항 변화층으로 TiOx(0≤x≤2), 상부 전극으로 Ir을 채용한 제1 저항 변화 메모리(제1 ReRAM)과, 하부 전극으로 TiN, 저항 변화층으로 HfOx(0≤x≤2)/ZrOx(0≤x≤2)의 이중층, 상부 전극으로 W을 채용한 제2 저항 변화 메모리(제2 ReRAM)을 접합하여 상보형 저항 스위칭 메모리 소자(CRS)를 제조하였다. 상기 CRS 메모리 소자는 하부에서부터 TiN/TiOx/Ir/TiN/HfOx/ZrOx/W의 순서로 적층된 구조를 가진다.
도 2는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 동작 전압을 조절하는 원리를 설명하기 위한 개념도이다.
도 2를 참조하면, 제1 ReRAM(TiN/TiOx/Ir)은 음의 셋 전압과 양의 리셋 전압을 가지는 반면, 제2 ReRAM(TiN/HfOx/ZrOx/W)은 양의 셋 전압과 음의 리셋 전압을 가진다. 더욱이, 제1 ReRAM 및 제2 ReRAM은 공통적으로 셋 전압의 크기에 비해 리셋 전압의 크기가 크다. 상기의 특성으로 인해 제1 ReRAM과 제2 ReRAM의 접합으로 형성된 CRS 메모리 소자는 전형적인 상보형 저항 스위칭(CRS) 거동을 나타낸다. 이 때, 상기 셋 전압에서 각 ReRAM은 고저항 상태(HRS)에서 저저항 상태(LRS)로 스위칭되며, 리셋 전압에서는 이와 반대로 저저항 상태(LRS)에서 고저항 상태(HRS)로 스위칭된다.
이종의 ReRAM이 접합하여 형성된 CRS 메모리 소자는 전형적인 단일 ReRAM의 스위칭 과정을 따른다. 상기 CRS 메모리 소자를 구성하는 단일 ReRAM들은 서로 다른 극성의 셋 전압과 리셋 전압을 가지므로, 상기 CRS 메모리 소자를 구성하는 단일 ReRAM 중 어느 하나가 저저항 상태(LRS)로 스위칭되는 경우, 나머지 다른 하나의 ReRAM은 고저항 상태(HRS)로 스위칭된다.
예컨대, 소거 전압(Verase)을 인가하는 경우, 제1 ReRAM은 저저항 상태에서 고저항 상태로 스위칭되는 반면, 제2 ReRAM은 저저항 상태이며, 소거 동작이 수행된다("0" state). 한편, 쓰기 전압(Vwrite)을 인가하는 경우, 제1 ReRAM은 저저항 상태로 스위칭되는 반면, 제2 ReRAM은 고저항 상태로 스위칭되며, 쓰기 동작이 수행된다("1" state). 더욱이, 읽기 전압(Vread)을 인가하는 경우, 제2 ReRAM이 고저항 상태에서 저저항 상태로 스위칭되는 것에 기인하여 "1" 상태는 "on" 상태로 전환되며, 읽기 동작이 수행된다. 따라서, 이종의 ReRAM이 접합하여 형성된 CRS 메모리 소자는 "0" 상태, "1" 상태 및 "On" 상태를 포함하는 3가지 상태를 나타낸다.
또한, 상기 CRS 메모리 소자는 비대칭적인 전류-전압 거동을 나타내는 것을 확인할 수 있으며, 이는 양의 전압을 인가한 영역에서 확장된 읽기 전압 윈도우(△V)를 가져오는 이점이 있다.
전형적인 CRS 메모리 소자는 소거 전압(Verase)에서 "0" 상태로 급격하게 전환되는 특성을 가지며, 읽기 전압 윈도우(△V) 영역은 CRS 메모리 소자를 구성하는 각 ReRAM이 저저항 상태일 경우에 국한된다. 그러나, 본 발명에 의한 CRS 메모리 소자는 보다 확장된 읽기 전압 윈도우(△V) 영역을 가진다. 이는 "0" 상태로 전환되는 경우의 총 전류 레벨(total current level)이 전형적인 CRS 소자와 같이 급격하게 변화하지 않기 때문인 것으로 풀이된다.
읽기 전압 윈도우(△V) 영역에서 전압의 크기가 증가하는 동안, 제2 ReRAM의 전류는 증가하는 반면, 제1 ReRAM의 전류는 감소한다. 따라서, 본 발명의 CRS 메모리 소자의 전류 레벨은 읽기 전압 윈도우(△V) 영역에서와 유사하게 나타난다. 더욱이, 읽기 과정이 파괴적인 것을 감안하면, 쓰기 동작이 읽기 동작 이후 수행될 수 있다. 따라서, 본 발명의 CRS 메모리 소자의 읽기 전압 윈도우(△V) 영역은 제2 ReRAM의 셋 전압(Vset) 인가 영역으로부터 소거 전압(Verase) 인가 영역까지의 영역으로 정의할 수 있다. 상기 읽기 전압 윈도우(△V) 영역은 CRS 메모리 소자를 구성하는 이종의 ReRAM의 셋 전압과 리셋 전압의 분명한 차이에 기인한다. 양의 전압 인가 영역에서 제2 ReRAM의 셋 전압은 제1 ReRAM의 리셋 전압보다 명백히 작은 값을 가진다. 상기와 같은 현저한 전압의 차이로 인해 본 발명의 CRS 메모리 소자는 큰 폭으로 확장된 읽기 전압 윈도우(△V) 영역을 가진다.
도 3a는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자를 구성하는 제1 ReRAM 및 제2 ReRAM의 I-V 곡선을 나타내는 그래프들이다.
도 3b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 I-V 곡선을 나타내는 그래프이다.
도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자를 구성하는 제1 ReRAM(TiN/TiOx/Ir) 및 제2 ReRAM(TiN/HfOx/ZrOx/W)은 고저항 상태(HRS)에서 유사한 전류값을 나타낸다. 상기 이종의 ReRAM을 접합한 CRS 메모리 소자(hetero-device CRS, TiN/TiOx/Ir/TiN/HfOx/ZrOx/W)의 경우, 상기 유사한 전류값은 인가되는 전압에 따라 적절한 전압 분배를 야기한다. 따라서, 제1 ReRAM과 제2 ReRAM을 접합한 CRS 메모리 소자가 양의 전압 인가 영역에서 확장된 읽기 전압 윈도우(△V) 영역을 나타내는 것을 확인할 수 있다. 더욱이, 스니크 패스(sneak path) 및 오독(misreading)의 원인이 되는 읽기 전압(Vread)의 1/2인 경우의 전류값은 단일 ReRAM의 경우에 비해 현저히 작은 값을 가지는 것을 알 수 있다. 또한, 각각의 ReRAM이 셀프-컴플라이언스(self-compliance) 전류 거동을 나타내는 바, 전류 컴플라이언스를 위한 별도의 외부 저항이 불필요하므로, 이로 인해 발생하는 RC 딜레이(RC delay)에 의한 영향을 받지 않는 이점이 있다.
도 4는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 읽기 전압 윈도우(read-voltage windows)를 나타내는 그래프이다.
도 4를 참조하면, 비교예로서 제1 ReRAM 두 개를 접합한 CRS 메모리 소자(single-device CRS, TiOx/TiOx)와, 제2 ReRAM 두 개를 접합한 CRS 메모리 소자(single-device CRS, HfOx/ZrOx/HfOx/ZrOx)를 시뮬레이션하여 각각의 읽기 전압 윈도우(△V)를 측정하고, 본 발명의 이종 ReRAM이 접합된 CRS 소자(hetero-device CRS, TiOx/HfOx/ZrOx)의 경우와 비교하였다. 이를 통해 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 읽기 전압 윈도우(read-voltage windows)는, 각각의 ReRAM이 가지는 비대칭적인 셋, 리셋 전압으로 인해 비교예들의 읽기 전압 윈도우(△V)에 비해 훨씬 넓은 영역에 걸쳐 나타남을 확인할 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자의 펄스 내구성(pulse endurance)을 나타내는 그래프들이다.
도 5a 및 도 5b를 참조하면, 쓰기 전압(Vwrite)은 -1.6V, 소거 전압(Verase)은 2.6V, 읽기 전압(Vread)은 0.9V이며, 1μs 간격으로 펄스 전압을 인가한다. 그 결과, 빠른 스위칭 속도와 104회의 사이클까지 높은 안정성을 나타냄을 확인할 수 있다. 이를 통해 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자는 빠른 스위칭 속도, 각각의 ReRAM이 나타내는 셀프-컴플라이언스 전류 및 외부 저항의 불필요 등 다양한 특성들로 인해 빠른 속도의 펄스 스위칭과 안정성을 나타내는 것을 알 수 있다.
도 6은 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자에 펄스 전압을 인가한 경우 소자의 동작을 설명하는 개념도이다.
도 6을 참조하면, 쓰기 및 소거 동작 이후 읽기 전압(Vread) 0.9V에서 읽기 동작이 수행되었다. 쓰기 동작시, 제2 ReRAM은 고저항 상태(HRS)로 스위칭되는 반면, 제1 ReRAM은 저저항 상태(LRS)로 스위칭된다. 이후의 읽기 동작에서 제2 ReRAM은 고저항 상태(HRS)에서 저저항 상태(LRS)로 스위칭된다. 이 때, 제1 ReRAM은 저저항 상태(LRS)를 유지한다. 따라서, 상기 제1 ReRAM 및 제2 ReRAM의 양자 모두 저저항 상태(LRS)이므로, 소자는 턴-온(turn-on) 된다.
도 7a는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자로 구성되는 하프 리드(half-read) 크로스-포인트 어레이 구조를 나타내는 도면이다.
도 7b는 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자로 구성되는 크로스-포인트 어레이 구조의 워드라인의 갯수에 따른 판독 마진(readout margin)을 나타내는 그래프이다. 도 6b의 판독 마진은 선택셀이 고저항 상태이고, 나머지 셀은 저저항 상태에 해당하는 단일 ReRAM 어레이의 워스트 컨디션(worst condition) 아래에서 산출되었다.
도 7a를 참조하면, 크로스-포인트 어레이 구조는 서로 평행하게 형성된 복수개의 워드라인, 상기 워드라인에 교차하도록 형성되며, 서로 평행한 복수개의 비트라인 및 상기 워드라인과 비트라인의 교차점에 형성되는 본 발명의 일 실시예에 의한 CRS 메모리 소자를 포함한다. 선택 셀에 읽기 전압(Vread)을 인가하기 위하여 선택되는 비트 라인과 워드 라인은 읽기 전압의 1/2로 바이어싱(biasing)하고, 나머지는 접지(GND)한다. 상기 바이어싱으로 인해 선택되는 비트 라인과 워드 라인 상에 존재하는 비선택 셀들도 함께 읽기 전압의 1/2로 바이어싱된다.
도 7b를 참조하면, 판독 마진의 10%에서, 본 발명의 일 실시예에 의한 비휘발성 저항 스위칭 메모리 소자(hetero-CRS)는 제1 ReRAM 또는 제2 ReRAM의 단일 ReRAM에 비하여 워드 라인의 갯수의 현저한 증가를 나타낸다. 이를 통해 읽기 전압의 1/2에서 저저항 상태의 소자에 흐르는 전류가 억제되어 충분한 판독 마진을 확보할 수 있음을 확인할 수 있다.
100: 제1 저항 변화 메모리 120: 제1 하부 전극
140: 제1 저항 변화층 160: 제1 상부 전극
200: 제2 저항 변화 메모리 220: 제2 하부 전극
240: 제2 저항 변화층 260: 제2 상부 전극
140: 제1 저항 변화층 160: 제1 상부 전극
200: 제2 저항 변화 메모리 220: 제2 하부 전극
240: 제2 저항 변화층 260: 제2 상부 전극
Claims (11)
- 제1 하부 전극, 제1 저항 변화층 및 제1 상부 전극을 포함하는 제1 저항 변화 메모리; 및
상기 제1 저항 변화 메모리 상에 형성되며, 제2 하부 전극, 제2 저항 변화층 및 제2 상부 전극을 포함하는 제2 저항 변화 메모리를 포함하고,
상기 제1 저항 변화 메모리 소자 및 상기 제2 저항 변화 메모리 소자는 어느 하나의 바이어싱 영역에서 서로 반대의 스위칭 거동을 나타내며,
상기 제1 저항 변화층과 상기 제2 저항 변화층은 서로 다른 물질을 적어도 하나 포함하되, 상기 제1 저항 변화층은 TiOx(0≤x≤2)이고 상기 제2 저항 변화층은 HfOx(0≤x≤2) 및 ZrOx(0≤x≤2)의 이중층이어서, 상기 제1 저항 변화 메모리 소자 및 상기 제2 저항 변화 메모리 소자 각각의 리셋 전압은 셋 전압보다 크거나 같으며,
상기 제1 저항 변화 메모리 소자 및 상기 제2 저항 변화 메모리 소자는 셀프-컴플라이언스 전류 거동을 나타내는 것인,
비휘발성 저항 스위칭 메모리 소자. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110140992A KR101340570B1 (ko) | 2011-12-23 | 2011-12-23 | 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110140992A KR101340570B1 (ko) | 2011-12-23 | 2011-12-23 | 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130073247A KR20130073247A (ko) | 2013-07-03 |
| KR101340570B1 true KR101340570B1 (ko) | 2013-12-11 |
Family
ID=48987742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110140992A KR101340570B1 (ko) | 2011-12-23 | 2011-12-23 | 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101340570B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101257365B1 (ko) | 2011-07-22 | 2013-04-23 | 에스케이하이닉스 주식회사 | 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법 |
| KR101928414B1 (ko) * | 2011-12-29 | 2019-02-27 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
| KR102616908B1 (ko) * | 2022-02-07 | 2023-12-20 | 재단법인대구경북과학기술원 | 비휘발성 메모리 소자 및 이의 구동 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682908B1 (ko) | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR20080105979A (ko) * | 2007-05-30 | 2008-12-04 | 삼성전자주식회사 | 저항성 메모리 소자 |
| KR20090037277A (ko) * | 2007-10-10 | 2009-04-15 | 삼성전자주식회사 | 크로스 포인트 메모리 어레이 |
| KR100997214B1 (ko) * | 2009-01-16 | 2010-11-29 | 한국과학기술원 | 저항 변화 메모리 |
-
2011
- 2011-12-23 KR KR1020110140992A patent/KR101340570B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682908B1 (ko) | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR20080105979A (ko) * | 2007-05-30 | 2008-12-04 | 삼성전자주식회사 | 저항성 메모리 소자 |
| KR20090037277A (ko) * | 2007-10-10 | 2009-04-15 | 삼성전자주식회사 | 크로스 포인트 메모리 어레이 |
| KR100997214B1 (ko) * | 2009-01-16 | 2010-11-29 | 한국과학기술원 | 저항 변화 메모리 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130073247A (ko) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5190520B2 (ja) | 金属酸化物を使用する大容量ワンタイムプログラマブルメモリセル | |
| US9048425B2 (en) | Bipolar multistate nonvolatile memory | |
| US7660181B2 (en) | Method of making non-volatile memory cell with embedded antifuse | |
| US7830697B2 (en) | High forward current diodes for reverse write 3D cell | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| KR101783086B1 (ko) | 저항-전환층들을 가진 메모리 셀의 구성 | |
| US9054307B2 (en) | Resistive random access memory cells having metal alloy current limiting layers | |
| US7684226B2 (en) | Method of making high forward current diodes for reverse write 3D cell | |
| US8008700B2 (en) | Non-volatile memory cell with embedded antifuse | |
| KR20130097139A (ko) | 저항-스위칭 층들을 구비한 메모리 셀의 구성 | |
| KR101799628B1 (ko) | 금속 산화물 저항성 메모리 요소 및 안티휴즈층을 포함하는 비휘발성 메모리 셀 | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| WO2012169198A1 (ja) | 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置 | |
| KR101340570B1 (ko) | 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법 | |
| WO2009002477A1 (en) | High forward current diodes for reverse write 3d cell and method of making thereof | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| KR101787751B1 (ko) | 오믹 접합층을 가지는 저항변화 메모리 | |
| US20230136317A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |