KR100997214B1 - 저항 변화 메모리 - Google Patents

저항 변화 메모리 Download PDF

Info

Publication number
KR100997214B1
KR100997214B1 KR1020090003763A KR20090003763A KR100997214B1 KR 100997214 B1 KR100997214 B1 KR 100997214B1 KR 1020090003763 A KR1020090003763 A KR 1020090003763A KR 20090003763 A KR20090003763 A KR 20090003763A KR 100997214 B1 KR100997214 B1 KR 100997214B1
Authority
KR
South Korea
Prior art keywords
electrode
oxide
memory
resistance change
resistance
Prior art date
Application number
KR1020090003763A
Other languages
English (en)
Other versions
KR20100084333A (ko
Inventor
최양규
김성호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090003763A priority Critical patent/KR100997214B1/ko
Publication of KR20100084333A publication Critical patent/KR20100084333A/ko
Application granted granted Critical
Publication of KR100997214B1 publication Critical patent/KR100997214B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항 변화 메모리에 관한 것이다.
본 발명에 따른 저항 변화 메모리는 제1 전극과 제2 전극 사이에 형성되고, 제1 전극과 제2 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 변화되는 저항 값에 따라 데이터를 저장하는 메모리부 및 제2 전극과 제3 전극 사이에 형성되고, 제2 전극과 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 메모리부의 데이터 판독 시 메모리부의 저항 값에 따라 제1 전극과 제3 전극 사이에 인가되는 전압에 의한 전류를 도통시키는 스위치부를 포함한다.
본 발명에 따르면, 두 개의 저항 변화 물질층 중 하나를 스위치로 이용함으로써, 기존의 다이오드 또는 트랜지스터와 같은 스위칭 소자들에 비해 작은 면적에서도 큰 전류를 흘릴 수 있으며, 빠른 스위칭이 가능하다. 또한, 메모리 셀의 구조 자체도 간단하여 집적도 면에서 매우 유리하며, 크로스바(crossbar) 구조의 메모리 어레이에서 발생할 수 있는 인접소자 간의 간섭현상을 제거할 수 있다.
두 개의 직렬 연결된 저항변화메모리(twin-Resistor Random Access Memory, R2RAM), 비휘발성 메모리(Non-Volatile Memory), 저항변화소자메모리(Resistance Random Access Memory)

Description

저항 변화 메모리{RESISTOR RANDOM ACCESS MEMORY}
본 발명은 저항 변화 메모리에 관한 것이다.
현재 실리콘 기반의 반도체 메모리 기술은 물리적 한계에 부딪히고 있다. 따라서 이를 극복하기 위한 여러 차세대 비휘발성 메모리 소자들이 연구되고 있다. 현재 연구가 진행되고 있는 비휘발성 메모리 소자들 중 하나로 저항 변화 메모리(Resistance Random Access Memory, 이하 RRAM)가 활발히 연구되고 있다.
RRAM은 저항변화물질이 전압의 조건에 따라 저항 값이 달라지는 특성을 이용한 메모리 소자로써, 다른 차세대 비휘발성 메모리 소자들과는 달리, 금속-저항변화물질층-금속의 간단한 구조만으로도 메모리 동작이 가능하기 때문에 집적도 면에서 매우 유리하며 공정과정이 간단하므로, 그에 따른 공정비용이 저렴하다는 장점이 있다.
도 1a는 기존의 RRAM의 구조를 나타낸 단면도이다.
도 1a를 참조하면, 기존의 RRAM은 하부전극(10), 저항변화물질층(11) 및 상부전극(12)으로 구성된다. 일반적으로, 하부전극(10) 및 상부전극(12)는 전도성 물질로 이루어져 있으며, 저항변화물질층(11)은 저항변화특성을 나타내는 물질로 이 루어져 있다. 전도성 물질로는 주로 금속 물질을 사용하며 저항변화물질층으로는 금속 산화물 이나 페로브스카이트(SrTiO3) 등이 이용된다. 적절한 조건의 전압을 상부전극(12)과 하부전극(10) 사이에 가해주면 상기 저항변화물질층(11)은 서로 다른 저항 값, 즉 저항 값이 작은 상태(Low Resistance State: LRS) 와 저항 값이 큰 상태(High Resistance State: HRS)인 두 가지 상태(state)를 갖게 되고, 이 두 가지 상태(state)를 구별함으로써 메모리 소자로써 동작 하게 된다.
이러한 RRAM을 어레이로 구현할 경우, 집적도를 높이기 위해 도 1b에 도시된 바와 같은 크로스바(crossbar) 형태의 어레이 구조를 이용한다. 크로스바 어레이는 서로 직교하는 상부전극(12)과 하부전극(10) 사이에 저항변화물질층(11)을 삽입한 구조로서, 구조가 매우 간단하고 여러 층으로 쌓기에도 용이하기 때문에 집적도면에서 매우 유리한 구조이며, 이러한 구조에 가장 적합한 메모리 소자로 여겨지는 것이 RRAM이다.
RRAM의 크로스바 어레이 구성에 있어서, 읽기 원하는 셀에 저장된 데이터의 저항이 큰 상태 또는 저항이 작은 상태를 구별하기 위해 도 2에 도시된 바와 같이, 저항변화물질층(11)을 사이에 두고 서로 직교하는 상부전극(12)과 하부전극(10)에 읽기 전압(Vread)을 가해주어 전류가 잘 흐를 때와 흐르지 않을 때를 구별하는 것으로써, 저장된 데이터를 확인해야 한다. 그러나 RRAM의 크로스바 어레이 구성에 있어서 현재 직면하고 있는 문제점은 도 2에 도시된 바와 같이, 읽기 원하는 셀의 데이터가 저항이 큰 상태(High Resistance State: HRS)이면 전류가 잘 흐르지 않아야 하지만 인접한 셀들을 통한 전류가 흐를 수 있는 경로가 형성되어 전류가 흐르게 되고 이에 따라, 저장된 데이터를 정확하게 읽지 못하게 될 수 있는 것이다.
본 발명의 목적은 저항 변화 메모리를 이용한 크로스바 어레이 형성 시 발생하는 인접 셀 간의 간섭현상을 제거하기 할 수 있는 저항 변화 메모리를 제공하는 것이다.
본 발명에 따른 저항 변화 메모리는 제1 전극과 제2 전극 사이에 형성되고, 제1 전극과 제2 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 변화되는 저항 값에 따라 데이터를 저장하는 메모리부 및 제2 전극과 제3 전극 사이에 형성되고, 제2 전극과 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 메모리부의 데이터 판독 시 메모리부의 저항 값에 따라 제1 전극과 제3 전극 사이에 인가되는 전압에 의한 전류를 도통시키는 스위치부를 포함한다.
메모리부 및 스위치부는 저항변화물질을 포함하고,
저항변화물질은,
알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는 것이 바람직하다.
제1 전극, 제2 전극 및 제3 전극은,
알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상을 포함하는 것이 바람직하다.
본 발명에 따른 저항 변화 메모리는 기판상에서 이격되어 형성된 제1 전극 및 제2 전극, 제1 전극과 제2 전극 상에 형성되고, 인가되는 전압에 따라 저항 값이 변화되는 저항변화부 및 저항변화부상에 형성되되, 저항변화부 중 제1 전극과 인접한 영역 및 제2 전극과 인접한 영역 사이에 형성된 제3 전극을 포함하고,
저항변화부는,
저항변화부 중제2 전극과 제3 전극 사이의 영역을 갖고, 제2 전극과 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 변화되는 저항 값에 따라 데이터를 저장하는 메모리부 및 저항변화부 중 제1 전극과 제3 전극 사이의 영역을 갖고, 제1 전극과 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 메모리부의 데이터 판독 시 메모리부의 저항 값에 따라 제1 전극과 제2 전극 사이에 인가되는 전압에 의한 전류를 도통시키는 스위치부를 포함한다.
저항변화부는 저항변화물질을 포함하고,
저항변화물질은,
알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코 발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는 것이 바람직하다.
제1 전극, 제2 전극 및 제3 전극은,
알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상을 포함하는 것이 바람직하다.
본 발명에 따르면, 두 개의 저항변화물질층 중 하나를 스위치로 이용함으로써, 기존의 다이오드 또는 트랜지스터와 같은 스위칭 소자들에 비해 작은 면적에서도 큰 전류를 흘릴 수 있으며, 빠른 스위칭이 가능하다.
또한, 메모리 셀의 구조 자체도 간단하므로 집적도 면에서도 매우 유리하며, 크로스바(crossbar) 구조의 메모리 어레이에서 발생할 수 있는 인접소자 간의 간섭현상을 제거할 수 있는 효과가 있다.
[제1 실시예]
이하에는, 첨부된 도면을 참조하여 본 발명의 바람직한 제1 실시예에 따른 저항 변화 메모리에 대해 상세히 설명한다.
1) 구성
도 3은 본 발명의 제1 실시예에 따른 저항 변화 메모리의 단면을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 저항 변화 메모리는
제1 전극(100), 메모리부(110), 제2 전극(120), 스위치부(130) 및 제3 전극(140)을 포함하고, 이들이 순차적으로 적층된 구조로 이루어져 있다.
메모리부(110)는 제1 전극(100)과 제2 전극(120) 사이에 형성되고, 제1 전극(100)과 제2 전극(120) 사이에 인가되는 전압에 따라 저항 값이 변화되어, 변화된 저항 값에 따라 데이터를 저장한다. 즉, 메모리부(110)는 제1 전극(100)과 제2 전극(120) 사이에 인가되는 전압에 따라 저항이 큰 상태(High Resistance State: HRS) 또는 저항이 작은 상태(Low Resistance State: LRS)가 될 수 있으며, 이러한 저항 상태에 따른 전류흐름 여부에 따라 논리상태 '1' 또는 '0'의 데이터를 구분할 수 있게 된다.
메모리부(110)는 저항변화물질로 이루어져 있다. 저항 변화물질로는 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상이 포함될 수 있으며, 저항변화특성을 나타내는 폴리머 물질 중 하나 이상이 포함될 수도 있다.
스위치부(130)는 제2 전극(120)과 제3 전극(140) 사이에 형성되고, 제2 전극(120)과 제3 전극(140) 사이에 인가되는 전압에 따라 저항 값이 변화된다. 여기서, 스위치부(130)는 메모리부(110)와 동일한 물리적 특성을 갖고 있으나, 메모리부(110)의 데이터 판독 시, 메모리부(110)의 저항 상태에 따라 제1 전극(100)과 제3 전극(140) 사이에 인가되는 전압에 의한 전류를 도통시키는 스위치로써 역할을 하게 된다.
스위치부(130)는 저항변화물질로 이루어져 있다. 저항변화물질로는 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상이 포함될 수 있으며, 저항변화특성을 나타내는 폴리머 물질 중 하나 이상이 포함될 수도 있다.
저항변화물질은 대부분 금속 산화물로써 절연체 특성을 가지고 있을 뿐만 아니라, 인가되는 특정 전압에 따라 물질의 저항 값이 변화되는 특성을 갖는다. 즉, 저항변화물질은 금속 산화물로써 절연성을 갖고 있지만, 특정 전압이 인가되는 경우, 물질의 절연성을 잃고 저항 값이 낮아지는 특성을 갖는다. 또한, 인가되는 특정 전압이 제거되더라도, 변화된 저항 값을 지속적으로 유지 할 수 있으며, 또 다시 특정 전압이 인가되는 경우, 낮아진 저항 값이 변화되어 원래의 절연성을 갖게 된다.
제1 전극(100) 제2 전극(120) 및 제3 전극(140)은 전도성 물질로 이루어져 있다. 전도성 물질로는 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상이 포함될 수 있다. 또한, 전도성 폴리머 중 하나가 포함될 수도 있다.
2) 제조 방법
도 4a 내지 도 4c는 본 발명의 제1 실시예에 따른 저항 변화 메모리의 제조 방법을 나타낸 도면이다. 특히, 저항 변화 메모리의 어레이의 제조방법을 나타낸 도면이다.
먼저, 도 4a에 도시된 바와 같이, 기판상에 제3 전극(140)을 형성한 후, 제3 전극(140)상에 제1 저항변화물질층(130)을 형성한다. 여기서 제1 저항변화물질층(130)은 도 3에 도시된 스위치부(130)에 해당한다. 기판은 공정과정을 견딜 수 있는 어떠한 재료의 기판도 사용 가능하다. 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 같은 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 와 같은 플라스틱 기판을 중 어느 하나를 포함하여 형성될 수 있다.
다음, 도 4b에 도시된 바와 같이, 제1 저항변화물질층(130)상에 제2 전극(120)을 증착하고 패터닝 한 후, 제2 전극(120)상에 제2 저항변화물질층(110)을 형성한다. 제2 저항변화물질층(110)은 도 3에 도시된 메모리부(110)에 해당한다. 이후, 도 4c에 도시된 바와 같이, 제3 전극(100)을 형성한다.
제1 전극(100) 제2 전극(120) 및 제3 전극(140)은 전도성 물질을 포함한다. 전도성 물질로는 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상을 포함할 수 있고, 전도성 폴리머 중 하나를 포함할 수도 있다. 제1 전극(100) 제2 전극(120) 및 제3 전극(140)은 통상적인 리소그래피 방법과 식각 방 법을 통하여 형성될 수 있다.
제1 저항변화물질층(130)과 제2 저항변화물질층(110)은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하여 형성될 수 있다. 형성하는 방법으로는 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering), 원자층증착(Atomic Layer Deposition), 열적 산화(thermal oxidation) 또는 산소 플라즈마 산화(O2 plasma oxidation) 방법 등을 이용할 수 있다.
3) 구동 방법
도 5는 본 발명의 제1 실시예에 따른 저항 변화 메모리의 2x4 어레이 회로를 나타낸 도면이다. 도 3에 도시된 저항 변화 메모리의 제3 전극(140)은 공유비트라인(BL1,2, BL3,4)에 접속되고, 제2 전극(120)은 메모리 어레이의 워드라인(WL1, WL2)에 접속되며, 제1 전극(100)은 비트라인(BL1, BL2, BL3, BL4)에 접속될 수 있다.
도 6a 내지 도 6c는 본 발명에 따른 저항 변화 메모리 어레이의 쓰기/지우기/읽기 구동 방법을 나타낸 도면이다.
도 6a는 제1 실시예에 따른 저항 변화 메모리의 2x2 어레이의 구동 쓰기/지우기 구동 방법을 나타낸 도면이다. 이때, 스위치부는 모두 저항이 큰 상태 (off state, HRS)이며, 메모리부는 도 2에 도시된 바와 같이, 인접 소자 간에 간섭현상 이 발생할 수 있는 상황으로 가정하였다.
저항 변화 메모리로 구성된 어레이의 데이터 쓰기/지우기(programming/erasing) 동작을 위해서는, 도 6b에 도시된 바와 같이, 해당하는 워드라인(WL1)을 접지(GND)시키고, 데이터 쓰기/지우기를 원하는 메모리 셀에 해당하는 비트라인(BL2)으로 쓰기전압(programming voltage, VSET) 또는 지우기 전압(erasing voltage, VRESET)를 인가한다. 이에 따라, 워드라인(WL1)과 비트라인(BL2)이 교차하는 메모리 셀 가운데 메모리부의 저항 값만 바뀌게 된다. 따라서, 원하는 메모리 셀에 데이터를 쓰거나 지우기 위해서는, 워드라인과 비트라인 사이에 전압을 인가하여 저항 변화 메모리 셀 중 메모리부만 저항 값이 바뀌도록 한다. 이때, 반드시 공유비트라인(BL1,2)은 접지상태가 아닌 플로팅(floating) 상태이어야 한다. 만약 공유비트라인(BL1,2)이 접지상태이면, 도 6c에 도시된 바와 같이, 저항 값이 바뀌길 원하는 메모리부('a')이 아닌 원하지 않는 메모리부 또는 스위치부 ('b') 의 저항 값이 변할 수 있다. 따라서 메모리부에 데이터를 저장/지우기 할 때에는 공유비트라인은 플로팅 시킨다.
다음, 도 7a 및 도 7b를 참조하여 본 발명에 따른 저항 변화 메모리의 읽기 동작 방법에 대하여 설명한다.
저항 변화 메모리 어레이의 데이터 읽기(reading) 동작을 위해서는, 먼저, 도 7a에 도시된 바와 같이, 읽기 원하는 데이터가 있는 메모리 셀의 워드라인(WL1) 에만 전압(VSET)을 인가하여 메모리 셀의 스위치부의 저항 값이 작아지게 한다. 이때, 해당 메모리 셀의 제1 전극(100)과 접속된 비트라인(BL2)은 전기적으로 플로팅(floating)시켜 주며 공유비트라인(BL1,2)은 접지시킨다. 따라서 워드라인(WL1)과 공유비트라인(BL1,2) 사이에 있는 스위치부들('c' 또는 'd') 중 하나가 저항이 작아지게 된다. 이때, 스위치부들 가운데 어느 쪽의 저항이 작아져도 무관하다.
다음, 도 7b에 도시된 바와 같이, 비트라인을 통해 읽기전압(reading voltage, Vread)을 인가하게 되면, '비트라인(BL2)⇒메모리부('f')⇒스위치부('d')를 통한 전류 흐름 여부에 따라 메모리부의 저항이 큰 상태인지 작은 상태인지를 구별할 수 있으므로, 메모리 셀의 데이터를 읽을 수 있게 된다. 또한, 인접한 '비트라인(BL1)⇒메모리부('e')⇒스위치부('d')를 통한 전류 흐름 여부에 따라 인접한 메모리부('e')의 데이터도 동시에 읽을 수도 있다. 이때, 제2 전극과 접속된 워드라인(WL1, WL2)은 플로팅 시켜준다. 데이터를 읽은 후, 다시 워드라인으로 지우기 전압을 인가하여 스위치부의 저항 상태를 원상태로 되돌려 준다.
이러한 메모리 셀 어레이의 읽기 방식은 기존의 '비트라인⇒워드라인'을 통한 전류흐름이 아닌, '비트라인⇒스위치부'를 통한 전류흐름을 이용하여 읽기동작을 수행한다. 따라서, 도 2에 도시된 기존의 메모리 셀 어레이 구동 시, 발생하는 간섭현상이 사라지게 된다.
[제2 실시예]
이하에는, 본 발명의 제2 실시예에 따른 평면형 저항 변화 메모리에 대해 상세히 설명한다.
도 8a 내지 도8d는 본 발명의 제2 실시예에 따른 평면형 저항 변화 메모리의 구성 및 제조 방법을 나타낸 도면이다.
1) 구성
먼저, 도 8c를 참조하면, 본 발명의 제2 실시예에 따른 평면형 저항 변화 메모리는 제1 전극(200), 제2 전극(210), 저항변화부(220) 및 제3 전극(230)을 포함한다.
제1 전극(200)과 제2 전극(210)은 기판상에서 소정의 간격으로 이격되어 있다.
저항변화부(220)는 제1 전극(200)과 제2 전극(210) 상에 형성되고, 인가되는 전압에 따라 저항 값이 변화된다.
제3 전극(230)은 저항변화부(220) 상에 형성되되, 저항변화부(220) 중 제1 전극(200)과 인접한 영역 및 제2 전극(210)과 인접한 영역 사이에 형성되어 있다.
도 8c를 결부하여 도 8d를 참조하면, 저항변화부(220)는 메모리부(★) 및 스위치부(●)를 포함한다.
메모리부(★)는 제2 전극(210)과 제3 전극(230) 사이의 영역을 갖고, 제2 전극(210)과 제3 전극(230) 사이에 인가되는 전압에 따라 저항 값이 변화된다. 메모리부는 도 8d에서 별(★) 모양으로 도시하였다.
스위치부(●)는 제1 전극(200)과 제3 전극(230) 사이의 영역을 갖고, 제1 전 극(200)과 제3 전극(230) 사이에 인가되는 전압에 따라 저항 값이 변화된다. 또한, 메모리부(★)의 데이터 판독 시, 메모리부(★)의 저항 값에 따라 제1 전극(200)과 제2 전극(210) 사이에 인가되는 전압에 의한 전류를 도통시키는 역할을 한다. 스위치부는 도 8d에서 원(●) 모양으로 도시하였다.
저항변화부(220)는 저항변화물질을 포함한다. 저항변화물질로는 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상이 포함될 수 있으며, 저항변화특성을 나타내는 폴리머 물질 중 하나 이상이 포함될 수도 있다.
본 발명의 제2 실시예의 메모리 셀은 제1 실시예와 달리, 저항변화물질 부분(220)의 메모리 부분과 스위치 부분이 연결되어 있으나, 저항변화의 특성 상 저항변화물질층 전체가 아닌 국부적인 영역에서만 저항변화가 일어나기 때문에 메모리 역할 및 스위치 역할을 하는 저항변화물질층을 물리적으로 나누지 않아도 무방하다.
제1 전극(200), 제2 전극(210) 및 제3 전극(230)은 전도성 물질을 포함한다. 전도성 물질로는 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상을 포함하는 것이 바람직하다. 또한, 전도성 폴리머 중 하나가 포함될 수도 있다.
2) 제조방법
먼저, 도 8a에 도시된 바와 같이, 제1 전극(200)과 제2 전극(210)을 기판상에서 소정의 간격을 두고 서로 이격되도록 형성한다.
기판은 공정과정을 견딜 수 있는 어떠한 재료의 기판도 사용 가능하다. 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 같은 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 와 같은 플라스틱 기판을 중 어느 하나를 포함하여 형성될 수있다.
이후, 도 8b에 도시된 바와 같이, 기판을 포함한 제1 전극(200)과 제2 전극(210) 상에 저항변화물질층(220)을 형성한다. 저항변화물질층(220)은 저항변화부에 해당한다. 저항변화물질층(220)으로는 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상이 포함될 수 있으며, 저항변화특성을 나타내는 폴리머 물질 중 하나 이상이 포함될 수도 있다.
이후, 도 8c에 도시된 바와 같이, 제3 전극(230)을 형성하면 메모리 셀이 완성된다. 이때, 제3 전극(230)은 저항변화물질층(220) 가운데 제1 전극(200)과 인접한 영역 및 제2 전극(210)과 인접한 영역 사이에 형성되도록 한다.
한편, 제1 전극(200), 제2 전극(210) 및 제3 전극(230)은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코 발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상이 포함된 전도성 물질로 형성될 수 있다. 또한, 전도성 폴리머 중 하나로 형성될 수도 있다.
3) 구동 방법
본 발명의 제2 실시예에 따른 저항 변화 메모리의 제1 전극(200)은 공유비트라인에 접속되고, 제2 전극(210)은 비트라인에 접속되고, 제3 전극(230)은 워드라인에 접속된다.
제2 실시예에 따른 저항 변화 메모리는 제1 실시예의 저항 변화 메모리의 구성과 달리, 메모리부와 스위치부를 구성하는 저항변화물질이 연결되어 있으나, 각 전극에 인가되는 전압에 따라 국부적인 영역에서 메모리부와 스위치부로써 동작하므로, 제1 실시예에 따른 메모리부와 스위치부와 동일하게 구동한다. 따라서, 제2 실시예에 따른 저항 변화 메모리의 구동 방법은 제1 실시예에 따른 저항 변화 메모리의 구동 방법으로 대체한다.
도 9a는 본발명의 제2 실시예에 따라 실제 제작된 저항 변화 메모리의 투과전자현미경(Transmissiion Electron Microscope, TEM)사진이다. 실험에서는 제1 전극(200), 제2 전극(210) 및 제3 전극(230)은 알루미늄으로 형성하였고, 저항변화부(220)는 알루미늄 산화물(AL2O3)로 형성하였다.
도 9b는 실제 제작된 저항 변화 메모리의 쓰기/지우기 동작 결과를 나타낸 도면이다. 또한, 메모리 동작을 위해서, 제1 전극(200)은 공유비트라인과 연결하 고, 제2 전극(210)은 비트라인과 연결하고, 제3 전극(230)은 워드라인에 연결하였다.
메모리 셀의 쓰기/지우기 동작을 위해서는 상술한 바와 같이, 비트라인에 쓰기 전압(Von) 또는 지우기 전압(Voff)을 인가하고, 워드라인은 접지시켰다. 만약, 워드라인에 쓰기/지우기 전압을 인가하고, 비트라인을 접지시킬 경우, 스위치 부분의 저항 값도 바뀌게 되어 오동작을 하게 된다. 이와 같은 상태에서 메모리 셀의 쓰기/지우기 동작을 1000번 이상 반복했을 경우, 스위치 부분의 저항 값은 전혀 영향을 받지 않고, 저항이 큰 상태(High Resistance State: HRS)를 유지하는 것을 도 9b에 도시된 그래프를 통해 알 수 있다.
도 9c는 실제 제작된 저항 변화 메모리의 읽기 동작 결과를 나타낸 도면이다. 메모리 셀의 읽기 동작을 위해서는 상술한 바와 같이, 스위치를 턴온시키는 동작이 필요하다. 따라서 워드라인에 쓰기 전압(Von)을 인가하여 스위치 부분의 저항 값이 작아지도록 한다. 이때, 비트라인은 반드시 플로팅시켜 주어 메모리 부분의 저항 값이 변하지 않도록 한다. 다음, 비트라인에 읽기 전압(Vread)을 인가하여 '비트라인⇒스위치 부분'을 통한 전류흐름을 이용하여 메모리 부분의 저항 값에 따른 데이터를 읽어 낼 수 있게 된다. 도 9c에 도시된 그래프를 참조하면, 1000번의 메모리 부분의 저항 변화를 정확하게 읽어낸 것을 알 수 있다.
본 발명에 따르면, 두 개의 저항변화물질층 중 하나를 스위치로 이용함으로 써, 기존의 다이오드 또는 트랜지스터와 같은 스위칭 소자들에 비해 작은 면적에서도 큰 전류를 흘릴 수 있으며, 빠른 스위칭이 가능하다. 또한, 메모리 셀의 구조 자체도 간단하여 집적도 면에서 매우 유리하며, 크로스바(crossbar) 구조의 메모리 어레이에서 발생할 수 있는 인접소자간의 간섭현상을 제거할 수 있다.
또한, 본 발명에 따른 저항 변화 메모리는 기존의 NOR 형태의 어레이 구조에 그대로 적용될 수 있으며, 집적도 증가의 한계에 부딪히고 있는 플레시 메모리를 대체 할 수 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1a 및 도 1b는 기존의 저항변화메모리(RRAM)의 구조와 크로스바(crossbar) 구조의 어레이를 나타낸 도면.
도 2는 기존의 크로스바 구조의 어레이에서 발생하는 인접 메모리 셀간의 간섭현상을 나타낸 도면.
도 3은 본 발명의 제1 실시예에 따른 저항변화메모리의 단면도를 나타낸 도면.
도 4a 내지 도 4c는 본 발명의 제1 실시예에 따른 저항변화메모리의 제조방법을 나타낸 도면.
도 5는 본 발명의 제1 실시예에 따른 저항변화메모리의 2x4 어레이 회로를 나타낸 도면.
도 6a 내지 도 6c는 본 발명의 제1 실시예에 따른 저항변화메모리로 구성된 2x2 어레이의 쓰기/지우기(programming/erasing) 구동 방법을 나타낸 도면.
도 7a 내지 도 7b는 본 발명의 제1 실시예에 따른 저항변화메모리로 구성된 어레이의 읽기(reading) 구동 방법을 나타낸 도면.
도 8a 내지 도 8c는 본 발명의 제2 실시예에 따른 평면형 저항변화메모리 및 그 제조방법을 나타낸 도면.
도 9a 내지 도 9c는 본 발명의 제2 실시예에 따른 저항변화메모리의 실제 제조 결과와 동작 측정 결과를 나타낸 도면.
******** 도면의 주요부분에 대한 부호의 설명 ********
100, 200: 제1 전극
110: 메모리부
120, 210: 제2 전극
130: 스위치부
140, 230: 제3 전극
220: 저항변화부

Claims (6)

  1. 제1 전극과 제2 전극 사이에 형성되고, 상기 제1 전극과 상기 제2 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 상기 변화되는 저항 값에 따라 데이터를 저장하는 메모리부; 및
    상기 제2 전극과 제3 전극 사이에 형성되고, 상기 제2 전극과 상기 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 상기 메모리부의 데이터 판독 시 상기 메모리부의 저항 값에 따라 상기 제1 전극 및 상기 제3 전극 사이에 인가되는 전압에 의한 전류를 도통시키는 스위치부를 포함하는,
    저항 변화 메모리.
  2. 제1항에 있어서,
    상기 메모리부 및 상기 스위치부는 저항변화물질을 포함하고,
    상기 저항변화물질은,
    알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는,
    저항 변화 메모리.
  3. 제1항에 있어서,
    상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은,
    알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상을 포함하는,
    저항 변화 메모리.
  4. 기판상에서 이격되어 형성된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 형성되고, 인가되는 전압에 따라 저항 값이 변화되는 저항변화부; 및
    상기 저항변화부상에 형성되되, 상기 저항변화부 중 상기 제1 전극과 인접한 영역 및 상기 제2 전극과 인접한 영역 사이에 형성된 제3 전극을 포함하고,
    상기 저항변화부는,
    상기 저항변화부 중 상기 제2 전극과 상기 제3 전극 사이의 영역을 갖고, 상기 제2 전극과 상기 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 상기 변화되는 저항 값에 따라 데이터를 저장하는 메모리부; 및
    상기 저항변화부 중 상기 제1 전극과 상기 제3 전극 사이의 영역을 갖고, 상기 제1 전극과 상기 제3 전극 사이에 인가되는 전압에 따라 저항 값이 변화되고, 상기 메모리부의 데이터 판독 시 상기 메모리부의 저항 값에 따라 상기 제1 전극과 상기 제2 전극 사이에 인가되는 전압에 의한 전류를 도통시키는 스위치부를 포함하 는,
    저항 변화 메모리.
  5. 제4항에 있어서,
    상기 저항변화부는 저항변화물질을 포함하고,
    상기 저항변화물질은,
    알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는,
    저항 변화 메모리.
  6. 제4항에 있어서,
    상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은,
    알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er) 및 백금(Pt) 중 하나 이상을 포함하는,
    저항 변화 메모리.
KR1020090003763A 2009-01-16 2009-01-16 저항 변화 메모리 KR100997214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090003763A KR100997214B1 (ko) 2009-01-16 2009-01-16 저항 변화 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090003763A KR100997214B1 (ko) 2009-01-16 2009-01-16 저항 변화 메모리

Publications (2)

Publication Number Publication Date
KR20100084333A KR20100084333A (ko) 2010-07-26
KR100997214B1 true KR100997214B1 (ko) 2010-11-29

Family

ID=42643762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003763A KR100997214B1 (ko) 2009-01-16 2009-01-16 저항 변화 메모리

Country Status (1)

Country Link
KR (1) KR100997214B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145318B1 (ko) 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR101340570B1 (ko) * 2011-12-23 2013-12-11 광주과학기술원 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법
US8902632B2 (en) 2012-05-09 2014-12-02 Samsung Electronics Co., Ltd. Hybrid resistive memory devices and methods of operating and manufacturing the same
US9203022B2 (en) 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101257365B1 (ko) 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR101999342B1 (ko) 2012-09-28 2019-07-12 삼성전자주식회사 저항 변화 소자 및 이를 포함하는 메모리 장치
KR102071710B1 (ko) * 2013-03-21 2020-01-30 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
KR102157360B1 (ko) * 2014-02-03 2020-09-17 삼성전자 주식회사 메모리 소자 및 메모리 셀 어레이
KR102494683B1 (ko) * 2016-03-02 2023-02-02 에스케이하이닉스 주식회사 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법
KR102128365B1 (ko) * 2018-10-31 2020-06-30 성균관대학교산학협력단 2 차원 소재를 포함하는 저항 메모리 소자
KR102395814B1 (ko) * 2020-09-10 2022-05-06 연세대학교 산학협력단 선택 소자 및 이를 포함하는 메모리 소자

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ARTICLE : 2008
ARTICLE : 2008.6.15

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145318B1 (ko) 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9165930B2 (en) 2010-07-15 2015-10-20 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR101340570B1 (ko) * 2011-12-23 2013-12-11 광주과학기술원 비휘발성 저항 스위칭 메모리 소자 및 이의 제조방법
US8902632B2 (en) 2012-05-09 2014-12-02 Samsung Electronics Co., Ltd. Hybrid resistive memory devices and methods of operating and manufacturing the same
US9203022B2 (en) 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts

Also Published As

Publication number Publication date
KR20100084333A (ko) 2010-07-26

Similar Documents

Publication Publication Date Title
KR100997214B1 (ko) 저항 변화 메모리
US20180211703A1 (en) High-density 3d vertical reram with bidirectional threshold-type selector
KR102407740B1 (ko) 저항성 메모리 아키텍처 및 디바이스들
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
KR101652826B1 (ko) 반도체 소자 및 그 구동 방법
US9196831B2 (en) Two-terminal memory with intrinsic rectifying characteristic
US8203865B2 (en) Non-volatile memory cell with non-ohmic selection layer
JP4527170B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8947972B2 (en) Dynamic address grouping for parallel programming in non-volatile memory
JP2013534724A (ja) 破壊層を含む抵抗スイッチング層を備えるメモリセル
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR20100104860A (ko) 비휘발성 메모리 소자
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
KR101999342B1 (ko) 저항 변화 소자 및 이를 포함하는 메모리 장치
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
CN116017987A (zh) 三维铁电电容式非易失性存储器器件及其制造方法
US8339867B2 (en) Fuse elements based on two-terminal re-writeable non-volatile memory
US9147657B2 (en) Memory cell repair
US10748965B2 (en) Semiconductor device
CN219891895U (zh) 一次性可编程记忆体及半导体装置
KR20160110012A (ko) 저항성 메모리 아키텍처 및 디바이스들

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 8