KR101999342B1 - 저항 변화 소자 및 이를 포함하는 메모리 장치 - Google Patents
저항 변화 소자 및 이를 포함하는 메모리 장치 Download PDFInfo
- Publication number
- KR101999342B1 KR101999342B1 KR1020120109264A KR20120109264A KR101999342B1 KR 101999342 B1 KR101999342 B1 KR 101999342B1 KR 1020120109264 A KR1020120109264 A KR 1020120109264A KR 20120109264 A KR20120109264 A KR 20120109264A KR 101999342 B1 KR101999342 B1 KR 101999342B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- region
- voltage
- resistance value
- electrode
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 76
- 230000015654 memory Effects 0.000 claims description 44
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 229910003070 TaOx Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 77
- 230000008859 change Effects 0.000 description 55
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
저항 변화 소자(resistance switching device) 및 이를 포함하는 메모리 소자가 개시된다. 개시된 저항 변화 소자는, 전압을 인가하는 제 1 전극, 제 1 전극과 제 2 전극 사이에 적층된 제 1 물질층, 제 1 물질층 내에 형성된 전도성 패스(conducting path)에 해당하며 제 1 전극에 인가된 전압이 제 1 전압 이상이 되면 저항 변화 소자가 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되도록 저항값이 증가하는 제 1 영역 및 제 1 물질층에서 제 1 영역과 병렬인 제 2 영역을 포함하고, 제 1 전극에 인가된 전압이 제 2 전압 이상이 되면, 제 2 영역의 저항값은 고저항 상태에서의 제 1 영역의 저항값보다 작은 제 1 저항값으로 스위칭되고, 제 2 영역의 저항값의 스위칭에 의해 제 1 영역의 저항값은 일정하게 유지된다.
Description
저항 변화 소자 및 이를 포함하는 메모리 장치에 관한 것이다.
비휘발성 메모리로는 RRAM(resistance random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory), PRAM(phase-change random access memory) 등이 있다. 이때, 저항성 메모리(RRAM)는 저항 변화 소자의 저항 스위칭 특성을 이용하여 데이터를 기록한다.
저항 변화 소자는 두 가지의 상이한 저항 상태 중 어느 하나로 스위칭 되며, 외부 전원이 공급되지 않더라도 다음 스위칭이 일어나기 전에는 하나의 상태가 계속 유지되는 특성을 갖는다. 이와 같은 저항 변화 소자의 저항 스위칭의 반복에 의해 저항성 메모리는 데이터를 기록하고 기록된 데이터를 삭제한다. 저항성 메모리가 안정적으로 동작하기 위해서는 저항 변화 소자의 저항 스위칭의 반복에 따른 재현성과 내구성이 요구되며, 이를 위해서는 저항 변화 소자가 두 가지 저항 상태에서 각각 균일한(uniform) 저항 상태를 유지할 것이 요구된다.
본 발명의 적어도 하나의 실시예가 이루고자 하는 기술적 과제는 저항 변화 소자(resistive switching element) 및 이를 포함하는 메모리 장치를 제공하는 데 있다. 또한, 본 발명에서 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
본 발명의 일 측면에 따른 저항 변화 소자(resistance switching device)는 상기 저항 변화 소자에 전압을 인가하는 제 1 전극; 상기 제 1 전극과 제 2 전극 사이에 적층된 제 1 물질층; 상기 제 1 물질층 내에 형성된 전도성 패스(conducting path)에 해당하며, 상기 제 1 전극에 인가된 전압이 제 1 전압 이상이 되면 상기 저항 변화 소자가 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되도록 저항값이 증가하는 제 1 영역; 및 상기 제 1 물질층에서 상기 제 1 영역과 병렬인 제 2 영역;를 포함하고, 상기 제 1 전극에 인가된 전압이 제 2 전압 이상이 되면, 상기 제 2 영역의 저항값은 상기 고저항 상태에서의 상기 제 1 영역의 저항값보다 작은 제 1 저항값으로 스위칭되고, 상기 제 2 영역의 저항값의 스위칭에 의해 상기 제 1 영역의 저항값은 일정하게 유지된다.
본 발명의 다른 측면에 따른 저항 변화 소자(resistance switching device)는 상기 저항 변화 소자에 인가된 전압이 제 1 전압 이상이 되면 상기 저항 변화 소자가 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되도록 저항값이 증가하는 저항 변화 요소(resistance switching element); 및 상기 저항 변화 요소에 병렬로 연결되고, 상기 저항 변화 소자에 인가된 전압이 제 2 전압 이상이 되면, 제 2 저항값에서 상기 저항 변화 소자의 고저항 상태에서의 상기 저항 변화 요소의 저항값보다 작은 제 1 저항값으로 저항값이 스위칭되는 스위치 요소(switch element);를 포함하고, 상기 스위칭 요소의 저항값의 스위칭에 의해 상기 저항 변화 요소의 저항값은 일정하게 유지된다.
본 발명의 다른 측면에 따라 저항 변화 소자를 고저항 상태와 저저항 상태 중 어느 하나의 상태로 스위칭함에 따라 데이터를 기록하거나 기록된 데이터를 삭제하는 메모리 셀을 제공한다.
본 발명의 다른 측면에 따른 메모리 디바이스는 서로 평행하게 배열된 단수나 복수의 제 1 배선; 상기 제 1 배선과 교차하고, 서로 평행하게 배열된 단수나 복수의 제 2 배선; 및 상기 제 1 및 제 2 배선의 교차점 각각에 구비된 메모리셀;을 포함하고, 상기 메모리셀은 전이금속 산화물로 구성된 절연층(insulator layer)에 해당하는 제 1 물질층; 상기 제 1 물질층 내에 형성된 전도성 패스(conducting path)에 해당하며, 상기 메모리셀에 인가된 전압이 제 1 전압 이상이 되면 상기 메모리셀이 온 상태(On State)에서 오프 상태(Off State)로 스위칭되도록 저항값이 증가하는 제 1 영역; 및 상기 제 1 물질층에서 상기 제 1 영역과 병렬인 제 2 영역;를 포함하고, 상기 메모리셀에 인가된 전압이 제 2 전압 이상이 되면, 상기 제 2 영역의 저항값은 상기 오프 상태에서의 상기 제 1 영역의 저항값보다 작은 제 1 저항값으로 스위칭되고, 상기 제 2 영역의 저항값의 스위칭에 의해 상기 제 1 영역의 저항값은 일정하게 유지된다.
상기된 바에 따르면, 인가된 전압에 따라 저항값이 변하는 저항 변화 요소에 스위치 요소를 병렬로 연결하여, 저항 변화 소자의 리셋 스위칭(reset switching) 후에 고저항 상태에서의 저항 변화 요소의 저항값을 일정하게 유지함으로써, 저항 변화 소자가 셋 스위칭과 리셋 스위칭을 반복하더라도 고저항 상태에서 저항값의 균일성을 유지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 소자를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 저항 변화 소자를 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 저항 변화 소자를 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 저항 변화 소자의 저항 변화 요소의 저항 변화를 나타낸 그래프이다.
도 5는 본 발명의 실시예에 따른 저항 변화 소자의 스위치 요소의 저항 변화를 나타낸 그래프이다.
도 6은 본 발명의 실시예에 따른 저항 변화 소자에 인가된 전압에 따라 저항 변화 요소에 걸리는 전압 변화를 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 따른 저항 변화 소자를 적용한 메모리 디바이스의 일례를 도시한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 저항 변화 소자를 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 저항 변화 소자를 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 저항 변화 소자의 저항 변화 요소의 저항 변화를 나타낸 그래프이다.
도 5는 본 발명의 실시예에 따른 저항 변화 소자의 스위치 요소의 저항 변화를 나타낸 그래프이다.
도 6은 본 발명의 실시예에 따른 저항 변화 소자에 인가된 전압에 따라 저항 변화 요소에 걸리는 전압 변화를 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 따른 저항 변화 소자를 적용한 메모리 디바이스의 일례를 도시한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 그리고 첨부된 도면들에서 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 소자를 도시한 단면도이다. 도 1 을 참조하면, 저항 변화 소자(100)는 제 1 전극(110), 제 1 물질층(120) 및 제 2 전극(130)으로 구성되고, 제 1 물질층(120)은 제 1 영역(121) 및 제 2 영역(122)으로 구성된다.
도 1에 도시된 저항 변화 소자(100)는 본 실시예의 특징이 흐려지는 것을 방지하기 위하여 본 실시예와 관련된 구성요소들만이 도시되어 있으나, 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 1의 저항 변화 소자(100)는 저저항 상태(LRS; Low-Resistance State)와 고저항 상태(HRS; High-Resistance State) 중 어느 하나의 상태로 스위칭 되며, 다음 스위칭이 일어나기 전에는 하나의 상태를 계속 유지한다. 이때, 저항 변화 소자(100)가 저저항 상태에서 고저항 상태로 스위칭되는 것은 셋 스위칭(set switching)이라고 저항 변화 소자(100)가 고저항 상태에서 저저항 상태로 변하는 것은 리셋 스위칭(reset switching)이라고 한다.
저항 변화 소자(100)는 전압의 인가에 의하여 셋 스위칭(set switching)과 리셋 스위칭(reset switching)이 수행된다. 저항 변화 소자(100)에 셋 문턱 전압(set threshold voltage) 이상의 전압이 인가되는 경우, 저항 변화 소자(100)는 셋 스위칭되어 저저항 상태로 변한다. 저저항 상태의 저항 변화 소자(100)는 저항 변화 소자(100)의 리셋 스위칭이 일어나기 전까지 저저항 상태가 유지된다. 또한, 저저항 상태의 저항 변화 소자(100)에 리셋 문턱 전압(reset threshold voltage) 이상의 전압이 인가되면, 저항 변화 소자(100)는 리셋 스위칭되어 저저항 상태에서 고저항 상태로 변한다.
저항 변화 소자(100)의 제 1 전극(110)을 통해 저항 변화 소자(100)에 전압이 인가된다. 예를 들면, 제 1 전극(110)은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN 과 같은 비귀금속(base metal)이나 IZO(indium zinc oxide), ITO(indium tin oxide)와 같은 도전성 산화물(conductive oxide)로 구성될 수 있다. 또한, 제 1 전극(110)은 반응성이 낮은 고가의 귀금속 물질, 예를 들면, Ir, Ru, Pd, Au, Pt, 또는 IrO2 와 같은 금속산화물로 구성될 수 있다. 다만, 이에 한정되지 않으며, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제 1 전극(110) 물질로 이용할 수 있다.
제 1 물질층(120)은 제 1 전극(110)과 제 2 전극(130) 사이에 적층된 층으로, 전이금속 산화물로 구성된다. 예를 들면, 제 1 물질층(120)은 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나로 구성될 수 있다. 다만, 이에 한정되지 않으며, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전이금속 산화물을 제 1 물질층(120)으로 사용할 수 있다.
제 1 물질층(120)은 제 1 물질층(120) 내에 형성된 전도성 패스(conducting path)에 해당하는 제 1 영역(121)과 제 1 영역(121)에 병렬로 위치하는 제 2 영역(122)을 포함한다. 이에 따라, 제 1 영역(121)과 제 2 영역(122)은 동일한 전압을 갖는다.
전도성 패스(conducting path)에 해당하는 제 1 영역(121)은 제 1 전극(110)을 통해서 임계 전압 이상의 전압을 인가함에 따라 제 1 물질층(120) 내에 브레이크 다운(breakdown) 현상이 발생하고, 이에 의하여 생성된다. 또한, 제 1 영역(121)은 전도성 필라멘트(conducting filament)라고도 한다. 제 1 영역(121)은 제 1 전극(110)을 통해 인가된 전압에 따라 전기 화학적으로 생성과 파열(rupture)을 반복한다. 이에 따라, 제 1 영역(121)의 저항값(RM)이 변하고, 저항 변화 소자(100)는 저저항 상태(LRS; Low-Resistance State)와 고저항 상태(HRS; High-Resistance State) 중 어느 하나로 스위칭된다. 제 1 영역(121)은 저항 변화 요소라고도 한다.
제 1 전극(110)을 통해 인가된 전압이 제 1 전압 이상이 되면, 저항 변화 소자(100)가 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되도록 제 1 영역(121)의 저항값(RM)은 증가한다. 즉, 저항 변화 소자(100)는 고저항 상태에서 저저항 상태로 리셋 스위칭(reset switching)이 수행되고, 제 1 전압은 리셋 문턱 전압이 될 수 있다.
제 1 전극(110)에 인가된 전압이 제 1 전압 이상이 되면, 제 1 영역(121)의 저항값(RM)과 제 1 영역(121)에 걸리는 전압은 제 1 전극(110)에 인가된 전압이 증가됨에 따라 증가한다.
제 2 영역(122)은 제 1 물질층(120)에서 제 1 영역(121)에 병렬로 위치한다. 제 2 영역(122)의 저항값(RSW)은 제 1 전극(110)을 통해 인가되는 전압이 제 2 전압 이상일 때 제 2 저항값에서 제 1 저항값으로 스위칭 된다. 이때, 제 2 저항값은 제 1 저항값보다 큰 값이다. 제 2 영역(122)은 스위치 요소라고도 한다. 본 실시예에 따르면, 제 2 저항값은 저항 변화 소자(100)의 저저항 상태에서의 제 1 영역(121)의 저항값(RM)보다 크며, 제 1 저항값은 저항 변화 소자(100)의 고저항 상태에서의 제 1 영역(121)의 저항값(RM)보다 작다.
이에 따라, 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면, 제 2 영역(122)의 저항값(RSW)은 제 2 저항값에서 저항 변화 소자(100)의 고저항 상태에서의 제 1 영역(121)의 저항값(RM)보다 작은 제 1 저항값으로 스위칭된다. 이때, 제 2 영역(122)의 저항값(RSW)은 제 2 영역(122)에 흐르는 누설 전류(leakage current)의 양이 변함에 따라 제 2 저항값에서 제 1 저항값으로 스위칭된다.
제 1 영역(121)의 저항값(RM)은 제 1 전극(110)에 인가된 전압이 증가됨에 따라 증가하다가, 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면 제 1 전극(110)에 인가된 전압이 증가되더라도 일정하게 유지된다. 즉, 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면, 저항 변화 소자(100)의 제 1 영역(121)의 저항값(RM)은 일정하게 유지된다. 또한, 제 1 영역(121)에 걸리는 전압은 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면 제 1 전극(110)에 인가된 전압이 증가되더라도 더 이상 증가하지 않는다.
이에 따라, 저항 변화 소자(100)에 제 2 전압을 인가함으로써, 저항 변화 소자(100)의 리셋 스위칭(reset switching) 후에 제 1 영역(121)의 저항값(RM)을 균일하게 유지할 수 있다.
이때, 제 2 전압은 제 2 영역(122)에 포함된 공공의 양에 기초하여 결정된다. 예를 들면, 제 2 전압은 제 2 영역(122)에 포함된 공공의 양이 늘어남에 따라 작아질 수 있다.
제 2 전극(130)은 제 1 전극(110)과 유사하게 Ir, Ru, Pd, Au, Pt 와 같은 귀금속이나 IrO2 와 같은 금속산화물로 구성되거나, W, Ni, Al, Ti, Ta, TiN, TiW, TaN 과 같은 비귀금속 또는 IZO, ITO 와 같은 도전성 산화물로 구성될 수 있다. 다만, 제 2 전극(130)의 물질은 전술한 바에 한정되지 않으며, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제 2 전극(130) 물질로 이용할 수 있다. 제 2 전극(130)은 전압이 인가되거나 접지될 수 있다.
도 1에 도시된 저항 변화 소자(100)는 본 실시예와 관련된 구성요소들만 도시되어 있으나, 도 1에 도시된 구성요소들 외에도 이온의 확산을 막는 버퍼층(미도시), 이온을 공급하는 베이스 물질층(미도시), 층간 절연층(미도시) 또는 중간 전극(미도시) 등을 더 포함할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 저항 변화 소자를 도시한 단면도이다. 도 2 를 참조하면, 저항 변화 소자(100')는 제 1 전극(110), 제 1 물질층(120), 제 2 물질층(210) 및 제 2 전극(130)으로 구성되고, 제 1 물질층(120)은 제 1 영역(121) 및 제 2 영역(122)으로 구성된다. 도 2에 도시된 제 1 전극(110) 및 제 2 전극(130)은 도 1에 도시된 제 1 전극(110) 및 제 2 전극(130)에 대응된다. 따라서, 도 1에서 제 1 전극(110) 및 제 2 전극(130)과 관련하여 기재된 내용은 도 2에 도시된 제 1 전극(110) 및 제 2 전극(130)에도 적용이 가능하므로, 이와 관련하여 중복된 설명은 생략한다.
도 2의 저항 변화 소자(100')는 도 1의 저항 변화 소자(100)와 동일하게 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되는 셋 스위칭(set switching)과 고저항 상태에서 저저항 상태로 변하는 리셋 스위칭(reset switching)이 수행된다. 저항 변화 소자(100')는 전압의 인가에 의하여 셋 스위칭과 리셋 스위칭이 수행된다. 도 2의 제 1 전극(110)을 통해 저항 변화 소자(100')에 전압이 인가된다. 제 2 전극(130)은 도 1 과 동일하게 전압이 인가되거나 접지될 수 있으나, 이하에서는 설명의 편의를 위하여 접지된 것으로 한다.
제 1 물질층(120)은 제 1 전극(110)과 제 2 전극(130) 사이에 적층된 층으로, 전이금속 산화물로 구성된 절연층(insulator layer)이다. 제 1 물질층(120)은 제 2 물질층(210)과 비교하여 미량의 산소 공공을 포함한다.
제 2 물질층(210)은 일정한 크기의 저항값(RL)을 갖는 전이금속 산화물로 구성된 전도층(conductive layer)이다. 제 2 물질층(210)은 제 1 물질층(120)과 마찬가지로 제 1 전극(110)과 제 2 전극(130) 사이에 적층된다. 도 2에는 제 1 전극(110), 제 1 물질층(120), 제 2 물질층(210)과 제 2 전극(130)의 순으로 되어있으나, 제 1 물질층(120)과 제 2 물질층(210)의 적층된 순서는 달라질 수 있다. 제 2 물질층(210)은 제 1 물질층(120)과 비교하여 다량의 산소 공공을 포함한다. 즉, 제 2 물질층(210)은 제 1 물질층(120)에 포함된 산소 공공의 양 보다 더 많은 산소 공공을 포함한다.
예를 들면, 제 1 물질층(120)과 제 2 물질층(210)을 구성하는 전이금속 산화물은 각각 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나가 될 수 있다. 본 발명의 일 실시예에 따르면, 제 1 물질층(120)과 제 2 물질층(210)을 구성하는 전이금속 산화물은 각각 Ta2O5와 TaOx(여기서, x는 0<x<2.5)가 될 수 있으나, 이에 한정되지 않는다.
제 1 물질층(120)은 전압이 인가되기 전 상태에서 미량의 산소 공공을 포함한 절연층에 해당하는 제 2 영역(122)으로만 구성된다. 이때, 제 1 물질층(120)에 임계 전압(critical voltage) 이상의 전압을 인가하게 되면, 브레이크 다운(breakdown) 현상이 발생하고, 산소 공공과 산소 이온의 이동에 의하여 제 1 물질층(120) 내에 전도성 패스(conducting path)에 해당하는 제 1 영역(121)이 생성된다. 이에 따라, 제 2 영역(122)은 제 1 물질층(120)에서 제 1 영역(121)을 제외한 나머지 영역에 해당하고, 제 1 영역(121)은 제 2 영역(122)과 병렬로 위치한다. 제 1 영역(121)과 제 2 영역(122)은 동일한 전압을 갖는다.
이후, 전도성 패스에 해당하는 제 1 영역(121)은 제 1 전극(110)을 통해 인가되는 전압에 따라 전기 화학적으로 생성과 파열(rupture)을 반복한다. 이에 따라, 제 1 영역(121)의 저항값(RM)이 변하고, 저항 변화 소자(100')는 저저항 상태(LRS; Low-Resistance State)와 고저항 상태(HRS; High-Resistance State) 사이에서 스위칭을 반복한다. 도 2의 제 1 영역(121)은 설명의 편의를 위하여 제 1 물질층(120)내에서 기둥 모양으로 표시하였지만, 도 1에 도시된 제 1 영역(121)과 동일하게 가지(branch) 모양으로 생성과 파열을 반복할 수 있다. 본 발명의 일 실시예에 따라, Ta2O5의 제 1 물질층(120)에서 생성되는 제 1 영역(121)은 TaOx(여기서, x는 0<x<2.5)가 될 수 있다.
제 1 전극(110)을 통해 인가된 전압이 제 1 전압 이상이 되면, 저항 변화 소자(100')가 저저항 상태에서 고저항 상태로 스위칭되도록 제 1 영역(121)의 저항값(RM)은 증가한다. 즉, 저항 변화 소자(100')는 고저항 상태에서 저저항 상태로 리셋 스위칭(reset switching)이 수행되고, 제 1 전압은 리셋 문턱 전압이 될 수 있다. 이때, 제 1 영역(121)은 저항 변화 요소라고도 한다.
저항 변화 소자(100')가 리셋 스위칭된 후, 제 1 영역(121)의 저항값(RM)은 제 1 전극(110)을 통해 인가된 전압이 증가함에 따라 증가한다. 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면, 제 1 전극(110)에 인가된 전압이 증가되더라도 제 1 영역(121)의 저항값(RM)은 일정하게 유지된다. 이는, 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면, 제 2 영역(122)의 저항값(RSW)이 제 2 저항값에서 고저항 상태에서의 제 1 영역(121)의 저항값(RM)보다 낮은 제 1 저항값으로 스위칭되기 때문이다. 제 2 영역(122)의 저항값(RSW)이 제 2 저항값에서 낮은 제 1 저항값으로 스위칭됨에 따라 제 2 영역(122)에 흐르는 누설 전류(leakage current)의 양이 변하고, 이에 따라, 제 1 영역(121)의 저항값(RM)이 제 1 전극(110)에 인가된 전압이 증가되더라도 일정하게 유지된다. 이때, 제 2 저항값은 저항 변화 소자(100')의 저저항 상태에서의 제 1 영역(121)의 저항값(RM)보다 크다. 이에 따라, 제 2 영역(122)은 스위치 요소라고도 한다.
또한, 제 1 전극(110)에 인가된 전압이 제 2 전압 이상이 되면, 제 1 영역(121)에 걸리는 전압은 제 1 전극(110)을 통해 인가된 전압이 증가하더라도 더 이상 증가하지 않는다. 본 실시예에 따른 제 1 영역(121)의 저항값(RM) 및 제 1 영역(121)에 걸리는 전압의 변화와 관련된 구체적인 설명은 도 5 및 도 6의 그래프를 참조한다.
제 2 전압은 제 2 영역(122)의 저항값(RSW)을 제 2 저항값에서 제 1 저항값으로 스위칭하는 트리거로 제 2 영역(122)에 포함된 산소 공공의 양에 기초하여 결정된다. 이때, 제 2 전압은 제 2 영역(122)에 포함된 산소 공공의 양이 늘어남에 따라 작아질 수 있다. 제 2 영역(122)에는 제 2 영역(122)의 절연층의 특성이 유지되는 한도까지 산소 공공의 양을 증가시킬 수 있다.
이에 따라, 저항 변화 소자(100')에 제 2 전압을 인가함으로써, 저항 변화 소자(100')의 리셋 스위칭(reset switching) 후에 제 1 영역(121)의 저항값(RM)을 균일하게 유지할 수 있다.
본 발명의 일 실시예에 따른 저항 변화 소자(100')는 일정한 저항값(RL)을 갖는 제 2 물질층(210)을 이용하여 컴플라이언스 전류(compliance current)를 인가함으로써, 저항 변화 소자(100')의 셋 스위칭(set switching) 후에 저저항 상태에서의 제 1 영역(121)의 저항값(RM)을 균일하게 유지할 수 있다.
따라서, 저항 변화 소자(100')는 셋 스위칭과 리셋 스위칭의 반복되더라도 저저항 상태와 고저항 상태 각각에서 저항값의 균일성을 유지할 수 있다.
도 2에 도시된 저항 변화 소자(100')는 본 실시예와 관련된 구성요소들만 도시되어 있으나, 도 2에 도시된 구성요소들 외에도 이온의 확산을 막는 버퍼층(미도시), 이온을 공급하는 베이스 물질층(미도시), 층간 절연층(미도시) 또는 중간 전극(미도시) 등을 더 포함할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 저항 변화 소자를 도시한 도면이다. 도 3 을 참조하면, 저항 변화 소자(300)는 저항 변화 요소(310), 스위치 요소(320) 및 저항 요소(330)으로 구성된다.
도 3에 도시된 저항 변화 소자(300)는 본 실시예의 특징이 흐려지는 것을 방지하기 위하여 본 실시예와 관련된 구성요소들만이 도시되어 있으나, 도 3에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 3의 저항 변화 소자(300)는 도 1 내지 도 2의 저항 변화 소자(100, 100')와 동일하게 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되는 셋 스위칭(set switching)과 고저항 상태에서 저저항 상태로 변하는 리셋 스위칭(reset switching)이 수행된다. 도 3을 참조하면, 저항 변화 소자(300)는 VA 전압의 인가에 의하여 셋 스위칭과 리셋 스위칭이 수행된다.
저항 변화 요소(310)는 VA 전압의 인가에 의하여 저항값(RM)이 변한다. 저항 변화 소자(300)는 저항 변화 요소(310)의 저항값(RM)의 변화에 따라 저저항 상태와 고저항 상태 중 어느 하나로 스위칭이 된다. 저항 변화 요소(310)는 저항 변화 소자(300)가 저저항 상태일 때, 작은 저항값들을 갖고, 저항 변화 소자(300)가 고저항 상태 일 때, 높은 저항값들을 갖는다.
이때, VA 전압이 제 1 전압 이상이 되면, 저항 변화 소자(300)가 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되도록 저항 변화 요소(310)의 저항값(RM)은 증가한다. 즉, 저항 변화 소자(300)는 고저항 상태에서 저저항 상태로 리셋 스위칭(reset switching)이 수행되고, 제 1 전압은 리셋 문턱 전압이 될 수 있다. 저항 변화 소자(300)가 리셋 스위칭이 된 후, 저항 변화 요소(310)의 저항값(RM)과 저항 변화 요소(310)에 걸리는 전압 V는 VA 전압이 증가됨에 따라 증가한다.
스위치 요소(320)는 저항 변화 소자(300)에 인가되는 전압인 VA 전압에 따라 스위칭 된다. 저항 변화 요소(310)와 병렬로 위치한다. 이에 따라, 저항 변화 요소(310)와 스위치 요소(320)는 동일한 전압을 갖는다. 스위치 요소(320)는 VA 전압이 제 2 전압 이상이 되면, 스위칭 된다. 이때, 스위치 요소(320)는 VA 전압에 따라 스위치 요소(320)의 저항값(RSW)이 스위칭되는 것으로 볼 수 있다. 예를 들면, 스위치 요소(320)는 트랜지스터(transistor), 문턱 스위칭 소자(threshold switching device), 다이오드(diode), 캐패시터(capacitor) 등으로 구현될 수 있다. 이하에서는 설명의 편의를 위하여, 스위치 요소(320)는 VA 전압에 따라 스위치 요소(320)의 저항값(RSW)이 스위칭되는 것으로 보고 설명한다.
스위치 요소(320)는 VA 전압이 제 2 전압 이상이 되면, 제 2 저항값에서 제 1 저항값으로 스위칭 된다. 이때, 제 2 저항값은 제 1 저항값보다 큰 값이다. 본 실시예에 따르면, 제 2 저항값은 저항 변화 소자(300)의 저저항 상태에서의 저항 변화 요소(310)의 저항값(RM)보다 크며, 제 1 저항값은 저항 변화 소자(300)의 고저항 상태에서의 저항 변화 요소(310)의 저항값(RM)보다 작다.
이에 따라, VA 전압이 제 2 전압 이상이 되면, 스위치 요소(320)의 저항값(RSW)은 제 2 저항값에서 저항 변화 소자(300)의 고저항 상태에서의 저항 변화 요소(310)의 저항값(RM)보다 작은 제 1 저항값으로 스위칭된다.
저항 변화 요소(310)의 저항값(RM)은 VA 전압이 증가됨에 따라 증가하다가, VA 전압이 제 2 전압 이상이 되면 전압이 증가되더라도 일정하게 유지된다. 즉, VA 전압이 제 2 전압 이상이 되면, 저항 변화 소자(300)의 고저항 상태에서의 저항 변화 요소(310)의 저항값(RM)은 일정하게 유지된다. 또한, 저항 변화 요소(310)에 걸리는 전압은 VA 전압이 제 2 전압 이상이 되면 VA 전압이 증가되더라도 더 이상 증가하지 않는다.
이에 따라, 저항 변화 소자(300)에 제 2 전압을 인가함으로써, 저항 변화 소자(300)의 리셋 스위칭(reset switching) 후에 고저항 상태에서의 저항 변화 요소(310)의 저항값(RM)을 균일하게 유지할 수 있다.
저항 요소(330)는 일정한 크기의 저항값(RL)을 갖는다. 본 발명의 일 실시예에 따른 저항 변화 소자(300)는 일정한 저항값(RL)을 갖는 저항 요소(330)를 이용하여 컴플라이언스 전류(compliance current)를 인가함으로써, 저항 변화 소자(300)의 셋 스위칭(set switching) 후에 저저항 상태에서의 저항 변화 요소(310)의 저항값(RM)을 균일하게 유지할 수 있다.
본 실시예에 따른 저항 변화 소자(300)는 저항 변화 요소(310), 스위치 요소(320) 및 저항 요소(330)가 각각 개별적으로 위치하고, 이들 요소들을 도선 또는 배선으로 연결함으로써 구현될 수 있다.
본 발명의 일 실시예에 따르면, 저항 변화 소자(300)는 하나의 저항 변화 요소(310)에 다수의 스위치 요소(320)가 연결될 수 있다. 본 발명의 다른 실시예에 따르면, 저항 변화 소자(300)는 다수의 저항 변화 요소(310)에 하나의 스위치 요소(320)가 연결될 수 있다. 또는, 저항 변화 소자(300)는 다수의 저항 변화 요소(310)에 다수의 스위치 요소(320)가 연결될 수 있다.
도 4는 본 발명의 실시예에 따른 저항 변화 소자의 저항 변화 요소의 저항 변화를 나타낸 그래프이다. 이때, 도 4에 도시된 그래프는 도 1 내지 도 3의 저항 변화 소자(100, 100', 300)의 저항 변화 요소의 저항 변화에도 적용된다.
도 1 내지 도 2의 저항 변화 소자(100, 100')에 있어서, 가로축의 VA는 제 1 전극(110)을 통해 저항 변화 소자(100, 100')에 인가되는 전압을 나타내고, 세로축의 RM은 저항 변화 소자(100, 100')의 제 1 물질층(120)의 제 1 영역(121)의 저항값을 나타낸다. 앞에서 언급한 바와 같이, 제 1 영역(121)은 저항 변화 요소라고도 한다. 도 1 내지 도 2의 제 1 영역(121)은 도 3의 저항 변화 요소(310)에 대응된다. 도 3의 저항 변화 소자(300)에 있어서는, 가로축의 VA는 저항 변화 소자(300)에 인가되는 전체 전압을, 세로축의 RM은 저항 변화 요소(310)의 저항값을 나타낼 수 있다. 이하에서는 설명의 편의를 위하여, 도 3에 도시된 저항 변화 소자(300)를 예로 들어 설명한다. 다만, 도 1 내지 도 2의 저항 변화 소자(100, 100')에도 동일하게 적용될 수 있다.
도 4에서, 저항 변화 소자(300)에 인가되는 전압이 V0이 되면, 저항 변화 요소(310)의 저항값이 저항 변화 소자(300)의 저저항 상태에서의 저항값 RL에서 고저항 상태에서의 저항값 R0으로 증가한다. 즉, 저항 변화 소자(300)에 V0의 전압이 인가되면 저항 변화 소자(300)는 저저항 상태에서 고저항 상태로 리셋 스위칭이 일어난다. 즉, 전압 V0은 제 1 전압, 즉, 리셋 문턱 전압(reset threshold voltage)를 나타낸다.
리셋 스위칭 후, 저항 변화 소자(300)에 인가되는 전압이 V0에서 V1, V2, V3로 전압이 증가되면, 저항 변화 요소(310)의 저항값도 증가된 전압에 따라 증가한다. 즉, 저항 변화 요소(310)에 인가되는 전압을 증가시키면 전압이 증가할수록 저항 변화 요소(310)의 저항값이 증가하는 NDR(negative differential resistance)현상이 나타난다.
저항 변화 요소(310)의 저항값은 리셋 스위칭이 일어난 후, 인가된 전압이 V1 이상이 되기 전에는 전압의 증가에 따라 저항값이 증가하다가도 전압 공급이 중단되면 R0의 저항값을 유지한다. 또한, 저항 변화 요소(310)의 저항값은, V1 이상의 전압이 인가되고 인가된 전압이 V2 이상이 되기 전에는, 전압의 증가에 따라 저항값이 증가하다가도 전압 공급이 중단되면 R1의 저항값을 유지한다. V2 이상, V3 이상의 전압에 대해서도 저항 변화 요소(310)의 저항값의 변화는 이와 동일하게 적용된다. 즉, 리셋 스위칭이 일어난 이후 셋 스위칭이 일어나기 전에 전압의 인가가 중단되면, 저항 변화 요소(310)의 저항값은 인가된 전압의 크기에 따른 저항값을 가지며, 다음 스위칭이 일어나기 전까지 그 저항값을 유지한다.
이와 같은 저항 변화 소자(300)의 특성에 따라, 종래의 저항 변화 소자는 셋 스위칭과 리셋 스위칭의 반복되는 경우, 리셋 스위칭 후의 고저항 상태에서 저항 변화 소자(300)의 저항값의 균일성이 보장되지 않을 수 있다. 본 실시예에 따른 저항 변화 소자(300)는 스위치 요소(320)의 저항값의 변화에 의해 저항 변화 소자(300)의 리셋 스위칭(reset switching) 후에 고저항 상태에서의 저항 변화 요소(310)의 저항값(RM)을 균일하게 유지할 수 있다.
도 5는 본 발명의 실시예에 따른 저항 변화 소자의 스위치 요소의 저항 변화를 나타낸 그래프이다. 이때, 도 5에 도시된 그래프는 도 1 내지 도 3의 저항 변화 소자(100, 100', 300)의 스위치 요소의 저항 변화에도 적용된다.
도 1 내지 도 2의 저항 변화 소자(100, 100')에 있어서, 가로축의 VA는 제 1 전극(110)을 통해 저항 변화 소자(100, 100')에 인가되는 전압을 나타내고, 세로축의 RSW은 저항 변화 소자(100, 100')의 제 1 물질층(120)의 제 2 영역(122)의 저항값을 나타낸다. 앞에서 언급한 바와 같이, 제 2 영역(122)은 스위치 요소라고도 한다. 이에 따라, 도 1 내지 도 2의 제 2 영역(122)은 도 3의 저항 변화 요소(310)에 대응된다. 도 3의 저항 변화 소자(300)에 있어서는, 가로축의 VA는 저항 변화 소자(300)에 인가되는 전체 전압을, 세로축의 RSW은 스위치 요소(320)의 저항값을 나타낼 수 있다. 이하에서는 설명의 편의를 위하여, 도 3에 도시된 저항 변화 소자(300)를 예로 들어 설명한다. 다만, 도 1 내지 도 2의 저항 변화 소자(100, 100')에도 동일하게 적용될 수 있다.
도 5를 참조하면, 점선은 인가된 전압에 따른 저항 변화 요소(310)의 저항값(RM)의 변화를 나타내고, 실선은 인가된 전압에 따른 스위치 요소(320)의 저항값(RSW)의 변화를 나타낸다.
저항 변화 소자(300)에 인가되는 전압이 V0이 되면, 저항 변화 요소(310)의 저항값이 저항 변화 소자(300)의 저저항 상태에서의 저항값 RL에서 고저항 상태에서의 저항값 R0으로 증가한다. 즉, 저항 변화 소자(300)에 V0의 전압이 인가되면 저항 변화 소자(300)는 저저항 상태에서 고저항 상태로 리셋 스위칭이 일어난다. 즉, 전압 V0은 제 1 전압, 즉, 리셋 문턱 전압(reset threshold voltage)를 나타낸다. 저항 변화 소자(300)가 리셋 스위칭 후 셋 스위칭이 되기 전에, 저항 변화 소자(300)에 인가되는 전압이 V0에서 그 이상으로 증가되면, 저항 변화 요소(310)의 저항값도 증가된 전압에 따라 증가한다.
저항 변화 소자(300)에 인가되는 전압이 VON이 되면, 스위치 요소(320)의 저항값이 제 2 저항값인 Ra에서 제 1 저항값인 Rb로 스위칭된다. 즉, 전압 VON은 제 2 전압을 나타낸다. 이에 따라, 저항 변화 소자(300)에 인가되는 전압이 증가되더라도 저항 변화 요소(310)의 저항값(RM)은 일정하게 유지된다. 이는, 저항 변화 소자(300)에 인가되는 전압이 VON 이상이 되면, 스위치 요소(320)의 저항값(RSW)이 저항값 Ra에서 저항 변화 소자(300)의 고저항 상태에서의 저항 변화 요소(310)의 저항값 R2보다 낮은 저항값 Rb로 스위칭되기 때문이다.
스위치 요소(320)의 저항값(RSW)이 Ra에서 고저항 상태에서의 저항 변화 요소(310)의 저항값(R2)보다 낮은 Rb로 스위칭됨에 따라 스위치 요소(320)에 흐르는 전류의 양이 변하고, 이에 의해 저항 변화 요소(310)의 저항값(RM)이 인가된 전압이 증가되더라도 일정하게 R2로 유지된다. 제 2 저항값 Ra는 저항 변화 소자(300)의 저저항 상태에서의 저항 변화 요소(310)의 저항값(RL)보다 크다.
저항 변화 소자(300)에 스위치 요소(320)가 포함되지 않은 경우에는, 저항 변화 요소(310)의 저항값(RM)은 증가된 전압에 따라 R3까지 계속 증가하게 된다. 이와 같이, 저항 변화 요소(310)의 저항값(RM)이 증가된 전압에 따라 계속 증가하는 경우, 저항 변화 소자(300)의 리셋 스위칭 후의 고저항 상태에서 저항 변화 소자(300)의 저항값의 균일성이 보장되지 않을 수 있다.
본 실시예에 따른 저항 변화 소자(300)는 스위치 요소(320)의 저항값의 변화에 의해 저항 변화 소자(300)의 리셋 스위칭(reset switching) 후에 고저항 상태에서의 저항 변화 요소(310)의 저항값(RM)을 균일하게 유지할 수 있다.
도 6은 본 발명의 실시예에 따른 저항 변화 소자에 인가된 전압에 따라 저항 변화 요소에 걸리는 전압 변화를 나타낸 그래프이다. 이때, 도 6에 도시된 그래프는 도 1 내지 도 3의 저항 변화 소자(100, 100', 300)의 저항 변화 요소의 전압 변화에도 적용된다.
도 1 내지 도 2의 저항 변화 소자(100, 100')에 있어서, 가로축의 VA는 제 1 전극(110)을 통해 저항 변화 소자(100, 100')에 인가되는 전압을 나타낸다. 세로축의 V/VA는 저항 변화 소자(100, 100')의 제 1 영역(121)에 걸리는 전압을 제 1 전극(110)을 통해 저항 변화 소자(100, 100')에 인가되는 전압으로 나눈 값을 나타낸다. 앞에서 언급한 바와 같이, 제 1 영역(121)은 저항 변화 요소라고도 한다. 이에 따라, 도 1 내지 도 2의 제 1 영역(121)은 도 3의 저항 변화 요소(310)에 대응된다.
이때, 저항 변화 소자(100, 100')의 제 1 물질층(120)에서 제 1 영역(121)은 제 2 영역(122)과 병렬로 위치하므로, 제 1 영역(121)에 걸리는 전압은 제 2 영역(122)에 걸리는 전압과 동일하다. 도 3의 저항 변화 소자(300)에 있어서는, 가로축의 VA는 저항 변화 소자(300)에 인가되는 전압 VA를, 세로축의 V/VA은 저항 변화 소자(300)의 저항 변화 요소(310)에 걸리는 전압을 저항 변화 소자(300)에 인가되는 전압 VA로 나눈 값을 나타낼 수 있다. 이때, 저항 변화 소자(300)의 저항 변화 요소(310)은 스위치 요소(320)과 병렬로 위치하므로, 저항 변화 요소(310)에 걸리는 전압은 스위치 요소(320)에 걸리는 전압과 동일하다. 이하에서는 설명의 편의를 위하여, 도 3에 도시된 저항 변화 소자(300)를 예로 들어 설명한다. 다만, 도 1 내지 도 2의 저항 변화 소자(100, 100')에도 동일하게 적용될 수 있다.
도 6을 참조하면, 실선은 본 발명의 실시예들에 따른 저항 변화 소자(300)에 인가된 전압 VA에 따른 저항 변화 요소(310)의 전압의 변화 V/VA를 나타낸다. 점선은 저항 변화 소자(300)에 스위치 요소(320)가 포함되지 않은 경우의 저항 변화 소자(300)에 인가된 전압 VA에 따른 저항 변화 요소(310)의 전압의 변화 V/VA를 나타낸다.
저항 변화 소자(300)에 인가되는 전압이 V0 이상이 되면, 저항 변화 소자(300)는 저저항 상태에서 고저항 상태로 리셋 스위칭이 된다. 즉, 전압 V0는 제 1 전압, 즉, 리셋 문턱 전압(reset threshold voltage)를 나타낸다. 이때, 저항 변화 요소(310)의 저항값은 저항 변화 소자(300)가 저저항 상태에서 고저항 상태로 스위칭 되도록 증가한다. 리셋 스위칭되기 전, 즉, 저저항 상태에서의 저항 변화 요소(310)에 걸리는 전압의 변화 V/VA은 일정하다.
저항 변화 소자(300)가 리셋 스위칭 후 셋 스위칭이 되기 전에, 저항 변화 소자(300)에 인가되는 전압이 V0 이상으로 증가되면, 저항 변화 요소(310)에 걸리는 전압 V도 저항 변화 소자(300)에 인가되는 전압이 증가함에 따라 증가한다. 이에 따라, 저항 변화 요소(310)에 걸리는 전압의 변화 V/VA도 증가한다.
저항 변화 소자(300)에 인가되는 전압이 VON이 되면, 스위치 요소(320)의 저항값은 제 2 저항값에서 제 1 저항값으로 스위칭된다. 저항 변화 소자(300)에 인가되는 전압이 VON 이상이 되면, 저항 변화 소자(300)에 인가되는 전압이 VON 이상으로 증가되더라도 저항 변화 요소(310)의 저항값은 일정하게 유지된다. 이때, 전압 VON은 제 2 전압을 나타낸다. 저항 변화 요소(310)에 걸리는 전압 V는 저항 변화 소자(300)에 인가되는 전압이 증가되더라도 더 이상 증가하지 않는다. 즉, 도 6과 같이, 저항 변화 요소(310)에 걸리는 전압의 변화 V/VA는 일정하게 유지된다.
저항 변화 소자(300)에 스위치 요소(320)가 포함되지 않은 경우에는, 저항 변화 요소(310)에 걸리는 전압 V는 저항 변화 요소(310)에 인가되는 전압이 증가함에 따라 도 6에 도시된 점선과 같이 계속 증가하게 된다. 이에 따르면, 저항 변화 요소(310)에 걸리는 전압 V가 저항 변화 요소(310)에 인가되는 전압이 증가함에 따라 계속 증가하는 경우, 저항 변화 소자(300)의 리셋 스위칭 후의 고저항 상태에서 저항 변화 소자(300)의 저항값의 균일성이 보장되지 않을 수 있다.
도 7은 본 발명의 일 실시예에 따른 저항 변화 소자(300)를 적용한 메모리 디바이스의 일례를 도시한 도면이다. 본 발명의 일 실시예에 따른 도 7의 메모리 디바이스(700)는 도 1 내지 도 3에 도시된 저항 변화 소자(100, 100', 300)를 포함할 수 있다. 따라서, 하기에 생략된 내용이라 하더라도 도 1 내지 도 3에 도시된 저항 변화 소자(100, 100', 300)에 관하여 이상에서 기술된 내용은 도 7의 메모리 디바이스(700)에도 적용됨을 알 수 있다.
도 7에 도시된 메모리 디바이스(700)는 본 실시예의 특징이 흐려지는 것을 방지하기 위하여 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 7에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
메모리 디바이스(700)는 비휘발성 메모리로서, 전압 공급이 중단되어도 메모리에 기록된 데이터가 유지된다. 도 7의 메모리 디바이스(700)는 도 1 내지 도 3의 저항 변화 소자(100, 100', 300)의 저항 변화 요소(310)를 고저항 상태와 저저항 상태 중 어느 하나의 상태로 스위칭함에 따라 데이터를 기록하거나 기록된 데이터를 삭제하는 메모리 셀들로 구성된다. 메모리셀(SS1)은 도 1 내지 도 3에서 설명한 다양한 구조를 가지는 본 발명의 실시예에 따른 저항 변화 소자(100, 100', 300)로 이루어질 수 있다. 이하에서는 설명의 편의를 위하여, 도 7의 메모리 디바이스(700)는 도 2에 도시된 저항 변화 소자(100')를 이용하는 메모리 셀들을 포함하는 것으로 가정한다.
본 발명의 실시예에 따른 메모리 디바이스(700)는 교차점(crossbar point array) 저항성 메모리 디바이스이다.
도 7을 참조하면, 메모리 디바이스(700)는 제 1 방향, 예컨대, X축 방향으로 서로 평행하게 배열된 복수의 제 1 배선(W10)이 구비될 수 있다. 제 1 배선(W10)과 교차하는 방향, 예컨대, Y축 방향으로 서로 평행하게 배열된 복수의 제 2 배선(W20)을 구비할 수 있다. 복수의 제 1 배선(W10) 및 복수의 제 2 배선(W20)의 교차점들 중 적어도 일부 교차점에 메모리셀(SS1)이 위치하여, 크로스바 포인트 어레이 구조를 이룰 수 있다. 이때, 제 1 배선(W10)과 제 2 배선(W20)은 도 1의 제 1 전극(110)과 제 2 전극(130)에 대응될 수 있다.
메모리셀(SS1)은 제 1 배선(W10)과 제 2 배선(W20)의 교차점에 위치하도록 제 1 배선(W10) 상에 제 1 물질층(120) 및 제 2 물질층(210)을 포함할 수 있다. 제 1 물질층(120)은 저항 변화 요소인 제 1 영역(121)과 스위치 요소인 제 2 영역(122)으로 구성될 수 있다.
도 7의 메모리 디바이스(700)는 제 1 배선(W10) 및 제 2 배선(W20)을 통하여, 특정 메모리셀(SS1)에 동작을 위한 전압이 인가된다. 이에 따라, 전압이 인가된 해당 메모리셀(SS1)에 데이터가 기록 내지 삭제된다.
제 1 물질층(120)은 전이금속 산화물로 구성된 절연층(insulator layer)이 될 수 있으며, 제 2 물질층(210)은 전이금속 산화물로 구성된 전도층(conducting layer)일 될 수 있다. 이때, 제 1 물질층(120) 및 제 2 물질층(210)을 구성하는 전이금속 산화물은 각각 Ta 산화물, Zr 산화물, Y 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나가 될 수 있다. 제 1 물질층(120)에는 미량의 산소 공공을 포함하고, 제 2 물질층(210)은 다량의 산소 공공을 포함한다. 예를 들면, 제 1 물질층(120)을 구성하는 전이금속 산화물은 Ta2O5이고, 제 2 물질층(210)을 구성하는 전이금속 산화물은 TaOx(여기서, x는 0<x<2.5)이 될 수 있다.
제 1 영역(121)은 제 1 물질층(120) 내에 형성된 전도성 패스(conducting path)에 해당하며, 메모리셀(SS1)에 인가된 전압이 제 1 전압 이상이 되면 메모리셀(SS1)이 온 상태(On State)에서 오프 상태(Off State)로 스위칭되도록 저항값이 증가한다.
제 2 영역(122)은 제 1 물질층(120)에서 제 1 영역(121)과 병렬로 위치하며, 메모리셀(SS1)에 인가된 전압이 제 2 전압 이상이 되면, 제 2 영역(122)의 저항값은 오프 상태에서의 제 1 영역(121)의 저항값보다 작은 제 1 저항값으로 스위칭된다. 제 2 영역(122)의 저항값의 스위칭에 의해 제 1 영역(121)의 저항값은 일정하게 유지된다.
여기서, 저항 변화 요소인 제 1 영역(121)과 스위치 요소인 제 2 영역(122)의 구성 및 그에 따른 동작 특징은 전술한 바를 참조하는 것으로 하고 반복적인 설명은 생략한다.
메모리셀(SS1)은 제 1 배선(W10)과 제 2 배선(W20) 사이에 버퍼층(미도시), 베이스 물질층(미도시), 층간 절연층(미도시)등을 더 구비할 수 있다.
도 7에서는 메모리셀(SS1)의 적층 구조물을 원 기둥 형상으로 도시하고 있지만, 이에 한정되지 않으며, 메모리셀(SS1)은 사각 기둥 또는 아래로 갈수록 폭이 넓어지는 형태 등 다양한 변형 형상을 가질 수 있다.
또한, 본 발명의 실시예에 따른 메모리 디바이스(700)는, 메모리셀(SS1)이 반복 적층된 구조 즉, 배선, 메모리셀(SS1), 배선, 메모리셀(SS1), 배선, ...의 복수의 적층 구조를 가지도록 형성될 수도 있다.
제 1 배선(W10) 및 제 2 배선(W20)을 통해 특정 메모리셀(SS1)에 임계 전압이 인가되면, 특정 메모리셀(SS1)에서 산소 공공(vacancy)과 산소 이온의 이동이 생기며, 이에 의해 제 1 물질층(120) 내에 전도성 패스(conducting path)에 해당하는 제 1 영역(121)이 형성된다.
제 1 배선(W10) 및 제 2 배선(W20)을 통해 특정 메모리셀(SS1)에 셋 전압이 인가되면, 저항 변화 요소인 제 1 영역(121)의 저항값은 낮아지고, 메모리셀(SS1)은 오프(OFF) 상태에서 온(ON) 상태로 스위칭된다. 이 경우, 특정 메모리셀(SS1)에는 제 1 비트 데이터 예컨대, "0" (또는 "1")이 기록된 것으로 간주될 수 있다.
제 1 배선(W10) 및 제 2 배선(W20)을 통해 특정 메모리셀(SS1)에 리셋 전압이 인가되면, 저항 변화 요소인 제 1 영역(121)의 저항값은 높아지고, 메모리셀(SS1)은 온(ON) 상태에서 오프(OFF) 상태로 스위칭된다. 이 경우 특정 메모리셀(SS1)에는 제 2 비트 데이터 예컨대, "1" (또는 "0")이 기록된 것으로 간주될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 실시예에서 메모리소자의 구조를 다양하게 변형할 수 있음을 알 수 있을 것이다. 예를 들면, 본 발명의 실시예에 따른 메모리셀(SS1)들은 다층 구조를 가질 수 있다. 또한, 도 1 내지 도 3의 저항 변화 소자(100, 100', 300)는 도 7과 같은 교차점 메모리소자뿐 아니라 그 밖의 다양한 메모리소자에 적용될 수 있음을 알 수 있을 것이다. 또한, 본 발명의 사상(idea)은 저항성 메모리 디바이스뿐 아니라, 그 밖에 다른 메모리 디바이스에도 적용될 수 있음을 알 수 있을 것이다.
이상에서는, 본 발명의 실시예들에 따른 저항 변화 소자가 비휘발성 메모리 디바이스와 같은 반도체 장치에 포함되는 경우에 대하여 상술하였다. 그러나, 본 발명의 실시예들에 따른 저항 변화 소자는 논리 게이트에 포함되어 로직 회로에도 적용될 수 있다. 또한, 본 발명의 일 실시예에 따른 가변 저항 소자는 멤리스터(memristor)에 적용될 수 있다. 멤리스터의 동작 방법은 이전의 실시예들에 도시된 반도체 장치의 동작 방법과 실질적으로 유사하게 구현할 수 있다. 여기서, 멤리스터는 전류의 방향과 양 등을 기억하고 기억된 전류의 방향과 양 등에 따라 저항이 변화하는 특성을 가지는 소자를 나타낸다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100 ... 저항 변화 소자
110 ... 제 1 전극
120 ... 제 1 물질층
121 ... 제 1 영역
122 ... 제 2 영역
130 ... 제 2 전극
110 ... 제 1 전극
120 ... 제 1 물질층
121 ... 제 1 영역
122 ... 제 2 영역
130 ... 제 2 전극
Claims (20)
- 저항 변화 소자(resistance switching device)에 있어서,
상기 저항 변화 소자에 전압을 인가하는 제 1 전극;
상기 제 1 전극과 제 2 전극 사이에 적층된 제 1 물질층;
상기 제 1 물질층 내에 형성된 전도성 패스(conducting path)에 해당하며, 상기 제 1 전극에 인가된 전압이 제 1 전압 이상이 되면 상기 저항 변화 소자가 저저항 상태(LRS; Low-Resistance State)에서 고저항 상태(HRS; High-Resistance State)로 스위칭되도록 저항값이 증가하는 제 1 영역; 및
상기 제 1 물질층에서 상기 제 1 영역과 병렬인 제 2 영역;를 포함하고,
상기 제 1 전극에 인가된 전압이 제 2 전압 이상이 되면, 상기 제 2 영역의 저항값은 상기 고저항 상태에서의 상기 제 1 영역의 저항값보다 작은 제 1 저항값으로 스위칭되고, 상기 제 2 영역의 저항값의 스위칭에 의해 상기 제 1 영역의 저항값은 상기 제1 전극에 인가된 전압의 크기가 증가하더라도 일정하게 유지되는 것을 특징으로 하는 저항 변화 소자. - 제 1 항에 있어서,
상기 제 1 전극에 인가된 전압이 상기 제 1 전압 이상이 되면 상기 제 1 영역의 저항값은 상기 제 1 전극에 인가된 전압이 증가됨에 따라 증가되고, 상기 제 1 전극에 인가된 전압이 상기 제 2 전압 이상이 되면 상기 제 1 전극에 인가된 전압이 증가되더라도 상기 제 1 영역의 저항값은 일정하게 유지되는 것을 특징으로 하는 저항 변화 소자. - 제 1 항에 있어서,
상기 제 1 전극에 인가된 전압이 상기 제 1 전압 이상이 되면 상기 제 1 영역에 걸리는 전압은 상기 제 1 전극에 인가된 전압이 증가됨에 따라 증가되고, 상기 제 1 전극에 인가된 전압이 상기 제 2 전압 이상이 되면 상기 제 1 전극에 인가된 전압이 증가되더라도 상기 제 1 영역에 걸리는 전압은 더 이상 증가하지 않는 것을 특징으로 하는 저항 변화 소자. - 제 1 항에 있어서,
상기 제 1 전극에 인가된 전압이 상기 제 2 전압 이상이 되면 상기 제 2 영역에 흐르는 누설 전류의 양이 변하고, 상기 누설 전류의 양이 변함에 따라 상기 제 2 영역의 저항값은 상기 저저항 상태에서의 상기 제 1 영역의 저항값보다 높은 제 2 저항값에서 상기 제 1 저항값으로 스위칭되는 것을 특징으로 하는 저항 변화 소자. - 제 1 항에 있어서,
상기 제 2 전압은 상기 제 2 영역에 포함된 공공의 양에 기초하여 결정되는 것을 특징으로 하는 저항 변화 소자. - 제 5 항에 있어서,
상기 제 2 전압은 상기 제 2 영역에 포함된 공공의 양이 늘어남에 따라 작아지는 것을 특징으로 하는 저항 변화 소자. - 제 1 항에 있어서,
일정한 크기의 저항값을 갖는 제 2 물질층을 더 포함하고,
상기 제 2 영역에 포함된 공공의 양은 상기 제 2 물질층에 포함된 공공의 양 보다 적은 것을 특징으로 하는 저항 변화 소자. - 제 1 항에 있어서,
제 2 물질층을 더 포함하고,
상기 제 1 물질층은 전이금속 산화물로 구성된 절연층(insulator layer)이고,
상기 제 2 물질층은 전이금속 산화물로 구성된 전도층(conductive layer)이고,
상기 제 2 영역에 포함된 산소 공공의 양은 상기 제 2 물질층에 포함된 산소 공공의 양 보다 적은 것을 특징으로 하는 저항 변화 소자. - 제 8 항에 있어서,
상기 제 2 영역을 구성하는 전이금속 산화물은 Ta2O5이고,
상기 제 2 물질층을 구성하는 전이금속 산화물은 TaOx(여기서, x는 0<x<2.5)인 것을 특징으로 하는 저항 변화 소자. - 서로 평행하게 배열된 단수나 복수의 제 1 배선;
상기 제 1 배선과 교차하고, 서로 평행하게 배열된 단수나 복수의 제 2 배선; 및
상기 제 1 및 제 2 배선의 교차점 각각에 구비된 메모리셀;을 포함하고,
상기 메모리셀은
전이금속 산화물로 구성된 절연층(insulator layer)에 해당하는 제 1 물질층;
상기 제 1 물질층 내에 형성된 전도성 패스(conducting path)에 해당하며, 상기 메모리셀에 인가된 전압이 제 1 전압 이상이 되면 상기 메모리셀이 온 상태(On State)에서 오프 상태(Off State)로 스위칭되도록 저항값이 증가하는 제 1 영역; 및
상기 제 1 물질층에서 상기 제 1 영역과 병렬인 제 2 영역;를 포함하고,
상기 메모리셀에 인가된 전압이 제 2 전압 이상이 되면, 상기 제 2 영역의 저항값은 상기 오프 상태에서의 상기 제 1 영역의 저항값보다 작은 제 1 저항값으로 스위칭되고, 상기 제 2 영역의 저항값의 스위칭에 의해 상기 제 1 영역의 저항값은 상기 메모리셀에 인가된 전압이 증가하더라도 일정하게 유지되는 것을 특징으로 하는 메모리 디바이스. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120109264A KR101999342B1 (ko) | 2012-09-28 | 2012-09-28 | 저항 변화 소자 및 이를 포함하는 메모리 장치 |
| US13/867,411 US9153778B2 (en) | 2012-09-28 | 2013-04-22 | Resistive switching devices and memory devices including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120109264A KR101999342B1 (ko) | 2012-09-28 | 2012-09-28 | 저항 변화 소자 및 이를 포함하는 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140042984A KR20140042984A (ko) | 2014-04-08 |
| KR101999342B1 true KR101999342B1 (ko) | 2019-07-12 |
Family
ID=50385039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120109264A KR101999342B1 (ko) | 2012-09-28 | 2012-09-28 | 저항 변화 소자 및 이를 포함하는 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9153778B2 (ko) |
| KR (1) | KR101999342B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5291270B1 (ja) * | 2011-10-18 | 2013-09-18 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法 |
| US9224951B1 (en) * | 2014-07-21 | 2015-12-29 | Intermolecular, Inc. | Current-limiting electrodes |
| KR101512728B1 (ko) * | 2014-09-12 | 2015-04-23 | 연세대학교 산학협력단 | 적층 구조를 갖는 저항 스위칭 메모리 및 그 제조 방법 |
| US9472758B2 (en) * | 2014-11-11 | 2016-10-18 | Sandisk Technologies Llc | High endurance non-volatile storage |
| US9773975B1 (en) | 2016-03-22 | 2017-09-26 | Winbond Electronics Corp. | Resistive random access memory |
| KR102453975B1 (ko) * | 2021-01-26 | 2022-10-12 | 고려대학교 산학협력단 | 커패시턴스가 개선된 커패시터 및 커패시터 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090225582A1 (en) * | 2008-03-07 | 2009-09-10 | Unity Semiconductor Corporation | Data retention structure for non-volatile memory |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563185B2 (en) * | 2001-05-21 | 2003-05-13 | The Regents Of The University Of Colorado | High speed electron tunneling device and applications |
| WO2008068801A1 (ja) | 2006-11-30 | 2008-06-12 | Fujitsu Limited | 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法 |
| US20080247215A1 (en) | 2007-04-03 | 2008-10-09 | Klaus Ufert | Resistive switching element |
| KR100976424B1 (ko) | 2008-03-14 | 2010-08-17 | 재단법인서울대학교산학협력재단 | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 |
| KR100997214B1 (ko) | 2009-01-16 | 2010-11-29 | 한국과학기술원 | 저항 변화 메모리 |
-
2012
- 2012-09-28 KR KR1020120109264A patent/KR101999342B1/ko active IP Right Grant
-
2013
- 2013-04-22 US US13/867,411 patent/US9153778B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090225582A1 (en) * | 2008-03-07 | 2009-09-10 | Unity Semiconductor Corporation | Data retention structure for non-volatile memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140042984A (ko) | 2014-04-08 |
| US20140092668A1 (en) | 2014-04-03 |
| US9153778B2 (en) | 2015-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880101B1 (ja) | 不揮発性記憶装置及びその駆動方法 | |
| Prakash et al. | TaO x-based resistive switching memories: prospective and challenges | |
| US8203865B2 (en) | Non-volatile memory cell with non-ohmic selection layer | |
| JP6014753B2 (ja) | スイッチングデバイスの構造および方法 | |
| KR101999342B1 (ko) | 저항 변화 소자 및 이를 포함하는 메모리 장치 | |
| JP5156060B2 (ja) | 不揮発性半導体記憶装置 | |
| JP5157448B2 (ja) | 抵抗記憶素子及び不揮発性半導体記憶装置 | |
| US8279658B2 (en) | Method of programming variable resistance element and nonvolatile storage device | |
| JP5551769B2 (ja) | メモリ素子、積層体、メモリマトリックス及びそれらの動作方法 | |
| US9966139B2 (en) | Resistive random access memory device | |
| JP2013534724A (ja) | 破壊層を含む抵抗スイッチング層を備えるメモリセル | |
| JP2006510220A (ja) | メモリ及びアクセス装置 | |
| KR20070076676A (ko) | 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법 | |
| JP2008065953A (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
| TW201535617A (zh) | 非揮發性記憶體裝置 | |
| US9373786B1 (en) | Two terminal resistive access devices and methods of formation thereof | |
| US20190272874A1 (en) | Memory device, method of forming the same, method for controlling the same and memory array | |
| KR20120037482A (ko) | 활성 이온 인터페이스 영역을 갖는 비휘발성 메모리 | |
| US10074695B2 (en) | Negative differential resistance (NDR) device based on fast diffusive metal atoms | |
| US20100034010A1 (en) | Memory devices with concentrated electrical fields | |
| US20180211913A1 (en) | Cross-point array device including conductive fuse material layer | |
| US20160078933A1 (en) | Semiconductor integrated circuit | |
| JP2013197504A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
| KR20180108025A (ko) | 선택기능층을 포함하는 저항변화 메모리 | |
| JP6092696B2 (ja) | 可変抵抗素子を用いたメモリセル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |