KR20070076676A - 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법 - Google Patents

배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20070076676A
KR20070076676A KR1020060005840A KR20060005840A KR20070076676A KR 20070076676 A KR20070076676 A KR 20070076676A KR 1020060005840 A KR1020060005840 A KR 1020060005840A KR 20060005840 A KR20060005840 A KR 20060005840A KR 20070076676 A KR20070076676 A KR 20070076676A
Authority
KR
South Korea
Prior art keywords
varistor
voltage
lower electrode
memory device
resistor
Prior art date
Application number
KR1020060005840A
Other languages
English (en)
Other versions
KR101186293B1 (ko
Inventor
이정현
이은홍
최상준
유인경
이명재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060005840A priority Critical patent/KR101186293B1/ko
Priority to US11/655,086 priority patent/US7714313B2/en
Priority to JP2007010533A priority patent/JP2007194637A/ja
Publication of KR20070076676A publication Critical patent/KR20070076676A/ko
Application granted granted Critical
Publication of KR101186293B1 publication Critical patent/KR101186293B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C3/00—Apparatus or methods for mixing clay with other substances
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C1/00—Apparatus or methods for obtaining or processing clay
    • B28C1/003—Plant; Methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C1/00—Apparatus or methods for obtaining or processing clay
    • B28C1/02—Apparatus or methods for obtaining or processing clay for producing or processing clay suspensions, e.g. slip
    • B28C1/04—Producing suspensions, e.g. by blunging or mixing; with means for removing stones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법에 관해 개시되어 있다. 여기에 본 발명은 하부전극 배선, 상기 하부전극 배선과 교차하는 상부전극 배선 및 상기 상부 및 하부전극 배선사이에 구비되어 있되, 상기 상부 및 하부전극 배선의 교차 부분에 구비된 적층물을 포함하고 상기 적층물은 배리스터(varistor)와 데이터 저장층을 포함하는 것을 특징으로 하는 메모리 소자 및 그 동작 방법을 제공한다. 상기 배리스터와 상기 데이터 저장층은 상기 하부전극 배선 상에 순차적으로 적층되어 있거나, 상기 상부전극 배선 상에 순차적으로 적층될 수 있다. 또한, 상기 배리스터와 상기 데이터 저장층사이에 플로팅 전극이 더 구비될 수 있다.

Description

배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법{Resistive RAM comprising varistor and method of operating the same}
도 1은 종래 기술에 의한 저항성 메모리 소자에서 데이터 저장층으로 단극성(unipolar)을 갖는 저항체가 사용될 때의 전류-전압 특성을 나타낸 그래프이다.
도 2는 종래 기술에 의한 저항성 메모리 소자에서 데이터 저장층으로 양극성(bipolar)을 갖는 저항체가 사용될 때의 전류-전압 특성을 나타낸 그래프이다.
도 3은 본 발명의 실시예에 의한 저항성 메모리 소자의 구성을 나타낸 입체도이다.
도 4는 도 3에 도시한 메모리 소자의 데이터 저장층으로 사용되는 양극성 저항체의 전류-전압 특성을 나타낸 그래프이다.
도 5는 도 3에 도시한 메모리 소자의 배리스터의 전류-전압 특성을 나타낸 그래프이다.
도 6은 도 3에 도시한 메모리 소자의 양극성 저항체와 배리스터가 적층된 적층물의 전류-전압 특성을 나타낸 그래프이다.
*도면의 주요 부분에 대한 부호설명*
40:하부전극 배선 42:배리스터(varistor)
44:저항체(데이터 저장층) 46:상부전극 배선
G1, G11:제1 그래프 G2, G22:제2 그래프
P1:스위칭 특성을 나타내는 부분
1. 발명의 분야
본 발명은 불휘발성 메모리 소자에 관한 것으로써, 보다 자세하게는 배리스터를 구비하는 저항성 메모리 소자(Resistive RAM)에 관한 것이다.
2. 관련 기술의 설명
저항성 메모리 소자의 특징은 스토리지 노드의 상하부 전극사이에 저항체를 구비하는데 있다. 상기 저항체는 초기의 인가 전압에 따라 초기 상태와 다른 전류-전압 특성을 갖는 물질이다. 이러한 물질로는 니켈 산화막(NiO), 이온 컨덕터(ion-conductor), 페로브스카이트 결정 구조를 갖는 유전체 등이 있다. 이 중에서 니켈 산화막은 스위칭 특성이 도 1에 도시한 바와 같이 양 전압 영역에서만 나타나는 단극성 저항체이고, 나머지는 도 2에 도시한 바와 같이 스위칭 특성이 양 전압 영역과 음 전압 영역에서 모두 나타나는 양극성 저항체이다. 도 1에서 제1 그래프(G1)는 초기 상태의 니켈 산화막에 전압을 인가할 때 나타나는 전류-전압 특성을 나타낸다. 그리고 제2 그래프(G2)는 제1 그래프(G1)와 같은 전류-전압 특성을 나타낸 후의 니켈 산화막에 다시 전압을 인가할 때 나타나는 전류-전압 특성을 나타낸다. 니켈 산화막과 같은 단극성 저항체의 전류-전압 특성이 제1 그래프(G1)를 따를 때, 단극성 저항체는 리세트 상태에 있는 것으로 간주한다. 그리고 단극성 저항체의 전류-전압 특성이 제2 그래프(G2)를 따를 때, 단극성 저항체는 세트 상태에 있는 것으로 간주한다. 이러한 가정은 반대일 수도 있다.
한편, 메모리 소자의 집적도가 중요해지면서 메모리 소자의 집적도를 높이기 위한 방법의 하나로써 스위칭 소자로 널리 사용되는 트랜지스터를 점차 다이오드로 대체하고 있다.
다이오드는 일방 통행으로써, 한 방향으로만 전류를 흐르게 한다. 따라서 스위칭 소자 대신에 다이오드를 포함하는 메모리 소자 어레이에서 특정 메모리 소자를 정확히 선택할 수 있고, 저항이 낮은 쪽으로 전류가 임의로 흐르는 것을 방지할 수도 있다.
저항성 메모리 소자에서 스위칭 소자가 다이오드로 대체되면서, 사용될 수 있는 저항체는 단극성을 갖는 저항체로 제한되는 문제가 있다. 곧, 상기한 저항체 물질 중에서 단극성을 갖는 니켈 산화막의 경우는 스위칭 소자가 다이오드로 대체되더라도 아무런 문제가 없다. 그러나 상기한 저항체 물질 중에서 이온 컨덕터는 페로브스카이트 결정 구조를 갖는 유전체 등은 양극성을 갖기 때문에 극성이 다른 전압을 인가하여 데이터를 기록하거나 읽을 수도 있는데, 일 방향으로 전류를 흐르게 하는 다이오드가 사용될 경우에는 반대 극성의 전압을 인가하기 어렵다. 따라서 다이오드를 구비한 저항성 메모리 소자에는 양극성을 갖는 저항체를 사용하기가 사실 어렵다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 양극성(bipolar) 저항체를 사용하면서 극성이 다른 전압도 자유롭게 인가할 수 있는 저항성 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 저항성 메모리 소자의 동작 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 하부전극 배선, 상기 하부전극 배선과 교차하는 상부전극 배선 및 상기 상부 및 하부전극 배선사이에 구비되어 있되, 상기 상부 및 하부전극 배선의 교차 부분에 구비된 적층물을 포함하고 상기 적층물은 배리스터(varistor)와 데이터 저장층을 포함하는 것을 특징으로 하는 메모리 소자를 제공한다.
상기 배리스터와 상기 데이터 저장층은 상기 하부전극 배선 상에 순차적으로 적층되어 있거나, 상기 상부전극 배선 상에 순차적으로 적층되어 있을 수 있다.
상기 배리스터와 상기 데이터 저장층사이에 플로팅 전극이 더 구비될 수 있다.
상기 배리스터는 NbO층일 수 있다. 또한, 상기 데이터 저장층은 양극성(bopolar) 저항체 혹은 단극성(unipolar) 저항체일 수 있는데, 양극성 저항체인 경우, WO3일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 하부전극 배선, 상기 하부전극 배선과 교차하는 상부전극 배선 및 상기 상부 및 하부전극 배선사이에 구비되어 있되, 상기 상부 및 하부전극 배선의 교차 부분에 구비된 적층물을 포함하고 상기 적층물은 배리스터와 데이터 저장층을 포함하는 메모리 소자의 동작 방법에 있어서, 상기 하부전극 배선과 상기 상부전극 배선사이에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 메모리 소자의 동작 방법을 제공한다.
이러한 동작 방법에서 상기 전압은 쓰기 전압, 읽기 전압 및 소거 전압 중 어느 하나일 수 있다.
상기 전압이 읽기 전압일 때, 상기 읽기 전압을 인가하여 상기 메모리 소자의 저항을 측정하는 단계; 및 상기 측정된 저항을 기준 저항과 비교하는 단계를 더 포함할 수 있다.
상기 동작 방법에서 상기 배리스터와 상기 데이터 저장층 사이에 플로팅 전극이 더 구비될 수 있다. 그리고 상기 배리스터는 NbO층일 수 있다. 또한, 상기 데이터 저장층은 양극성(bopolar) 저항체 또는 단극성 저항체일 수 있다. 상기 양극성 저항체는 WO3일 수 있다.
이러한 본 발명을 이용하면, 필요한 동작에 따라 + 혹은 -전압을 자유롭게 인가할 수 있으므로, 양극성 저항체를 사용하는 경우에도 극성이 다른 전압을 인가하여 메모리 소자를 동작시킬 수 있다.
이하, 본 발명의 실시예에 의한, 배리스터를 구비하는 저항성 메모리 소자 및 그 동작 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도 면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 저항성 메모리 소자(이하, 본 발명의 메모리 소자)에 대해 설명한다.
도 3을 참조하면, 본 발명의 메모리 소자는 하부전극(40)을 포함하고, 하부전극(40) 상에 순차적으로 적층된 배리스터(42) 및 저항체(44)를 포함하며, 저항체(44)에 접촉된 상부전극(46)을 포함한다. 하부전극(40)과 상부전극(46)은 라인 형태로 길게 형성되어 있다. 또한, 하부전극(40)과 상부전극(46)은 서로 교차하도록 형성되어 있다. 이러한 하부전극(40)과 상부전극(46)이 각각 복수개 나란히 구비될 수 있고, 복수의 하부전극(40)과 복수의 상부전극(46)이 교차하는 부분에 배리스터(42)와 저항체(44)가 구비될 수 있다. 이렇게 해서 본 발명의 메모리 소자는 어레이를 이룰 수 있다. 이러한 어레이에서 특정 하부전극과 특정 상부전극을 선택함으로써, 상기 특정 상부전극과 특성 하부전극이 교차하는 부분에 구비된 배리스터와 저항체가 선택된다.
도 3에서 상부전극(46)은 하부전극(40) 위에 구비되어 있지만, 상부전극(46)이 하부전극(40) 아래에 위치할 수도 있다. 곧, 도 3에서 상부전극(46)과 하부전극(40)의 위치는 뒤바뀔 수 있다. 이 경우에 배리스터(42)와 저항체(44)의 위치도 뒤바뀔 수 있다. 또한, 하부전극(40)과 배리스터(42)사이에 별도의 도전막이 더 구비될 수 있다. 또한, 배리스터(42)와 저항체(44)사이에 플로팅 전극(floating electrode)이 구비될 수도 있다. 또한, 상부전극(46)과 저항체(44)사이에 도전막이 더 구비될 수도 있다.
배리스터(42)는 다이오드, 예컨대 PN접합 다이오드 두개를 반대 방향으로 병렬 배치한 것과 동등하다. 따라서 도 3에 도시한 본 발명의 메모리 소자에서 전류는 상부전극(46)에서 저항체(44) 및 배리스터(42)를 순차적으로 거쳐 하부전극(40)으로 흐를 수 있고, 전압이 반대로 인가될 경우에는 하부전극(40)에서 상부전극(46)으로 전류가 흐를 수도 있다. 저항체(44)는 배리스터(42)에서 유입되는 전류에 의해 저항변화를 일으키며 데이터 저장층으로서 역할을 한다.
도 3의 본 발명의 메모리 소자에서 하부전극(40)은, 예를 들면 백금 전극일 수 있다. 그리고 상부전극(46)은, 예를 들면 은(Ag) 전극일 수 있다. 또한, 배리스터(42)는 니오븀 산화물(NbO)이 바람직하나, 이외에도 ZnO나 ZnO/Bi2O3일 수 있다. 또한, 데이터 저장층으로 사용되는 저항체(44)는 양극성을 갖는 저항 물질로써, 예를 들면 텅스텐 산화물(WO3)이나 산화 구리(CuOx) 또는 산소족(O, Se, Te)과 결합된금속 + 산소족 물질군(GeTe, GeSe, GeSbTe )일 수 있다. 저항체(44)로 단극성 저항 물질, 예를 들면 니켈 산화물(NiO)도 사용할 수 있다.
도 4는 도 3에 도시한 본 발명의 메모리 소자의 저항체(44)로 사용된 텅스텐 산화물(WO3)의 양극성을 볼 수 있는 전류-전압 특성 측정 결과를 보여준다. 이 측정을 위해 하부전극은 백금을, 상부전극은 은을 사용하였다.
도 4를 참조하면, 양의 전압 영역과 음의 전압 영역에서 모두 스위칭 특성을 볼 수 있는데, 특히 양의 전압 영역에서 나타나는 스위칭 특성이 보다 우수함을 볼 수 있다.
도 5는 도 3에 도시한 본 발명의 메모리 소자에 사용된 배리스터(42)의 전류-전압 특성을 측정한 결과를 보여준다. 이 측정을 위해 니오븀 산화물(NbO)을 배리스터로 사용하였고, 상하부전극은 모두 백금 전극을 사용하였다.
도 5를 참조하면, 양의 전압 영역에서 배리스터에 인가되는 전압이 소정의 문턱 전압이 되면서 배리스터에 흐르는 전류는 급격히 증가함을 알 수 있는데, 이는 곧 배리스터에 인가되는 전압이 상기 문턱 전압이 되면서 배리스터는 절연체에서 도전체로 됨을 의미한다. 배리스터의 이러한 특징은 음의 전압영역에서도 동일하게 나타남을 알 수 있다.
도 6은 도 4에 도시한 전류-전압 특성을 갖는 저항체와 도 5에 도시한 전류-전압 특성을 갖는 배리스터를 포함하는 적층물의 전류-전압 특성을 측정한 결과를 보여준다. 따라서 도 6은 본 발명의 메모리 소자의 전류-전압 특성을 나타내기도 한다.
도 6을 참조하면, 양의 전압 영역과 음의 전압 영역에서 모두 스위칭 특성이 나타나는 것을 볼 수 있는데, 양의 전압 영역에 나타나는 스위칭 특성이 보다 우수함을 알 수 있다.
도 6에서 제1 그래프(G11)는 배리스터인 NbO층과 저항체인 WO3층이 순차적으로 적층된 적층물에 초기 전압을 인가하였을 때, 나타나는 전류-전압 특성을 나타낸다. 그리고 제2 그래프(G22)는 상기 적층물에 상기 초기 전압을 인가한 후에 상 기 초기 전압과 동일한 전압 스위프(sweep)를 실시하였을 때, 나타나는 전류-전압 특성을 나타낸다. 제2 그래프(G22)에 스위칭 특성이 나타나는 부분(P1)이 존재한다.
도 6의 결과로부터 배리스터와 저항체를 포함하는 적층물도 양극성 저항체와 동등한 스위칭 특성을 나타내는 것을 알 수 있다.
다음에는 도 3에 도시한 본 발명의 메모리 소자와 도 6에 보인 전류-전압 특성를 참조하여 본 발명의 메모리 소자의 동작 방법을 설명한다. 하기 동작 설명은 도 3의 저항체(44)에 도 6의 제1 그래프(G11)와 같은 전류-전압 특성을 나타내는 초기 전압이 인가되어 저항체(44)가 도전체인 것으로 간주한다.
쓰기
상부전극(46)과 하부전극(40)사이에 쓰기 전압을 인가한다. 상기 쓰기 전압은 도 6의 제2 그래프(G22)의 스위칭 특성이 나타나는 부분(P1)에서 스위칭 특성이 유지되는 전압 범위(△V)에 속하는 전압인 것이 바람직하다. 상기 전압 범위(△V)에서 본 발명의 메모리 소자는 명확히 구분되는 다른 저항 상태를 갖는다. 그러므로 본 발명의 메모리 소자가 상기 전압 범위(△V)에서 제1 그래프(G11)를 따르는 저항 상태에 있을 때, 본 발명의 메모리 소자에 데이터 0이 기록된 것으로 간주할 수 있다. 또한, 본 발명의 메모리 소자가 상기 전압 범위(△V)에서 제2 그래프(G22)를 따르는 저항 상태에 있을 때, 본 발명의 메모리 소자에 데이터 1을 기록한 것으로 간주할 수 있다.
읽기
도 3의 상부전극(46)과 하부전극(40)사이에 소정의 읽기 전압을 인가하여 본 발명의 메모리 소자의 저항을 측정한다. 상기 읽기 전압이 도 6의 전압 범위(△V)를 벗어나서 스위칭 특성을 나타내는 부분(P1)의 오른쪽에 위치하는 전압일 경우, 상기 읽기 전압으로 인해 본 발명의 메모리 소자의 저항 상태가 달라지는 바, 기록된 데이터는 달라지거나 소실된다. 그러므로 상기 읽기 전압으로는 도 6의 전압 범위(△V)에 속하는 전압이 바람직하다. 상기 읽기 전압을 인가하여 측정한 본 발명의 메모리 소자의 저항은 본 발명의 메모리 소자의 저항 상태에 따라 달라진다.
구체적으로, 본 발명의 메모리 소자가 상기한 바와 같이 도 6의 제1 그래프(G11)를 따를 때, 상기 읽기 전압을 인가하여 측정되는 상기 본 발명의 메모리 소자의 저항은 제1 저항이 된다. 그리고 본 발명의 메모리 소자가 도 6의 제2 그래프(G22)를 따를 때, 상기 읽기 전압을 인가하여 측정되는 상기 본 발명의 메모리 소자의 저항은 상기 제1 저항보다 작은 제2 저항이 된다.
이렇게 측정된 저항은 상기 제1 저항과 상기 제2 저항사이의 중간값을 갖는 기준 저항과 비교한다. 상기 제1 저항은 상기 기준 저항보다 크다. 따라서 상기 읽기 전압을 인가하여 상기 제1 저항이 측정된 경우, 상기 본 발명의 메모리 소자로부터 데이터 0을 읽은 것으로 간주한다. 또, 상기 제2 저항은 상기 기준 저항보다 작다. 때문에 상기 읽기 전압을 인가하여 상기 제2 저항이 측정된 경우, 본 발명의 메모리 소자로부터 데이터 1을 읽은 것으로 간주한다.
소거
도 3의 상부전극(46)과 하부전극(40)사이에 소정의 소거 전압을 인가한다. 소거 과정은 제2 그래프(G22)를 따르는 본 발명의 메모리 소자를 제1 그래프(G11)를 따르도록 초기 상태로 회복시키는 과정이다. 따라서 상기 소거 전압으로는 도 6의 제2 그래프(G22)의 스위칭 특성을 나타내는 부분(P1)의 오른쪽에 위치하는 전압 혹은 음전압을 인가한다. 상기에서 음전압은 쓰기 전압과 반대되는 전압을 의미한다. 이러한 소거 전압이 인가됨에 따라 본 발명의 메모리 소자는 초기의 저항 상태를 갖게 된다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 배리스터의 구성을 보다 다양화할 수 있을 것이다. 또한, 배리스터와 저항체를 포함하는 적층물을 그대로 가지면서 메모리 소자의 구성은 다르게 할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 메모리 소자는 다이오드 대신에 배리스터를 구비하는 바, + 전압 혹은 - 전압을 메모리 소자의 동작에 맞춰 자유롭게 인가할 수 있다. 따라서 양극성 저항체를 사용하는 경우에도 극성이 다른 전압을 인가하여 메모리 소자를 동작시킬 수 있다.

Claims (14)

  1. 하부전극 배선;
    상기 하부전극 배선과 교차하는 상부전극 배선; 및
    상기 상부 및 하부전극 배선사이에 구비되어 있되, 상기 상부 및 하부전극 배선의 교차 부분에 구비된 적층물을 포함하되,
    상기 적층물은 배리스터와 데이터 저장층을 포함하는 것을 특징으로 하는 메모리 소자.
  2. 제 1 항에 있어서, 상기 배리스터와 상기 데이터 저장층은 상기 하부전극 배선 상에 순차적으로 적층된 것을 특징으로 하는 메모리 소자.
  3. 제 1 항에 있어서, 상기 배리스터와 상기 데이터 저장층은 상기 상부전극 배선 상에 순차적으로 적층된 것을 특징으로 하는 메모리 소자.
  4. 제 1 항에 있어서, 상기 배리스터와 상기 데이터 저장층사이에 플로팅 전극이 더 구비된 것을 특징으로 하는 메모리 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 배리스터는 NbO층인 것을 특징으로 하는 메모리 소자.
  6. 제 1 내지 제 4 항 중 어느 한 항에 있어서, 상기 데이터 저장층은 양극성 저항체 또는 단극성 저항체인 것을 특징으로 하는 메모리 소자.
  7. 제 6 항에 있어서, 상기 양극성 저항체는 WO3인 것을 특징으로 하는 메모리 소자.
  8. 하부전극 배선; 상기 하부전극 배선과 교차하는 상부전극 배선; 및 상기 상부 및 하부전극 배선사이에 구비되어 있되, 상기 상부 및 하부전극 배선의 교차 부분에 구비된 적층물을 포함하되, 상기 적층물은 배리스터와 데이터 저장층을 포함하는 메모리 소자의 동작 방법에 있어서,
    상기 하부전극 배선과 상기 상부전극 배선사이에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 메모리 소자의 동작 방법.
  9. 제 8 항에 있어서, 상기 전압은 쓰기 전압, 읽기 전압 및 소거 전압 중 어느 하나인 것을 특징으로 하는 메모리 소자의 동작방법.
  10. 제 8 항에서 상기 전압이 읽기 전압일 때,
    상기 읽기 전압을 인가하여 상기 메모리 소자의 저항을 측정하는 단계; 및
    상기 측정된 저항을 기준 저항과 비교하는 단계를 더 포함하는 것을 특징으로 하는 메모리 소자의 동작 방법.
  11. 제 8 항에 있어서, 상기 배리스터와 상기 데이터 저장층사이에 플로팅 전극이 더 구비된 것을 특징으로 하는 메모리 소자의 동작 방법.
  12. 제 8 항 또는 제 11 항에 있어서, 상기 배리스터는 NbO층인 것을 특징으로 하는 메모리 소자의 동작 방법.
  13. 제 8 항 또는 제 11 항에 있어서, 상기 데이터 저장층은 양극성 저항체 또는 단극성 저항체인 것을 특징으로 하는 메모리 소자의 동작 방법.
  14. 제 13 항에 있어서, 상기 양극성 저항체는 WO3인 것을 특징으로 하는 메모리 소자의 동작 방법.
KR1020060005840A 2006-01-19 2006-01-19 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법 KR101186293B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060005840A KR101186293B1 (ko) 2006-01-19 2006-01-19 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
US11/655,086 US7714313B2 (en) 2006-01-19 2007-01-19 Resistive RAM having at least one varistor and methods of operating the same
JP2007010533A JP2007194637A (ja) 2006-01-19 2007-01-19 バリスタを備える抵抗性メモリ素子及びその動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005840A KR101186293B1 (ko) 2006-01-19 2006-01-19 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20070076676A true KR20070076676A (ko) 2007-07-25
KR101186293B1 KR101186293B1 (ko) 2012-09-27

Family

ID=38262984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005840A KR101186293B1 (ko) 2006-01-19 2006-01-19 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법

Country Status (3)

Country Link
US (1) US7714313B2 (ko)
JP (1) JP2007194637A (ko)
KR (1) KR101186293B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110081623A (ko) * 2010-01-08 2011-07-14 삼성전자주식회사 반도체 소자 및 그 구동 방법
KR101423930B1 (ko) * 2012-04-17 2014-07-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR101564483B1 (ko) * 2009-09-04 2015-10-29 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 스위칭 가능한 접합 소자
KR20120104992A (ko) * 2009-11-06 2012-09-24 램버스 인코포레이티드 3-차원 메모리 어레이 적층 구조물
US8354660B2 (en) * 2010-03-16 2013-01-15 Sandisk 3D Llc Bottom electrodes for use with metal oxide resistivity switching layers
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
WO2012169198A1 (ja) * 2011-06-10 2012-12-13 パナソニック株式会社 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置
CN102214674B (zh) * 2011-06-10 2013-02-13 清华大学 一种基于soi材料的具有自整流效应的阻变存储器
WO2012178114A2 (en) 2011-06-24 2012-12-27 Rambus Inc. Resistance memory cell
US9401473B2 (en) 2012-11-20 2016-07-26 Globalfoundries Singapore Pte. Ltd. Compact RRAM structure with contact-less unit cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151241A (en) 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
US7465951B2 (en) * 2005-01-19 2008-12-16 Sandisk Corporation Write-once nonvolatile phase change memory array
US7615771B2 (en) * 2006-04-27 2009-11-10 Hitachi Global Storage Technologies Netherlands, B.V. Memory array having memory cells formed from metallic material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110081623A (ko) * 2010-01-08 2011-07-14 삼성전자주식회사 반도체 소자 및 그 구동 방법
KR101423930B1 (ko) * 2012-04-17 2014-07-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이

Also Published As

Publication number Publication date
US7714313B2 (en) 2010-05-11
US20070165434A1 (en) 2007-07-19
KR101186293B1 (ko) 2012-09-27
JP2007194637A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
KR101186293B1 (ko) 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
KR101239962B1 (ko) 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
US8565006B2 (en) Conductive metal oxide structures in non volatile re writable memory devices
JP6014753B2 (ja) スイッチングデバイスの構造および方法
JP5156060B2 (ja) 不揮発性半導体記憶装置
JP5056847B2 (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
JP4308884B2 (ja) 抵抗変化型記憶装置、不揮発性スイッチング装置
US7964869B2 (en) Memory element, memory apparatus, and semiconductor integrated circuit
JP2006510220A (ja) メモリ及びアクセス装置
WO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
WO2007046145A1 (ja) 不揮発性半導体記憶装置の書き込み方法
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
US9373786B1 (en) Two terminal resistive access devices and methods of formation thereof
KR101999342B1 (ko) 저항 변화 소자 및 이를 포함하는 메모리 장치
KR100976424B1 (ko) 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
JP5108672B2 (ja) 不揮発性メモリセル、不揮発性半導体記憶装置及びその駆動方法
TWI683366B (zh) 電阻變化元件及記憶裝置
KR101258284B1 (ko) 메모리 소자 구동 회로
TWI622159B (zh) 隨機存取記憶體結構
KR101100422B1 (ko) 저항 디램 소자 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 8