CN102214674B

CN102214674B - 一种基于soi材料的具有自整流效应的阻变存储器

Info

Publication number: CN102214674B
Application number: CN 201110155407
Authority: CN
Inventors: 潘峰; 陈超; 曾飞; 罗景庭; 唐光盛
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2011-06-10
Filing date: 2011-06-10
Publication date: 2013-02-13
Anticipated expiration: 2031-06-10
Also published as: CN102214674A

Abstract

本发明公开了一种基于SOI材料的具有自整流效应的阻变存储器。所述阻变存储器由SOI基片、沉积于所述SOI基片上的底电极、沉积于所述底电极上的阻变层和沉积于所述阻变层上的上电极组成；所述底电极为条状的p型硅电极；所述阻变层为n型氧化锌薄膜；所述上电极为条状的铝电极或钛电极；所述底电极和所述上电极相互垂直设置。本发明所提供的阻变存储器直接在商业SOI材料上进行刻蚀和沉积，底电极选用的是低电阻的p型硅，与传统CMOS工艺的兼容性非常高，能够在不改变现有工艺条件的情况下开发出高密度的非易失性存储器，具有成本低等特点。

Description

一种基于SOI材料的具有自整流效应的阻变存储器

技术领域

本发明涉及一种基于SOI材料的具有自整流效应的阻变存储器，涉及存储器及微电子领域，特别涉及于非易失性存储器领域。

背景技术

近年来，随着对高密度、高速度、低功耗的非易失性存储器的追求，阻变存储器的概念已经越来越受到人们的关注，已经成为了半导体行业的研究重点之一。闪存作为传统的非易失性存储器一直存在着可擦写寿命不高以及擦除电压过高等缺点。而由于其存储机制的限制，闪存要进一步小型化以获得高密度存储器的难度已经越来越大。正是因为闪存的这一瓶颈，全世界对于新型非易失性存储器的研究才变得越来越火热。

阻变存储器被认为是很有希望取代闪存的一种新型非易失性存储器，它具有高密度、响应速度快、擦写电压低、多值存储和三维存储等诸多突出的优点，尤其是它在器件小型化方面具有广阔的前景。因此，许多国际著名的存储器制造商如惠普、三星和IBM等都对阻变存储器表现出浓厚的兴趣，并投入大量资金进行阻变存储器相关的材料和器件研究。

阻变存储器具有极高的小型化的潜力是因为阻变存储器可以做成十字交叉阵列的形式，即底电极和上电极呈十字交叉排列，而把阻变层置于两电极之间。十字交叉结构中每一个单元只需要4F²的面积(F为制造工艺的特征尺寸)。但是十字交叉阵列在实际应用中有一个致命的缺点，那就是在读取信息时，不同存储点之间的串扰(Sneakcurrent)。比如当读取一个选定的高阻态的存储点的信息时，电流可能从其它的处于低阻态的存储点绕过来。因此，系统无法分辨电流是从选择的存储点流过还是从其它存储点流过。因此，解决十字交叉阵列的串扰问题是阻变存储器领域亟待解决的一大问题。

解决串扰的方法通常是限制电流的流向，即让电流只能从一个方向流经阻变层，反方向的电流则是不允许的。为了使电流能单相流经阻变存储器，通常有两种方法。第一种选择是在每一个存储点处嵌入一个单极性的二极管；第二种选择就是开发具有自整流效应的阻变存储器。显然第一种方法加大了器件制造的复杂性，同时也是的器件的小型化优势受到影响。因此，开发出具有自整流效应的阻变存储器是能够保持其所有优点的一种方法，对于阻变存储器的应用前景有着至关重要的作用。

发明内容

本发明的目的是提供一种基于SOI材料的具有自整流效应的阻变存储器。

本发明提供的一种阻变存储器由SOI基片、沉积于所述SOI基片上的底电极、沉积于所述底电极上的阻变层和沉积于所述阻变层上的上电极组成；所述底电极为条状的p型硅电极；所述阻变层为n型氧化锌薄膜；所述上电极为条状的铝电极或钛电极；所述底电极和所述上电极相互垂直设置。

上述的阻变存储器中，所述SOI基片包括硅衬底、沉积于所述硅衬底上的氧化硅层和沉积于所述氧化硅层上的低电阻硅层；所述底电极通过刻蚀所述低电阻硅层得到。

上述的阻变存储器中，所述p型硅电极中可掺杂B、Al和Ga中任一种元素；所述掺杂的元素的浓度为10¹²cm^-3-10²¹cm^-3，如10²⁰cm^-3(即每立方厘米中含有10²⁰个原子)；所述p型硅电极的电阻率可为0.0001Ω·cm-0.1Ω·cm，如0.02Ω·cm。

上述的阻变存储器中，所述n型氧化锌薄膜的厚度可为10nm-1000nm，如50nm；电阻率可为0.1Ω·cm-10¹⁰Ω·cm，如10⁴Ω·cm或10⁶Ω·cm，可以通过反应磁控溅射法、溶胶凝胶法或脉冲激光沉积法等制备方法进行制备。

上述的阻变存储器中，所述n型氧化锌薄膜中Zn的原子百分数为50％-50.6％，如50.2％，余量为O。

上述的阻变存储器中，所述n型氧化锌薄膜中可掺杂Co、Ni、Mn、Al、Ga、Fe和Cu中任一种元素；所述掺杂的元素的原子百分数可为0-5％，但不为0，如3.6％或4.8％；所述n型氧化锌薄膜中锌的原子百分数可为45％-50.6％，但不为50.6％，如45.2％或46.4％，余量为氧。

本发明提供的阻变存储器的导电机理为氧空位和氧离子迁移下界面控制的电阻转变机理。阻变层氧化锌薄膜是n型的半导体材料，氧空位是氧化锌薄膜中的本征缺陷。初始状态下，氧空位均匀分布于氧化锌薄膜内并且对电流的传导起着重要的作用。当在铝(或钛)电极上施加一个足够大的正电压时，氧空位向着硅电极的一层迁移，也就是说氧离子在铝/氧化锌(或钛/氧化锌)界面富集。过量的氧离子与界面处的铝(或钛)原子结合得到一个非常薄的氧化铝(或氧化钛)层。由于氧化铝(或氧化钛)的形成，因此在铝/氧化锌(或钛/氧化锌)的界面形成一个势垒层，使得界面电阻急剧的增加。此时，该存储单元处于高阻态。同理，当在铝电极上施加一个足够大的负电压的时候，氧空位向着铝/氧化锌(或钛/氧化锌)界面迁移，该铝/氧化锌(或钛/氧化锌)界面处的氧化铝(或氧化钛)不断失去氧离子而还原成铝(或钛)原子，因而电阻也随之降低，器件转变到了低阻态。氧化铝(或氧化钛)的薄层可以是在整个界面上被还原，也可以是在某些比较薄弱的地方优先被还原。相对于导电细丝控制的阻变存储器，界面控制型阻变存储器有着更好的小型化前景。因为在导电细丝型阻变存储器中，单个存储点的尺寸不可能小于单根导电细丝的大小，否则该存储点因为导电细丝无法形成而成为一个无效的节点。而界面控制型的阻变存储器则不受这一条的限制，无论器件怎样小型化，也不影响界面处的电阻改变，从而可以制备高密度的存储器。

与现有技术相比，本发明具有以下有益效果：本发明提供的阻变存储器还具有自整流效应。本发明的阻变存储器的电阻转变由铝/氧化锌或钛/氧化锌界面控制，而氧化锌/硅界面则可以获得自整流效应。所述底电极材料为低电阻率的p型硅，而氧化锌是n型半导体材料，所以两者构成一个异质p-n结。当在铝电极或钛电极上加负电压时，此p-n结处于正偏，电流可以畅通的流过此界面。当在铝电极上加正电压时，p-n结反偏，此时是截止的。把该存储器做成十字交叉阵列，并选用负向的脉冲来读取每个存储单元的阻值时，此界面的p-n结就能够避免串扰问题，使得十字交叉阵列结构能有效应用于高密度存储器。此外，本发明所提供的阻变存储器直接在商业SOI材料上进行刻蚀和沉积，底电极选用的是低电阻的p型硅，与传统CMOS工艺的兼容性非常高，能够在不改变现有工艺条件的情况下开发出高密度的非易失性存储器，具有成本低等特点。

附图说明

图1为本发明实施例1的十字交叉阵列结构的阻变存储器的结构示意图(未示出氧化硅层和硅衬底)。

图2为本发明实施例1的十字交叉阵列结构的阻变存储器的存储单元的结构示意图。

图中各标记如下：1铝电极、2n型氧化锌薄膜、3p型硅电极、4氧化硅、5硅衬底。

具体实施方式

下述实施例中所使用的实验方法如无特殊说明，均为常规方法。

下述实施例中所用的材料、试剂等，如无特殊说明，均可从商业途径得到。

下述实施例中所用的光刻胶购自北京科华微电子材料有限公司，光刻胶的型号为KMP-BP-212-37。

实施例1、十字交叉结构的阻变存储器的制作

(1)选用具有B掺杂浓度为10²⁰cm^-3的p型硅层的SOI材料(即为依次叠加的硅衬底、氧化硅层和低电阻率硅层)，依次用丙酮、酒精、去离子水进行清洗，然后烘干。

(2)在p型硅层上涂敷光刻胶，之后曝光、显影，曝光强度为2.6mW/cm²，曝光时间为10秒钟，显影1分钟，定影30秒钟；然后利用反应离子刻蚀硅衬底，刻蚀的条件为：射频功率50W，气压为5Pa，SF6气体的流量为40SCCM，刻蚀时间为100秒；最后剥离掉光刻胶得到宽度为1微米的条形p型硅底电极，电阻率为0.02Ω·cm。

(3)在得到的p型硅底电极上涂敷光刻胶，之后曝光、显影，曝光时间为10秒钟，显影1分钟，定影30秒钟；得到中间阻变层的图形和区域。

(4)利用反应磁控溅射在上述得到的中间阻变层上镀上n型氧化锌薄膜。磁控溅射的反映条件为：采用纯Zn靶作为靶材，溅射功率250W，溅射气体由0.35Pa的氩气和0.45Pa的氧气混合组成，溅射时间为20分钟，得到n型氧化锌薄膜的厚度为50nm，成分为Zn含量为50.2％(原子百分数)，O含量为49.8％(原子百分数)，电阻率为10⁶Ω·cm。

(5)在上述得到的n型氧化锌薄膜上涂敷光刻胶，之后曝光、显影，曝光时间为10秒钟，显影1分钟，定影30秒钟；得到上电极的图形。

(6)在得到的上电极图形上利用磁控溅射的方法沉积铝电极，溅射的条件为功率250W，溅射气体为0.4Pa的氩气，溅射时间为20分钟。

(7)剥离上电极层的光刻胶，得到宽度为1微米的条形铝上电极，得到十字交叉阵列的阻变存储器。

实施例2、十字交叉结构的阻变存储器的制作

(1)选用具有Al掺杂浓度为10²⁰cm^-3的p型硅层的SOI材料(即为依次叠加的硅衬底、氧化硅层和低电阻率硅层)，依次用丙酮、酒精、去离子水进行清洗，然后烘干。

(2)在p型硅层上涂敷光刻胶，之后曝光、显影，曝光强度为2.6mW/cm²。曝光时间为10秒钟。显影1分钟，定影30秒钟。然后利用反应离子刻蚀硅衬底，刻蚀的条件为：射频功率50W，气压为5Pa，SF6气体的流量为40SCCM，刻蚀时间为100秒；最后剥离掉光刻胶得到宽度为1微米的条形p型硅底电极，电阻率为0.02Ω·cm。

(3)在得到的p型硅底电极上涂敷光刻胶，之后曝光、显影，曝光强度为2.6mW/cm²；曝光时间为10秒钟；显影1分钟，定影30秒钟；得到中间阻变层的图形和区域。

(4)利用反应磁控溅射在上述得到的中间阻变层上镀上n型氧化锌薄膜。磁控溅射的反映条件为：溅射功率250W，溅射气体由0.35Pa的氩气和0.45Pa的氧气混合组成，溅射时间为20分钟，溅射时采用的靶材为Zn-5％Al合金，得到n型氧化锌薄膜的厚度为50nm，电阻率为10⁴Ω·cm，n型氧化锌薄膜的组成为Al占4.8％(原子百分数)，Zn占45.2％(原子百分数)，其余为O。

(5)在上述得到的n型氧化锌薄膜上涂敷光刻胶，之后曝光、显影，曝光强度为2.6mW/cm²；曝光时间为10秒钟；显影1分钟，定影30秒钟；得到上电极的图形。

(6)在得到的上电极图形上利用磁控溅射的方法沉积钛电极，溅射的条件为功率250W，溅射气体为0.4Pa的氩气，溅射时间为20分钟。

(7)剥离上电极层的光刻胶，得到宽度为1微米的条形钛上电极，得到十字交叉阵列的阻变存储器。

实施例3、十字交叉结构的阻变存储器的制作

(1)选用具有Ga掺杂浓度为10²⁰cm^-3的p型硅层的SOI材料(即为依次叠加的硅衬底、氧化硅层和低电阻率硅层)，依次用丙酮、酒精、去离子水进行清洗，然后烘干。

(3)在得到的p型硅底电极上涂敷光刻胶，之后曝光、显影，曝光强度为2.6mW/cm²。曝光时间为10秒钟。显影1分钟，定影30秒钟。得到中间阻变层的图形和区域。

(4)利用反应磁控溅射在上述得到的中间阻变层上镀上n型氧化锌薄膜。磁控溅射的反映条件为：溅射功率250W，溅射气体由0.35Pa的氩气和0.45Pa的氧气混合组成，溅射时间为20分钟，溅射时采用Zn-3.5％Cu合金靶材，得到n型氧化锌薄膜的厚度为50nm，电阻率为10⁴Ω·cm，氧化锌薄膜的组成为Cu占3.6％(原子百分数)，Zn占46.4％(原子百分数)，余量为O。

(5)在上述得到的n型氧化锌薄膜上涂敷光刻胶，之后曝光、显影，曝光强度为2.6mW/cm²；曝光时间为10秒钟；显影1分钟，定影30秒钟，得到上电极的图形。

Claims

1.一种阻变存储器，其特征在于：所述阻变存储器由SOI基片、沉积于所述SOI基片上的底电极、沉积于所述底电极上的阻变层和沉积于所述阻变层上的上电极组成；所述底电极为条状的p型硅电极；所述阻变层为n型氧化锌薄膜；所述上电极为条状的铝电极或钛电极；所述底电极和所述上电极相互垂直设置。

2.根据权利要求1所述的阻变存储器，其特征在于：所述SOI基片包括硅衬底、沉积于所述硅衬底上的氧化硅层和沉积于所述氧化硅层上的硅层；所述底电极通过刻蚀所述硅层得到。

3.根据权利要求1或2所述的阻变存储器，其特征在于：所述p型硅电极中掺杂B、Al和Ga中任一种元素；所述掺杂的元素的浓度为10¹²cm^-3-10²¹cm^-3；所述p型硅电极的电阻率为0.0001Ω·cm-0.1Ω·cm。

4.根据权利要求3所述的阻变存储器，其特征在于：所述n型氧化锌薄膜的厚度为10nm-1000nm；电阻率为0.1Ω·cm-10¹⁰Ω·cm。

5.根据权利要求4所述的阻变存储器，其特征在于：所述n型氧化锌薄膜中锌的原子百分数为50%-50.6%，余量为氧。

6.根据权利要求5所述的阻变存储器，其特征在于：所述n型氧化锌薄膜中掺杂Co、Ni、Mn、Al、Ga、Fe和Cu中任一种元素；所述掺杂的元素的原子百分数为0-5%，但不为0；所述n型氧化锌薄膜中锌的原子百分数为45%-50.6%，但不为50.6%，余量为氧。