KR101564483B1 - 스위칭 가능한 접합 소자 - Google Patents

스위칭 가능한 접합 소자 Download PDF

Info

Publication number
KR101564483B1
KR101564483B1 KR1020127008691A KR20127008691A KR101564483B1 KR 101564483 B1 KR101564483 B1 KR 101564483B1 KR 1020127008691 A KR1020127008691 A KR 1020127008691A KR 20127008691 A KR20127008691 A KR 20127008691A KR 101564483 B1 KR101564483 B1 KR 101564483B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
switchable
interface
switchable junction
Prior art date
Application number
KR1020127008691A
Other languages
English (en)
Other versions
KR20120069707A (ko
Inventor
지안후아 양
존 폴 스트라찬
줄리엔 보게티
매튜 디 픽켓
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20120069707A publication Critical patent/KR20120069707A/ko
Application granted granted Critical
Publication of KR101564483B1 publication Critical patent/KR101564483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

전압 의존성 저항(640)을 갖고 형성된 진성 다이오드(634)를 갖는 스위칭 가능한 접합부(600)가 개시된다. 스위칭 가능한 접합부는 제 1 전극(618), 제 2 전극(622) 및 제 1 전극(618)과의 전기적 계면(626)을 형성하도록 구성된 멤리스티브 매트릭스(620)를 포함한다. 전기적 계면은 프로그램 가능한 컨덕턴스를 갖는다. 전압 의존성 저항(640)은 멤리스티브 매트릭스(620)와 전기 접촉한다. 전압 의존성 저항은 제 2 전극(622)과의 정류 다이오드 계면(628)을 형성하도록 구성된다.

Description

스위칭 가능한 접합 소자{SWITCHABLE JUNCTION WITH AN INTRINSIC DIODE FORMED WITH A VOLTAGE DEPENDENT RESISTOR}
본 발명은 스위칭 가능한 접합 소자에 관한 것이다.
나노스케일 전자 기기는 상당히 감소된 형상 크기(feature size) 및 자기 조립 및 다른 비교적 저가의 비포토리소그래피 기반 제조 방법에 대한 잠재성을 포함하는 다수의 장점을 보증한다. 나노와이어 크로스바(crossbar) 어레이가 초고밀도 비휘발성 메모리를 포함하여, 다양한 전자 회로 및 디바이스를 형성하는데 사용될 수 있다. 접합 소자가 2개의 나노와이어가 서로 중첩(overlay)되어 있는 교점에서 나노와이어들 사이에 개재될 수 있다. 이들 접합 소자는 2개 이상의 전도 상태를 유지하도록 프로그램될 수 있다. 예를 들어, 접합 소자는 제 1 낮은 저항 상태 및 제 2 높은 저항 상태를 가질 수 있다. 데이터가 나노와이어 어레이 내에 접합 소자의 상태를 선택적으로 설정함으로써 이들 접합 소자 내에 인코딩될 수 있다. 접합 소자의 강인성 및 안정성을 증가시키는 것은 상당한 동작 및 제조 장점을 산출할 수 있다.
본 발명의 특징 및 장점은 본 발명의 특징을 예로서 함께 도시하는 첨부 도면과 관련하여 취한 이어지는 상세한 설명으로부터 명백해질 것이다.
도 1은 나노와이어 크로스바 아키텍처의 일 예시적인 실시예의 사시도.
도 2는 본 명세서에 설명된 원리의 일 실시예에 따른 접합 소자를 구비하는 나노와이어 크로스바 아키텍처의 등각도.
도 3(a) 및 도 3(b)는 본 명세서에 설명된 원리의 일 실시예에 따른 크로스바 메모리 어레이의 부분을 통한 전류 경로를 도시하는 예시적인 다이어그램.
도 4(a), 도 4(b)는 본 명세서에 설명된 원리의 일 실시예에 따른 예시적인 스위칭 가능한 접합 소자의 2개의 동작 상태의 다이어그램.
도 5(a) 및 도 5(b)는 전압 스파이크(spike)로부터 회로를 보호하기 위해 회로와 병렬로 배치된 전압 의존성 저항의 다이어그램.
도 6은 본 명세서에 설명된 원리의 일 실시예에 따른 전압 의존성 저항을 갖는 스위칭 가능한 접합 소자의 예시적인 실시예의 다이어그램.
도 7은 본 명세서에 설명된 원리의 일 실시예에 따른 전압 의존성 저항을 갖는 스위칭 가능한 접합 소자의 다른 예시적인 실시예의 다이어그램.
이제, 도시된 예시적인 실시예를 참조할 것이고, 특정 언어가 도면을 설명하기 위해 본 명세서에서 사용될 것이다. 그럼에도 불구하고, 본 발명의 범주의 어떠한 한정도 이에 의해 의도되는 것은 아니라는 것이 이해될 것이다.
나노스케일 전자 기기는 상당히 감소된 형상 크기 및 다른 비교적 저가의 비포토리소그래피 기반 제조 방법의 사용을 포함하는 다수의 장점을 보증한다. 일 유형의 나노스케일 디바이스는 크로스바 아키텍처이다. 나노미터-스케일 교차형 와이어 디바이스 내의 스위칭의 연구는 이들 디바이스가 가역적으로 스위칭될 수 있고 ~103의 "온-오프(on-to-off)" 컨덕턴스를 가질 수 있다는 것을 이미 보고하고 있다. 이들 디바이스는 크로스바 회로를 구성하고 초고밀도 비휘발성 메모리의 생성을 위한 통로를 제공하는데 사용되어 왔다. 부가적으로, 크로스바 아키텍처의 다재성(versatility)은 다른 통신 및 논리 회로의 생성을 자체로 제공한다. 예를 들어, 논리군(logic family)이 스위치의 크로스바 어레이로부터 또는 스위치 및 트랜지스터로 구성된 하이브리드 구조로부터 전적으로 구성될 수 있다. 이들 디바이스는 CMOS 회로의 컴퓨팅 효율을 증가시킬 수 있다. 이들 크로스바 회로는 몇몇 상황에서 CMOS 회로를 대체할 수 있고, 트랜지스터를 더 수축시킬 필요 없이 크기의 차수의 성능 향상을 가능하게 할 수 있다.
나노스케일 전자 디바이스의 디자인 및 제조는 나노스케일 전자 디바이스의 상업적인 제조를 향상시키고 이들 디바이스를 마이크로스케일 및 더 큰 스케일 시스템, 디바이스 및 제품에 통합하도록 다루어지는 다수의 과제를 제시한다.
이하의 상세한 설명에서, 설명의 목적으로, 무수히 많은 특정 상세가 본 발명의 시스템 및 방법의 완전한 이해를 제공하기 위해 설명된다. 그러나, 본 발명의 장치, 시스템 및 방법은 이들 특정 상세 없이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 명세서에서 "실시예", "예" 또는 유사한 언어의 언급은 실시예 또는 예와 관련하여 설명되는 특정 특징, 구조 또는 특성이 적어도 그 일 실시예에 포함되지만 다른 실시예들에는 반드시 포함되지 않을 수도 있다는 것을 의미한다. 명세서의 다양한 위치에서 구문 "일 실시예에서" 또는 유사한 구문의 다양한 예는 반드시 모두 동일한 실시예를 언급하는 것은 아니다.
명세서 전체에 걸쳐, 전류의 흐름에 대한 통상의 표기법이 사용된다. 구체적으로, 포지티브 전하("정공")의 흐름 방향은 전력 소스의 포지티브측으로부터 전력 소스의 더 네거티브측이다.
도 1은 예시적인 나노와이어 크로스바 어레이(100)의 등각도이다. 크로스바 어레이(100)는 대략 평행한 제 2 층의 나노와이어(106)에 의해 중첩되는 대략 평행한 제 1 층의 나노와이어(108)로 구성된다. 제 2 층의 나노와이어(106)는 배향에 있어서 제 1 층의 나노와이어(108)에 대략 수직이지만, 층들 사이의 배향각은 다양할 수 있다. 나노와이어의 2개의 층은 격자 또는 크로스바를 형성하고, 각각의 제 2 층의 나노와이어(106)는 전체 제 1 층의 나노와이어(108)를 덮고 있고, 2개의 나노와이어 사이의 가장 근접한 접점을 표현하는 나노와이어 교점에서 각각의 제 1 층의 나노와이어(108)와 밀접하게 접촉하게 된다.
도 1의 개별 나노와이어(102, 104)는 직사각형 단면을 갖고 도시되어 있지만, 나노와이어는 또한 정사각형, 원형, 타원형 또는 더 복잡한 단면을 가질 수 있다. 나노와이어는 또한 다수의 상이한 폭 또는 직경 및 종횡비(aspect ratio) 또는 이심률을 가질 수 있다. 용어 "나노와이어 크로스바"는 나노와이어에 추가하여, 서브마이크로스케일 와이어, 마이크로스케일 와이어 또는 더 큰 치수를 갖는 와이어를 갖는 크로스바를 칭할 수 있다.
층들은 통상의 포토리소그래피 뿐만 아니라 기계적 나노임프린트 기술을 포함하는 다양한 기술을 사용하여 제조될 수 있다. 대안적으로, 나노와이어는 화학적으로 합성될 수 있고, 랭뮤어-블라젯(Langmuir-Blodgett) 프로세스를 포함하는 하나 이상의 프로세싱 단계에서 대략 평행한 나노와이어의 층으로서 침착될 수 있다. 간섭 리소그래피와 같은 나노와이어를 제조하기 위한 다른 대안적인 기술이 또한 이용될 수 있다. 다수의 상이한 유형의 전도성 및 반전도성 나노와이어는 금속 및 반도체 물질로부터, 이들 유형의 물질의 조합으로부터, 다른 유형의 물질로부터 화학적으로 합성될 수 있다. 나노와이어 크로스바는 나노와이어를 전기 회로 내에 통합하기 위해 다양한 상이한 방법을 통해 마이크로스케일 어드레스-와이어 리드 또는 다른 전자 리드에 접속될 수 있다.
나노와이어 교점에서, 저항과 같은 나노스케일 전자 부품 및 다른 통상의 기본 전자 부품은 2개의 중첩하는 나노와이어를 상호 접속하도록 제조될 수 있다. 스위치에 의해 접속된 임의의 2개의 나노와이어는 "크로스바 접합부"라 칭한다.
도 2는 대략 평행한 제 1 층의 나노와이어(108)와 대략 평행한 제 2 층의 나노와이어(106) 사이에 배치된 중간층(210)을 드러내는 예시적인 나노와이어 크로스바 아키텍처(200)의 등각도를 도시한다. 일 예시적인 실시예에 따르면, 중간층(210)은 유전층일 수 있다. 다수의 접합 소자(202 내지 208)가 상부층(106) 내의 와이어와 기저층(108) 내의 와이어 사이의 와이어 교점에서 중간층에 형성된다. 이들 접합 소자(202 내지 208)는 나노와이어 사이에 프로그램 가능한 스위칭을 제공하는 것을 포함하는 다양한 기능을 수행할 수 있다. 예시의 목적으로, 단지 소수의 접합 소자(202 내지 208)만이 도 2에 도시되어 있다. 전술된 바와 같이, 접합 소자가 각각의 나노와이어 교점에 존재하는 것이 다수의 디바이스에서 바람직할 수 있다. 제 1 층의 나노와이어(108) 내의 모든 와이어는 제 2 층의 나노와이어(106) 내의 각각의 와이어를 교차하기 때문에, 각각의 교점에 접합 소자를 배치하는 것은 제 1 층의 나노와이어(108)가 제 2 층의 임의의 와이어(106)에 접속될 수 있게 한다.
일 예시적인 실시예에 따르면, 나노와이어 크로스바 아키텍처(200)는 비휘발성 메모리 어레이를 형성하는데 사용될 수 있다. 각각의 접합 소자(202 내지 208)는 하나 이상의 데이터의 비트를 표현하는데 사용될 수 있다. 예를 들어, 가장 간단한 경우에, 접합 소자는 2개의 상태, 즉 전도 상태 및 비전도 상태를 가질 수 있다. 전도 상태는 2진수 "1"을 표현할 수 있고, 비전도 상태는 2진수 "0"을 표현할 수 있고, 또는 그 반대도 마찬가지이다. 2진 데이터는 접합 소자의 전도 상태를 변경함으로써 크로스바 아키텍처(200) 내에 기록될 수 있다. 2진 데이터는 이어서 접합 소자(202 내지 208)의 상태를 감지함으로써 검색될 수 있다. 접합 소자의 전도 상태를 변경하는 능력이 이하에 더 상세히 설명된다.
상기 예는 단지 나노와이어 크로스바 아키텍처(200)의 일 예시적인 실시예이다. 다양한 다른 구성이 사용될 수 있다. 예를 들어, 크로스바 아키텍처(200)는 2개 초과의 상태를 갖는 접합 소자를 구비할 수 있다. 다른 예에서, 크로스바 아키텍처는 인공 신경망과 같은 함축 논리 구조 및 크로스바 기반 적응성 회로를 형성하는데 사용될 수 있다.
도 3(a)는 예시적인 크로스바 아키텍처(300)를 도시하는 다이어그램이다. 예시의 목적으로, 크로스바 아키텍처(300)의 단지 일부만이 도시되어 있고 나노와이어(302, 304, 314, 316)는 라인으로서 도시되어 있다. 나노와이어 A 및 B(302, 304)는 나노와이어의 상부층에 있고, 나노와이어 C 및 D(314, 316)는 나노와이어의 하부층에 있다. 접합부(306 내지 312)는 이들의 교점에서 다양한 나노와이어에 접속한다.
일 예시적인 실시예에 따르면, 와이어 B(304)와 와이어 C(316) 사이의 접합부(312)의 상태는 네거티브(또는 접지) 판독 전압을 와이어 B(304)에, 포지티브 전압을 와이어 C(316)에 인가함으로써 판독될 수 있다. 이상적으로, 판독 전압이 인가될 때 전류(324)가 접합부(312)를 통해 흐르면, 판독 회로는 접합부(312)가 그 전도 상태에 있는 것을 확인할 수 있다. 접합부(312)를 통해 어떠한 전류도 흐르지 않거나 미량의 전류가 흐르면, 판독 회로는 접합부(312)가 그 저항 상태에 있는 것을 확인할 수 있다.
그러나, 접합부(306 내지 310)가 속성이 완전히 저항성이면(즉, 비교적 낮은 저항이 전도 상태에 있고 비교적 높은 저항이 저항 상태에 있음), 다수의 누설 전류가 또한 다른 경로를 통해 이동할 수 있다. 이들 누설 전류는 접합부(312)의 원하는 판독을 불명료하게 하는 "전기 노이즈"를 고려할 수 있다.
도 3(b)는 와이어 C(316)와 와이어 B(304) 사이의 대안 경로를 통해 이동하는 누설 전류(326)를 도시한다. 도 3(b)에서, 누설 전류(326)는 3개의 접합부(310, 308, 306)를 통해 이동하고, 라인 B(304) 상에 존재한다. 예상될 수 있는 바와 같이, 도 3(b)에 도시된 것보다 큰 크기의 어레이에서, 다양한 누설 전류가 다수의 대안 경로를 통해 이동할 수 있고 판독 회로에 의해 감지될 때 라인 B(304) 상에 존재할 수 있다. 이들 누설 전류는 접합부(312)의 상태의 원하는 판독을 불명료하게 하는 상당한 양의 바람직하지 않은 전류를 생성할 수 있다.
도 4(a) 내지 도 4(b)는 누화(crosstalk)를 감소시키는 다이오드형 거동을 포함할 수 있는 스위칭 가능한 접합 소자(400)의 일 예시적인 실시예를 도시하는 다이어그램이다. 일 예시적인 실시예에 따르면, 접합 소자는 상부 플래티늄 전극(418) 및 하부 플래티늄 전극(422)을 포함한다. 통상적으로, 전극(418, 422)은 교차 와이어이지만, 전극은 교차 와이어에 전기적으로 접속된 개별 요소일 수 있다. 접합 소자(400)의 중심부는 멤리스티브(memristive) 매트릭스 재료로 구성될 수 있다. 멤리스티브 매트릭스 재료는 다수의 이동 도펀트를 포함하는 반도체 재료이다. 비교적 높은 프로그래밍 전압(즉, > 1 MV/cm)의 영향 하에서, 이동 도펀트는 반도체 재료를 통해 이동되어, 이에 의해 접합부의 특성을 변경한다. 이동 도펀트는 하위 판독 전압이 인가될 때 적소에 잔류하여, 다른 프로그래밍 전압이 인가될 때까지 접합부의 상태가 안정하게 잔류될 수 있게 한다.
다수의 상이한 유형의 매트릭스/도펀트 조합이 멤리스티브 매트릭스를 형성하는데 사용될 수 있다. 이하의 표 1은 사용될 수 있는 다수의 예시적인 재료 및 도펀트를 열거한다.
Figure 112012026834897-pct00001
원하는 정류 거동을 갖는 접합 소자를 성공적으로 구성하기 위해, 이해될 수 있는 바와 같이, 반도체 매트릭스의 밴드갭, 반도체 내의 도펀트의 유형 및 농도, 전극 금속의 일 함수 및 다른 팩터를 포함하는 다수의 팩터가 고려될 수 있다.
멤리스티브 매트릭스와 인터페이스하기 위한 전극으로서 사용될 수 있는 다른 유형의 예시적인 전도성 재료는 금(gold), 은(silver), 알루미늄(aluminum), 구리(copper), 백금(platinum), 팔라듐(palladium), 루테늄(ruthenium), 로듐(rhodium), 오스뮴(osmium), 텅스텐(tungsten), 몰리브덴(molybdenum), 탄탈룸(tantalum), 니오븀(niobium), 코발트(cobalt), 니켈(nickel), 철(iron), 크롬(chromium), 바나듐(vanadium), 티타늄(titanium), 이리듐(iridium), 이리듐 산화물(iridium oxide), 루테늄 산화물(ruthenium oxide), 티타늄 질화물(titanium nitride), 티타늄 탄화물(titanium carbide), 탄탈룸 질화물(tantalum nitride) 및 탄탈룸 탄화물(tantalum carbide)을 포함한다. 다양한 유형의 합금, 복합 재료 및 전도성 폴리머가 또한 전극으로서 사용될 수 있다. 전극을 형성하기 위해 사용된 재료는 멤리스티브 매트릭스 내의 이동 도펀트가 계면 영역의 임피던스를 변경하는데 충분하게 이동될 수 있게 하는 스위칭 전압의 원하는 범위를 제공하는 전극/멤리스티브 매트릭스 계면을 형성하도록 선택된다.
일 예시적인 실시예에 따르면, 멤리스티브 매트릭스는 이산화티타늄(TiO2) 매트릭스(420)일 수 있고, 이동 도펀트(424)는 이산화티타늄 매트릭스(420) 내의 산소 공공(vacancy)일 수 있다. 산소 공공 도펀트(424)는 포지티브 하전되고, 네거티브 전압에 끌어당겨질 수 있고 포지티브 전압에 의해 반발할 수 있다. 따라서, 상부 전극(418)에 네거티브 프로그래밍 전압을, 기저 전극(422)에 포지티브 프로그래밍 전압을 인가함으로써, 도펀트(424)를 상향으로 이동시키기 위해 충분한 강도의 전기장이 성취될 수 있다. 이 강도의 전기장은, 말하자면 접합부(400)에서 상부 전극 및 하부 전극에 접속된 와이어가 교차하는 단지 하나의 접합부가 존재하기 때문에 나노와이어 어레이의 다른 접합부 내에 존재하지 않을 것이다. 그 결과, 나노와이어 어레이 내의 각각의 접합부는 저항(444)으로서 모델링된 가변 저항을 갖도록 개별적으로 프로그래밍될 수 있다. 이동 도펀트(424)는 상향으로 드리프트하고, 멤리스티브 매트릭스(420)와 상부 전극(418) 사이의 계면 다음에 도핑된 영역(438)을 형성한다. 매트릭스(420)의 하부 영역으로부터의 이들 이동 도펀트의 이동은 미도핑 영역(436)이라 칭하는 비교적 저농도로 도핑된 영역을 생성한다.
명세서, 도면 및 첨부된 청구범위 전체에 걸쳐, 용어 "도핑된 영역" 및 "미도핑 영역"은 재료 내에 존재할 수 있는 도펀트 또는 다른 불순물의 상대 레벨을 지시하는데 사용된다. 예를 들어, 용어 "미도핑"은 불순물 또는 도펀트의 완전한 부재(absence)를 지시하지 않고, "도핑된 영역"에서보다 상당히 낮은 불순물이 존재하는 것을 지시한다. 이산화티타늄 매트릭스(420)는 도핑된 영역에서 상당히 더 높은 전도도를, 미도핑 영역에서 더 낮은 전도도를 나타내는 반도체이다.
상부 전극(418)의 높은 전기 전도도 및 도핑된 영역(438)의 비교적 높은 전기 전도도는 계면에서 전기 특성의 비교적 양호한 정합을 생성한다. 따라서, 2개의 재료 사이에 평활한 전기 전이가 존재한다. 상부 전극(418)과 매트릭스(420) 사이의 이 전기 전이는 저항성 계면(Ohmic interface)(426)이라 칭한다. 저항성 계면(426)은 비교적 높은 전기 전도도에 의해 특징화된다.
접합 소자(400)의 물리적 다이어그램의 우측에는, 대응 전기 다이어그램이 도시되어 있다. 저항성 계면(426)은 저항(R1)(430)으로서 모델링된다. 전술된 바와 같이, 저항(R1)(430)은 계면으로 가로지르는 낮은 저항에 기인하여 비교적 낮은 저항을 가질 수 있다.
매트릭스(420)와 하부 전극(422) 사이의 계면에서, 전도성 금속 전극(422)은 이산화티타늄 매트릭스의 미도핑 영역(436)과 직접 인터페이스한다. 이 계면에는, 인접한 재료의 전기 전도도 및 다른 특성의 비교적 큰 차이가 존재한다. 이 계면에서의 전기 거동은 저항성 계면(426)과 상당히 상이하다. 저항성 계면 대신에, 하부 계면은 쇼트키(Schottky)형 계면(428)을 형성한다. 쇼트키 계면(428)은 다이오드형 정류 특성을 갖는 금속 반도체 계면에 형성된 전위 배리어를 갖는다. 쇼트키 계면은 이들이 금속 내에 훨씬 더 작은 고갈폭을 갖는 점에서 p-n 계면과는 상이하다.
일 실시예에서, 스위칭 가능한 접합 소자(400)가 다수의 박막을 사용하여 생성되어 다양한 층을 형성할 수 있다. 다층 박막에서, 계면 거동은 전통적인 쇼트키 배리어와 정확하게 동일하지는 않다. 따라서, 예시적인 박막들 사이의 다양한 계면은 "쇼트키형"으로서 설명된다. 대응 전기 소자는 다이오드(D1)(434)로서 모델링된다. 적당한 전압에서, 다이오드(D1)(434)는 전류가 단지 일방향으로만 흐를 수 있게 한다. 도 4(a)에 도시된 예시적인 실시예에서, 다이오드(D1)(434)는 단지 하부 전극(422)으로부터 상부 전극(418)으로 전류가 흐를 수 있게 한다. 이 다이오드 거동을 크로스바 어레이의 각각의 접합 소자 내에 통합함으로써, 누화 전류의 대부분이 차단될 수 있다. 일 실시예에서, 도 4(a)에 도시된 디바이스 상태는 온(ON) 상태라 칭할 수 있다.
이 다이오드 거동의 장점은 도 3(a) 및 도 3(b)를 재차 참조함으로써 더 양호하게 이해될 수 있다. 일 실시예에서, 각각의 접합 소자(306 내지 312)는 이 다이오드 거동을 구비한다. 따라서, 전류는 하부 와이어(314, 316)로부터 상부 와이어(302, 304)로 흐를 수 있지만, 반대 방향으로는 흐를 수 없다. 도 3(a)의 판독 전류는 전류의 흐름이 와이어 C(316)로부터 와이어 B(304)로 상향이기 때문에 방해되지 않는다. 그러나, 도 3(b)에 도시된 누설 전류(326)는, 누설 전류가 라인 A(302)와 라인 D(314) 사이의 접합 소자(308)를 통해 하향으로 이동하려고 시도할 때 차단된다. 나노와이어 어레이 내의 다른 누설 경로는 이들이 어레이의 상부층 내의 나노와이어로부터 하부층 내의 나노와이어로 통과하려고 시도할 때 유사하게 차단된다.
그러나, 다이오드 거동은 더 높은 역 전압이 접합 소자를 가로질러 인가될 때 파괴된다. 다이오드 및 다이오드형 계면은 전류의 흐름에 대한 배리어가 파괴되는 특징적인 역 전압을 갖는다. 이 특징적인 역 전압은 유전 파괴 전압이라 칭한다. 유전 파괴 전압이 초과된 후에, 계면은 영구적으로 전도성이 될 수 있고, 전류는 배리어를 통해 비교적 방해받지 않고 흐를 수 있다. 몇몇 실시예에서, 계면은 대안적으로 높은 역 전압의 인가에 의해 변경될 수 있어 매우 높은 전기 저항을 갖게 된다. 용어 "파괴 전압"은 본 명세서에 및 첨부된 청구범위에 사용될 때 애벌란시 다이오드(avalanche diode) 또는 제너 다이오드(Zener diode)에 사용되는 것들과 같은 가역적 파괴 메커니즘보다는 계면에서의 비가역적 화학 변화를 칭한다. 유전 파괴는 역 전류 방향(전술된 바와 같이) 및 정방향의 모두에서 발생할 수 있다. 정방향에서의 유전 파괴는 전기장이 비교적 작을 때 발생할 수 있지만, 전류 및 가열은 계면을 화학적으로 변경하는데 충분히 크다.
도 4(b)는 제 2 상태에서 스위칭 가능한 접합 소자(400)를 도시한다. 일 실시예에서, 이 상태는 오프(OFF) 상태라 칭할 수 있다. 이상적인 경우에, 기저 계면은 누화 전류를 차단하기 위해 정류 다이오드형 계면을 남겨두고, 이동 도펀트(424)는 적절한 전압의 인가를 통해 상부 전극(418)으로부터 이격되어 이동될 수 있다. 예를 들어 이동 도펀트(424)가 산소 공공인 경우, 포지티브 전압을 상부 전극(418)에, 네거티브 전압을 기저 전극(422)에 인가하는 것 또는 이들 양자의 조합은 매트릭스(420)의 중심을 향해 하향으로 포지티브 하전된 산소 공공의 움직임을 생성할 수 있다. 이는 상부 미도핑 영역(446), 중앙 도핑된 영역(448) 및 하부 미도핑 영역(450)을 생성한다. 상부 계면은 이어서 미도핑 상부 영역(446)과 금속 전극(418) 사이의 직접 전기 접촉에 의해 생성되는 상부 쇼트키형 계면(452)이 된다.
접합부의 전기 모델은 단면도의 우측에 도시되어 있다. 상부 다이오드(D2)(442) 및 하부 다이오드(D1)(434)는 정면(head-to-head) 구성이고, 이는 임의의 실질적인 전류가 접합부(400)를 통해 흐르는 것을 방지한다. 하부 다이오드(D1)(434)는 전류의 하향 흐름을 방지하고, 상부 다이오드(D2)(442)는 전류의 상향 흐름을 방지한다. 저항(R2)(444)은 계면 저항 및 계면(418)을 구성하는 재료의 저항과 같은 잔류 전기 저항을 표현한다.
도 4(b)에 도시된 접합 상태는 비전도성 상태이다. 판독 전압이 접합부에 인가될 때, 어떠한 실질적인 양의 전류도 접합부를 통해 통과하지 않을 수 있다. 따라서, 이동 도펀트(424)의 위치를 변경함으로써, 접합부(400)의 상태가 변경될 수 있다. 이동 도펀트(424)는 프로그래밍 전압이 인가되어 이동 도펀트(424)의 움직임을 발생시키기에 충분한 전기장을 생성할 때까지 실질적으로 동일한 분포로 유지된다.
몇몇 상황에서, 멤리스티브 매트릭스 내의 이동 도펀트의 움직임을 유도하도록 인가되는 프로그래밍 전압은 다이오드 파괴 전압에 도달할 수 있다. 높은 프로그래밍 전압이 원하는 위치로 신속하게 반복적으로 이동 도펀트를 이동시킨다. 예를 들어, 멤리스티브 매트릭스 내의 도펀트의 이동도는 인가된 전압에 지수 함수적으로 의존할 수 있다. 높은 프로그래밍 전압(>1 MV/cm)이 인가될 때, 몇몇 도펀트 종의 도펀트 움직임은 극단적으로 빠르고 반복 가능할 수 있다. 따라서, 고속 기록 시간 및 정확한 접합 상태를 성취하기 위해 높은 프로그래밍 전압을 사용하는 것이 바람직할 수 있다.
그러나, 프로그래밍 전압이 특정 계면에서 유전 파괴에 접근하면, 계면들 중 하나 이상 내의 쇼트키형 배리어는 파괴될 수 있어, 전류의 서지(surge)가 접합부 및 나노와이어를 통해 통과할 수 있게 한다. 이는 다수의 이유로 바람직하지 않을 수 있다. 첫째로, 전류의 과잉의 흐름은 디바이스의 전력 소비를 증가시킨다. 둘째로, 전류의 서지는 접합부 또는 나노와이어에 가열을 유도할 수 있고 이는 열을 발생시킨다. 이 열은 나노와이어 어레이 내의 부품들 중 하나 이상을 손상시킬 수 있다. 예를 들어, 열은 와이어 또는 매트릭스 내의 화학 변화를 발생시킬 수 있는데, 이는 이들의 특성을 바람직하지 않게 변경한다. 더 높은 열은 부품들 중 하나 이상을 용융시킬 수 있어, 전기 단락을 생성한다. 따라서, 더 높은 프로그래밍 전압에 대한 요구가 스위칭 가능한 접합 소자 내의 다이오드형 계면을 파괴하는 가능성에 대해 균형화될 수 있다.
일 예시적인 실시예에 따르면, 전극들 중 하나와 멤리스티브 매트릭스 재료 사이에 전압 의존성 저항(VDR)을 형성하기 위한 재료의 층을 추가하는 것은 안정한 다이오드 계면을 생성하는데 있어 유리할 수 있다. VDR의 특성은 계면을 가로지르는 전압 강하를 감소시킬 수 있어, 이에 의해 다이오드 파괴 전압 발생의 기회를 감소시키거나 배제한다. 이는 원하는 프로그래밍 전압의 사용 및 크로스바 메모리 어레이로의 데이터의 고속 기록을 허용한다.
VDR은 중요한 비저항성 전류-전압 특성을 갖는 전자 부품이다. VDR의 가장 통상적인 유형은 금속 산화물 배리스터(Metal Oxide Varistor: MOV)이다. MOV 디바이스는 다른 금속 산화물의 매트릭스 내의 산화아연과 같은 산화물 입자의 세라믹 질량을 포함한다. 금속 산화물은 소량의 비스무스, 코발트 및 망간을 포함할 수 있다. 다양한 부품은 통상적으로 2개의 금속 플레이트(전극) 사이에 개재된다. 각각의 입자와 그 이웃 사이의 경계는 다이오드 접합부를 형성하고, 이는 단지 일방향에서만 전류가 흐를 수 있게 한다. 랜덤하게 배향된 입자의 질량은 백투백(back-to-back) 다이오드 쌍의 네트워크와 전기적으로 동일하다. 각각의 쌍은 다수의 다른 쌍과 병렬이 되는 것으로 고려될 수 있다. 작은 또는 적당한 전압이 전극을 가로질러 인가될 때, 단지 작은 전류만이 흐른다. 이 작은 전류는 다이오드 접합부의 네트워크를 통한 역 누설에 의해 발생된다. 큰 전압이 전극을 가로질러 인가될 때, 다이오드 접합부는 열이온 방출 및 전자 터널링의 조합에 기인하여 일시적으로 파괴되어, VDR을 통해 흐르는 비교적 큰 전류를 생성한다. 이 거동의 결과는 VDR이 낮은 전압에서 높은 저항을, 높은 전압에서 낮은 저항을 갖는 고도로 비선형 전류-전압 특성이다.
VDR은 통상적으로 VDR이 보호하는데 사용되는 회로와 병렬로 VDR을 배치함으로써 과잉의 과도 전압(transient voltage)에 대해 회로를 보호하는데 사용된다. 예를 들어, 도 5(a) 및 도 5(b)는 VDR에 의해 과도 전압 스파이크로부터 보호되는 회로(504)와 병렬로 배치된 VDR(502)을 도시한다. 전압이 비교적 낮을 때, VDR(502)의 높은 저항은 도 5(a)에 도시된 바와 같이 회로(504)를 통해 VDR(502)을 가로질러 흐르도록 전류(503)를 유도한다. 그러나, 과잉의 과도 전압과 같은 더 높은 전압이 인가될 때, VDR(502)의 저항은 상당히 감소된다. VDR(502)의 비교적 낮은 저항은 도 5(b)에 도시된 바와 같이 전류(505)가 VDR(502)을 통해 유도될 수 있게 한다. 이는 그렇지 않으면 보호된 회로(504) 내의 민감한 부품을 손상시킬 수도 있는 과도 전압 스파이크로부터 회로(504)가 보호될 수 있게 한다.
도 6은 VDR(640)을 갖고 형성된 진성 쇼트키형 계면(628)을 갖는 스위칭 가능한 접합 디바이스(600)의 일 예시적인 실시예의 다이어그램이다. VDR(640)은 디바이스가 "온" 상태일 때 기록 동작 중에 계면을 가로지르는 전압 강하를 감소시키는데 사용된다. 스위칭 가능한 접합 디바이스(600)가 "온" 상태일 때, 도핑된 영역(638) 내의 이동 도펀트(624)는 전극(618)에 근접하여 위치된다. 이는 저항(630)에 의해 표현된 저항성 계면(626)을 형성한다. 저항성 계면의 저항은 수십 옴 내지 수백 킬로옴의 차수의 범위로 비교적 낮다. 저항성 계면의 실제 저항의 양은 스위칭 가능한 접합 소자 내의 층의 두께에 의존한다. 나노 크기 디바이스(1 마이크로미터 미만)는 범위의 하한의 저항을 갖고, 반면에 마이크로 크기 및 더 대형의 디바이스는 범위의 상한의 저항을 가질 수 있다. 따라서, 저항성 계면을 가로지르는 전압 강하는 비교적 작다. 그러나, 스위칭 가능한 접합 디바이스(600)의 다른 단부에서, 미도핑 영역(636)과 전극(622) 사이에 생성된 쇼트키형 계면(628)은 수백 킬로옴 내지 기가옴의 범위의 훨씬 더 큰 저항을 가질 수 있다. 이는 계면(628)을 가로지르는 훨씬 더 큰 전압 강하를 발생시킨다. 이 전압 강하는 쇼트키형 계면(628)의 역 전압 파괴를 통해 계면에 손상을 발생시키는데 스위칭 전압에서 충분할 수 있다.
쇼트키형 계면(628)의 역 전압 파괴의 위험을 감소시키기 위해, VDR(640)은 제 1 전극(618)과 제 2 전극(622) 사이에 구현될 수 있다. VDR은 대응 전기 다이어그램에서 심벌(642)에 의해 모델링된다. VDR(642)은 쇼트키형 다이오드 계면을 표현하는 다이오드(634)와 병렬이 되도록 전기적으로 모델링된다. 저항(R2)(644)은 미도핑 영역(636)의 저항을 표현하고, 저항(R1)(630)은 저항성 계면(626)의 저항을 표현한다.
도 6에 도시된 예시적인 실시예에서, VDR(640)은 멤리스티브 매트릭스(620)와 제 2 전극(622) 사이에 위치된다. 스위칭 가능한 접합 디바이스(600)의 스위칭 전압과 같은 비교적 높은 전압에서(예를 들어, >2V), VDR(640)의 저항은 상당히 감소한다. 이는 대부분의 전압 강하가 전극(618)과 멤리스티브 매트릭스(620) 사이의 계면을 가로질러 발생할 수 있게 하여, 스위칭 가능한 접합 디바이스(600)가 스위칭될 수 있게 한다.
스위칭 전압이 스위칭 가능한 접합 디바이스(600)를 가로질러 인가될 때, VDR(640)의 저항은 상당히 감소되지만, 전술된 바와 같이 여전히 수십 옴 내지 수백 킬로옴의 범위에 있다. 스위칭 전압에서 VDR(640)을 가로질러 발생하는 전압 강하는 쇼트키형 계면(628)을 가로지르는 전압 강하를 감소시켜, 이에 의해 스위칭 전압이 인가될 때 계면을 가로지르는 과잉의 전압 강하에 의해 발생된 손상으로부터 계면을 보호한다.
판독 전압과 같은 더 낮은 전압에서(예를 들어, <0.5 V), VDR(640)의 저항은 비교적 높고, 이에 의해 전극(622)과 VDR(640) 사이에 쇼트키형 계면(628)을 형성하고 누설 전류 및 누화를 최소화한다.
스위칭 가능한 접합 디바이스(600) 내의 VDR(640)의 사용은 또한 VDR을 포함하지 않는 스위칭 가능한 접합 디바이스에 대한 판독 전압 및 기록 전압 위상의 모두에서 디바이스의 전체 저항을 증가시키도록 작용한다. 이 증가된 저항은 판독 및 기록 동작의 모두 중에 접합부를 통해 흐르는 전류의 양을 감소시켜, 이에 의해 도 2에 도시된 예시적인 아키텍처(200)와 같은 나노와이어 크로스바 아키텍처에서 소비된 전력의 양을 감소시킨다.
스위칭 전압의 극성은 이동 도펀트(624)의 전하에 기초하여 결정된다. 극성은 스위칭 가능한 접합 소자(600)의 "온" 상태를 형성하기 위해 제 1 전극(618)을 향해 도펀트를 구동하는 전기장을 멤리스티브 매트릭스 내에 생성하도록 선택된다. 반대 극성이 스위칭 가능한 접합 소자(600)를 "오프" 상태로 이동시키도록 선택된다. 직관적으로, "온" 및 "오프"로서 선택된 상태는 임의적으로 또는 더 큰 시스템의 요구에 기초하여 선택될 수 있다.
스위칭 가능한 접합 소자(600)의 상태는 스위칭 전압보다 작은 전압을 인가함으로써 판독될 수 있다. 쇼트키형 다이오드 계면(628)은 누설 전류 및 누화가 판독 및 기록 사이클의 모두 중에 발생하는 것을 상당히 제한한다. VDR(640)은 또한 판독 사이클 중에 상당한 부가의 저항을 추가하여, 판독 동작 중에 전류를 더 제한한다.
도 7에 도시된 다른 예시적인 실시예에서, 스위칭 가능한 접합 디바이스(700)는 제 1 전극(718), 멤리스티브 매트릭스(720) 및 제 2 전극(722)을 갖고 형성될 수 있다. 전극은 멤리스티브 매트릭스(720) 재료에 대해 원하는 스위칭 전압을 갖는 전도성 재료로 형성될 수 있다. 이 예에서, 플래티늄이 전극을 형성하는데 사용된다. 멤리스티브 매트릭스(720)는 전술된 바와 같이 선택된 재료로 형성될 수 있다. 이 예에서, 이산화티타늄 재료는 멤리스티브 매트릭스를 형성하는데 사용될 수 있다. 플래티늄 전극(718)과 이산화티타늄 매트릭스(720) 사이의 스위칭 전압은 대략 1.5 볼트이다. 전술된 바와 같이, 네거티브 전압이 이동 도펀트(724)가 제 1 전극(718)을 향해 이동하게 하는데 사용될 수 있어, 스위칭 가능한 접합 디바이스를 "온" 상태로 스위칭하고 제 1 전극(718)과 TiO2 멤리스티브 매트릭스(720) 사이에 저항성 계면(726)을 형성한다. 네거티브 전압이 전극들 사이에 인가도리 수 있어 이동 도펀트(724)가 제 1 전극(718)으로부터 이격하여 이동할 수 있게 하여, 스위칭 가능한 접합 디바이스를 "오프" 상태로 스위칭한다. "온" 상태에서의 계면(726)의 저항은 "오프" 상태에서의 저항보다 102 내지 104의 차수 또는 약 103배 작다. 이 저항의 큰 변화는 전술된 바와 같이 판독 전압을 인가함으로써 감지될 수 있다.
쇼트키형 다이오드 계면(728)을 가로지르는 전압 강하는 전술된 바와 같이 다이오드와 병렬 접속으로 전기 접속되는 VDR(740)에 의해 감소된다. VDR은 인가된 스위칭 전압에서 전도성이 된다. 이는 그렇지 않으면 계면(728)을 가로지르는 역 전압 파괴를 갖는 문제점을 발생시킬 수도 있는 스위칭을 위해 대부분의 인가된 전압이 사용될 수 있게 한다. 스위칭 전압은 이동 도펀트(724)가 멤리스티브 매트릭스(720)를 통한 더 높은 속도에서 이동할 수 있게 하여, 이에 의해 스위칭 가능한 접합 디바이스가 더 높은 속도에서 스위칭될 수 있게 한다.
게다가, VDR은 판독 및 기록 사이클의 모두 중에 스위칭 가능한 접합 소자를 통해 흐르는 전류를 감소시키도록 작용한다. 이는 스위칭 가능한 접합 소자가 나노와이어 크로스바 아키텍처와 같은 대형 어레이에 사용될 수 있게 한다. VDR은 다이오드 파괴에 의해 발생된 이러한 어레이에서 발생할 수 있는 물리적 결함을 상당히 감소시킬 수 있다. 어레이를 통한 감소된 전류 흐름은 디지털 정보를 판독하고 기록하는데 필요한 전력의 양을 감소시킬 수 있어, 이에 의해 나노와이어 크로스바 아키텍처와 같은 아키텍처 내의 스위칭 가능한 접합 소자의 대형 어레이를 사용하는 능력을 증가시킨다. 감소된 전력 소비는 배터리 작동식 디바이스 내의 소자 어레이의 효율적인 사용을 가능하게 할 수 있다.
상기 예는 하나 이상의 특정 용례에서 본 발명의 원리를 예시하고 있지만, 구현의 형태, 사용 및 상세의 무수히 많은 수정이 본 발명의 기능의 실행 없이 그리고 본 발명의 원리 및 개념으로부터 벗어나지 않고 당업자들에게 명백할 것이다. 따라서, 본 발명은 이하에 설명된 청구범위에 의한 것을 제외하고는 한정되도록 의도되지 않는다.
100: 크로스바 어레이 102, 104: 나노와이어
106: 제 2 층의 나노와이어 108: 제 1 층의 나노와이어
200: 나노와이어 크로스바 아키텍처 202 내지 208: 접합 소자
210: 중간층 300: 크로스바 아키텍처
302, 304, 314, 316: 나노와이어 306 내지 312: 접합부
400: 스위칭 가능한 접합 소자 418, 422: 전극
420: 멤리스티브 매트릭스 424: 산소 공공 도펀트
436: 미도핑 영역 438: 도핑된 영역
502: VDR(전압 의존성 저항) 504: 회로
600: 스위칭 가능한 접합 디바이스 622: 전극
628: 쇼트키형 계면 640: VDR
700: 스위칭 가능한 접합 디바이스 718: 제 1 전극
720: 멤리스티브 매트릭스 722: 제 2 전극
724: 이동 도펀트 726: 저항성 계면

Claims (19)

  1. 전압 의존성 저항(Voltage Dependent Resistor;VDR)(640)과 함께 형성된 진성 다이오드(634)를 갖는 스위칭 가능한 접합 소자(600)에 있어서,
    제 1 전극(618)과,
    제 2 전극(622)과,
    이동 도펀트(mobile dopants)를 포함하는 반도체 재료를 갖는 멤리스티브(memristive) 매트릭스(620) - 상기 멤리스티브 매트릭스(620)는 상기 제 1 전극(618)과의 전기적 계면(630)을 형성하도록 구성되며, 상기 전기적 계면은 프로그램 가능한 컨덕턴스(a programmable conductance)를 가지며, 상기 이동 도펀트가 상기 제 1 전극을 향하여 이동할 때는 상기 전기적 계면이 저항성 계면 (Ohmic interface)이 되고, 상기 이동 도펀트가 상기 제 1 전극으로부터 멀어지도록 이동할 때는 상기 전기적 계면이 쇼트키형 계면 (Schottky interface)이 됨 - 를 포함하고,
    상기 전압 의존성 저항(VDR)(640)은 상기 멤리스티브 매트릭스(620)와 전기 접촉하고, 상기 전압 의존성 저항은 상기 제 2 전극(622)과의 정류 다이오드 계면(a rectifying diode interface: 628)을 형성하도록 구성되는
    스위칭 가능한 접합 소자.
  2. 제 1 항에 있어서,
    상기 제 1 전극(618) 및 상기 제 2 전극(622)은 금(gold), 은(silver), 알루미늄(aluminum), 구리(copper), 백금(platinum), 팔라듐(palladium), 루테늄(ruthenium), 로듐(rhodium), 오스뮴(osmium), 텅스텐(tungsten), 몰리브덴(molybdenum), 탄탈룸(tantalum), 니오븀(niobium), 코발트(cobalt), 니켈(nickel), 철(iron), 크롬(chromium), 바나듐(vanadium), 티타늄(titanium), 이리듐(iridium), 이리듐 산화물(iridium oxide), 루테늄 산화물(ruthenium oxide), 티타늄 질화물(titanium nitride), 티타늄 탄화물(titanium carbide), 탄탈룸 질화물(tantalum nitride) 및 탄탈룸 탄화물(tantalum carbide)로 이루어진 그룹으로부터 선택된 재료로부터 형성되는
    스위칭 가능한 접합 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 멤리스티브 매트릭스(620)는 티타늄 이산화물(titanium dioxide), 지르코늄 이산화물(zirconium dioxide), 하프늄 이산화물(hafnium dioxide), 탄탈룸 산화물(tantalum oxide), 바나듐 산화물(vanadium oxide), 몰리브덴 산화물(molybdenum oxide), 스트론튬 티타늄 3산화물(strontium titanium trioxide), 갈륨 질화물(gallium nitride) 및 구리 염화물(copper chloride)로 이루어진 그룹으로부터 선택된 재료로부터 형성되는
    스위칭 가능한 접합 소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 이동 도펀트는 산소 공공(oxygen vacancies), 질소 공공(nitrogen vacancies), 염소 공공(chlorine vacancies) 및 황화 이온(sulfide ions)으로 이루어진 그룹으로부터 선택되는
    스위칭 가능한 접합 소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 VDR(640)의 저항은 상기 VDR(640) 양단의 전압이 증가함에 따라 감소하는
    스위칭 가능한 접합 소자.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 VDR(640) 양단의 전압 강하는 기록 전압이 상기 제 1 전극(618) 및 상기 제 2 전극(622) 양단에 인가될 때 상기 제 2 전극(622)과의 정류 다이오드 계면(628) 양단의 전압 강하를 감소시키는
    스위칭 가능한 접합 소자.
  7. 제 1 항 또는 제 2 항에 있어서,
    크로스바 어레이(a crossbar array: 200)를 형성하도록 정렬된 복수의 스위칭 가능한 접합 소자를 더 포함하는
    스위칭 가능한 접합 소자.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 스위칭 가능한 접합 소자(600)는 크로스바 어레이(200) 내의 2개의 나노와이어(102, 104) 사이의 스위칭 가능한 전기 접속을 형성하도록 구성되는
    스위칭 가능한 접합 소자.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 이동 도펀트(624)는 상기 제 1 전극(618) 및 상기 제 2 전극(622) 양단으로의 프로그래밍 전압의 인가에 의해 상기 멤리스티브 매트릭스(620)를 통해 이동되도록 구성되고, 이동 도펀트 분포는 상기 전기적 계면(630)의 프로그램 가능한 컨덕턴스를 정의하도록 구성되는
    스위칭 가능한 접합 소자.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 VDR(640)은 스위칭 전압 및 판독 전압 중 하나가 상기 제 1 전극(618) 및 상기 제 2 전극(622) 양단에 인가될 때 상기 스위칭 가능한 접합 소자(600)를 통한 전류 흐름을 감소시키는
    스위칭 가능한 접합 소자.
  11. 전압 의존성 저항(VDR)과 함께 형성된 진성 다이오드(634)를 갖는 스위칭 가능한 접합 소자(600)에 있어서,
    제 1 전극(618)과,
    제 2 전극(622)과,
    이동 도펀트(624)를 갖는 멤리스티브 매트릭스(620)와,
    제 1 정류 다이오드 계면(630)을 형성하도록 동작 가능한 상기 멤리스티브 매트릭스와 상기 제 1 전극(618) 사이의 제 1 전기적 계면(626) - 상기 이동 도펀트가 상기 제 1 전극을 향하여 이동할 때는 상기 제 1 전기적 계면이 저항성 계면 (Ohmic interface)이 되고, 상기 이동 도펀트가 상기 제 1 전극으로부터 멀어지도록 이동할 때는 상기 제 1 전기적 계면이 쇼트키형 계면 (Schottky interface)이 됨 - 과,
    제 2 정류 다이오드 계면(634)을 형성하도록 동작 가능한 상기 전압 의존성 저항과 상기 제 2 전극(622) 사이에 형성된 제 2 전기적 계면(628)을 포함하고,
    상기 전압 의존성 저항(640)은 상기 멤리스티브 매트릭스(620)와 전기 접촉하고,
    상기 전압 의존성 저항(640) 양단의 전압 강하는 스위칭 전압이 상기 제 1 전극(618)과 상기 제 2 전극(622) 사이에 인가될 때 상기 제 2 전기적 계면(628) 양단의 전압 강하를 감소시키는
    스위칭 가능한 접합 소자.
  12. 제 11 항에 있어서,
    상기 전압 의존성 저항은 판독 전압 및 스위칭 전압 중 하나가 상기 제 1 전극(618)과 상기 제 2 전극(622) 사이에 인가될 때 상기 스위칭 가능한 접합 소자를 통한 전류 흐름을 감소시키는
    스위칭 가능한 접합 소자.
  13. 제 11 항에 있어서,
    상기 VDR(640)의 저항은 상기 VDR(640) 양단의 전압이 증가함에 따라 감소하는
    스위칭 가능한 접합 소자.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 스위칭 가능한 접합 소자(600)는 크로스바 어레이(200) 내의 2개의 나노와이어(102, 104) 사이에 스위칭 가능한 전기 접속을 형성하도록 구성되는
    스위칭 가능한 접합 소자.
  15. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 이동 도펀트(624)는 상기 제 1 전극(618) 및 상기 제 2 전극(622) 양단으로의 프로그래밍 전압의 인가에 의해 상기 멤리스티브 매트릭스(620)를 통해 이동되도록 구성되고, 상기 이동 도펀트 분포는 상기 전기적 계면(626)의 프로그램 가능한 컨덕턴스를 정의하도록 구성되는
    스위칭 가능한 접합 소자.
  16. 제 1 항에 있어서,
    상기 멤리스티브 매트릭스(620)는 티타늄 이산화물(titanium dioxide), 지르코늄 이산화물(zirconium dioxide), 하프늄 이산화물(hafnium dioxide), 탄탈룸 산화물(tantalum oxide), 바나듐 산화물(vanadium oxide), 몰리브덴 산화물(molybdenum oxide), 스트론튬 티타늄 3산화물(strontium titanium trioxide), 갈륨 질화물(gallium nitride) 및 구리 염화물(copper chloride)로 이루어진 그룹으로부터 선택된 재료로부터 형성되며,
    상기 이동 도펀트는 산소 공공(oxygen vacancies), 질소 공공(nitrogen vacancies), 염소 공공(chlorine vacancies) 및 황화 이온(sulfide ions)으로 이루어진 그룹으로부터 선택되는
    스위칭 가능한 접합 소자.
  17. 제 16 항에 있어서,
    상기 멤리스티브 매트릭스(620)는 티타늄 이산화물로부터 형성되며, 상기 이동 도펀트는 산소 공공으로 이루어진
    스위칭 가능한 접합 소자.
  18. 제 11 항에 있어서,
    상기 멤리스티브 매트릭스(620)는 티타늄 이산화물(titanium dioxide), 지르코늄 이산화물(zirconium dioxide), 하프늄 이산화물(hafnium dioxide), 탄탈룸 산화물(tantalum oxide), 바나듐 산화물(vanadium oxide), 몰리브덴 산화물(molybdenum oxide), 스트론튬 티타늄 3산화물(strontium titanium trioxide), 갈륨 질화물(gallium nitride) 및 구리 염화물(copper chloride)로 이루어진 그룹으로부터 선택된 재료로부터 형성되며,
    상기 이동 도펀트는 산소 공공(oxygen vacancies), 질소 공공(nitrogen vacancies), 염소 공공(chlorine vacancies) 및 황화 이온(sulfide ions)으로 이루어진 그룹으로부터 선택되는
    스위칭 가능한 접합 소자.
  19. 제 18 항에 있어서,
    상기 멤리스티브 매트릭스(620)는 티타늄 이산화물로부터 형성되며, 상기 이동 도펀트는 산소 공공으로 이루어진
    스위칭 가능한 접합 소자.
KR1020127008691A 2009-09-04 2009-09-04 스위칭 가능한 접합 소자 KR101564483B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/056061 WO2011028210A1 (en) 2009-09-04 2009-09-04 Switchable junction with an intrinsic diode formed with a voltage dependent resistor

Publications (2)

Publication Number Publication Date
KR20120069707A KR20120069707A (ko) 2012-06-28
KR101564483B1 true KR101564483B1 (ko) 2015-10-29

Family

ID=43649547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008691A KR101564483B1 (ko) 2009-09-04 2009-09-04 스위칭 가능한 접합 소자

Country Status (4)

Country Link
US (1) US8982601B2 (ko)
KR (1) KR101564483B1 (ko)
CN (1) CN102484128B (ko)
WO (1) WO2011028210A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184213B2 (en) * 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
KR101537433B1 (ko) * 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법
KR101593509B1 (ko) * 2011-10-21 2016-02-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
CN104597563B (zh) * 2014-12-31 2017-12-19 清华大学 一种基于超材料的波导式光忆阻器
US10305054B2 (en) * 2017-04-25 2019-05-28 International Business Machines Corporation Memristive device based on tunable schottky barrier
CN109449286B (zh) * 2018-10-10 2020-04-24 清华大学 一种相变纳米颗粒镶嵌的氮化物忆阻器及其制备方法
CN110137351B (zh) * 2019-05-22 2021-06-22 中南大学 一种氮掺杂二氧化钛阵列忆阻器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070165434A1 (en) * 2006-01-19 2007-07-19 Samsung Electronics Co., Ltd. Resistive RAM having at least one varistor and methods of operating the same
US20090020745A1 (en) 2007-07-20 2009-01-22 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having transition metal oxide layer and related device
US20090137112A1 (en) * 2007-11-22 2009-05-28 Kabushiki Kaisha Toshiba Method of manufacturing nonvolatile semiconductor memory devices
US20090186443A1 (en) * 2008-01-22 2009-07-23 International Business Machines Corporation Method to enhance performance of complex metal oxide programmable memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046144A1 (ja) 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US8058643B2 (en) * 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7778061B2 (en) * 2006-10-16 2010-08-17 Hewlett-Packard Development Company, L.P. Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems
TW200839765A (en) 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing device
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
KR20080110462A (ko) * 2007-06-14 2008-12-18 삼성전자주식회사 메모리 소자
KR20090037277A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 크로스 포인트 메모리 어레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070165434A1 (en) * 2006-01-19 2007-07-19 Samsung Electronics Co., Ltd. Resistive RAM having at least one varistor and methods of operating the same
US20090020745A1 (en) 2007-07-20 2009-01-22 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having transition metal oxide layer and related device
US20090137112A1 (en) * 2007-11-22 2009-05-28 Kabushiki Kaisha Toshiba Method of manufacturing nonvolatile semiconductor memory devices
US20090186443A1 (en) * 2008-01-22 2009-07-23 International Business Machines Corporation Method to enhance performance of complex metal oxide programmable memory

Also Published As

Publication number Publication date
WO2011028210A1 (en) 2011-03-10
KR20120069707A (ko) 2012-06-28
CN102484128A (zh) 2012-05-30
US8982601B2 (en) 2015-03-17
US20120063197A1 (en) 2012-03-15
CN102484128B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
KR101584838B1 (ko) 상이한 스위칭 임계값을 갖는 진성 다이오드에 의한 스위칭 가능한 접합
KR101564483B1 (ko) 스위칭 가능한 접합 소자
KR101934015B1 (ko) 비-선형 엘러먼트를 갖는 스위칭 디바이스
KR101530118B1 (ko) 진성 정류기를 갖는 멤리스티브 접합
US8767441B2 (en) Switching device having a non-linear element
US9184213B2 (en) Nanoscale switching device
US20120001143A1 (en) Switchable Junction with Intrinsic Diode
KR20130097139A (ko) 저항-스위칭 층들을 구비한 메모리 셀의 구성
US8586959B2 (en) Memristive switch device
US20130051121A1 (en) Switchable two-terminal devices with diffusion/drift species
KR20170116040A (ko) 다층형 멤리스터
CN106033780A (zh) 一种整流特性可控的二极管及其制造和操作方法
US8519372B2 (en) Electroforming-free nanoscale switching device
USRE46335E1 (en) Switching device having a non-linear element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5