CN102484128B - 具有用电压相关电阻器形成的本征二极管的可开关结 - Google Patents

具有用电压相关电阻器形成的本征二极管的可开关结 Download PDF

Info

Publication number
CN102484128B
CN102484128B CN200980161240.7A CN200980161240A CN102484128B CN 102484128 B CN102484128 B CN 102484128B CN 200980161240 A CN200980161240 A CN 200980161240A CN 102484128 B CN102484128 B CN 102484128B
Authority
CN
China
Prior art keywords
switchable
electrode
voltage
interface
knot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980161240.7A
Other languages
English (en)
Other versions
CN102484128A (zh
Inventor
J.杨
J.P.斯特拉钱
J.博尔盖蒂
M.D.皮克特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102484128A publication Critical patent/CN102484128A/zh
Application granted granted Critical
Publication of CN102484128B publication Critical patent/CN102484128B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种具有用电压相关电阻器（640）形成的本征二极管（634）的可开关结（600）。所述可开关结包括：第一电极（618）；第二电极（622）；以及忆阻基体（620），其被配置为与所述第一电极（618）形成电界面（626）。所述电界面具有可编程电导。所述电压相关电阻器（640）与所述忆阻基体（620）电接触。所述电压相关电阻器被配置为与所述第二电极（622）形成整流二极管界面（628）。

Description

具有用电压相关电阻器形成的本征二极管的可开关结
背景技术
纳米级电子装置预示了许多优点，包括明显减小的特征尺寸和针对自组装和针对其它相对廉价的、基于非光刻的制造方法的潜力。纳米线交叉杆（crossbar）阵列能够用来形成多种电子电路和器件，包括超高密度非易失性存储器。可以在两个纳米线相互重叠的交叉点处的纳米线之间插入结元件。可以将这些结元件编程以保持两个或更多传导状态。例如，结元件可以具有第一低电阻状态和第二较高电阻状态。可以通过选择性地设置纳米线阵列内的结元件的状态来将数据编码到这些结元件中。增加结元件的稳健性和稳定性能够提供显著的操作和制造优点。
附图说明
通过结合附图进行的以下详细说明，本发明的特征和优点将是显而易见的，附图一起以示例的方式举例说明本发明的特征；并且在附图中：
图1是纳米线交叉杆架构的一个说明性实施例的透视图；
图2是根据本文所述原理的一个实施例的结合了结元件的纳米线交叉杆架构的等距视图；
图3A和3B是示出根据本文所述原理的一个实施例的通过交叉杆存储器阵列的一部分的电流路径的说明性图示；
图4A、4B是根据本文所述原理的一个实施例的说明性可开关（switchable）结元件的两个操作状态的图示；
图5A和5B是为保护电路免受电压尖峰而与该电路并联放置的电压相关电阻器（voltagedependentresistor）的图示；
图6是根据本文所述原理的一个实施例的具有电压相关电阻器的可开关结元件的说明性实施例的图示；以及
图7是根据本文所述原理的实施例的具有电压相关电阻器的可开关结元件的另一说明性实施例的图示。
现在将对所示的示例性实施例进行参考，并且将在本文中使用特定语言来对其进行描述。然而，将理解的是并不由此意图限制本发明的范围。
具体实施方式
纳米级电子装置预示了许多优点，包括明显减小的特征尺寸以及使用其它相对廉价的、基于非光刻的制造方法。一种类型的纳米级器件是交叉杆架构。纳米级交叉线器件中的开关的研究先前已报告说这些器件可以被可逆地开关并且可以具有～103的“开-关”电导比。这些器件已被用来构造交叉杆电路并提供用于产生超高密度非易失性存储器的途径。另外，交叉杆架构的多用性有助于产生其它通信和逻辑电路。例如，可以完全由交叉杆开关阵列或由开关和晶体管所组成的混合结构来构造逻辑系列。这些器件可以增加CMOS电路的计算效率。这些交叉杆电路在某些情况下可以代替CMOS电路，并且使得能够在不必进一步缩小晶体管的情况下实现若干数量级的性能改善。
纳米级电子器件的设计和制造提出许多挑战，正在解决这些挑战以改善纳米级电子器件的商业生产并将这些器件结合到微米级和较大尺度的系统、器件和产品中。
在以下说明中，出于解释的目的，阐述许多特定细节以便提供对本系统和方法的透彻理解。然而，对于本领域的技术人员来说将显而易见的是可以在没有这些特定细节的情况下实施本设备、系统和方法。在说明书中对“实施例”、“示例”或类似语言的引用意指结合该实施例或示例所述的特定特征、结构或特性被包括在至少那一个实施例中，但不一定在其它实施例中。在本说明书中的各个位置中的短语“在一个实施例中”或类似短语的各种实例不一定全部指代同一实施例。
遍及本说明书，使用用于电流的流动的常规标志法。具体地，正电荷（“空穴”）的流动方向是从电源的正侧到电源的更负侧。
图1是说明性纳米线交叉杆阵列（100）的等距视图。交叉杆阵列（100）由被第二层近似平行纳米线（106）覆盖的第一层近似平行纳米线（108）组成。第二层纳米线（106）在取向上大致垂直于第一层纳米线（108），不过这些层之间的取向角可以改变。这两层纳米线形成栅格或交叉杆，每个第二层纳米线（106）覆盖全部第一层纳米线（108）并在表示两个纳米线之间的最紧密接触的纳米线交叉点处与每个第一层纳米线（108）达到紧密接触。
虽然图1中的单独纳米线（102、104）示出为具有矩形横截面，但纳米线还可以具有正方形、圆形、椭圆形或更复杂的横截面。纳米线还可以具有许多不同的宽度或直径和纵横比或偏心率。术语“纳米线交叉杆”可以指代除纳米线之外还具有一层或多层亚微米级导线、微米级导线或具有更大尺度的导线的交叉杆。
可以使用包括常规光刻法以及机械纳米压印技术的多种技术来制造这些层。可替换地，纳米线可以被化学合成，并且可以作为各层近似平行的纳米线在一个或多个处理步骤（包括Langmuir-Blodgett过程）中进行沉积。还可以采用用于制造纳米线的其它替换技术，诸如干涉光刻法。许多不同类型的导电和半导电纳米线可以由金属和半导体物质、由这些类型的物质的组合以及由其它类型的物质化学合成。可以通过多种不同方法来将纳米线交叉杆连接到微米级地址线引线或其它电子引线以便将纳米线结合到电路中。
在纳米线交叉点处，能够制造诸如电阻器的纳米级电子组件及其它熟悉的基本电子组件以将两个重叠的纳米线互连。用开关连接的任何两个纳米线被称为“交叉杆结”。
图2示出揭示设置在第一层近似平行纳米线（108）与第二层近似平行纳米线（106）之间的中间层（210）的说明性纳米线交叉杆架构（200）的等距视图。根据一个说明性实施例，中间层（210）可以是电介质层。在顶层中的导线（106）与底层中的导线（108）之间的导线交叉点处的中间层中形成了许多结元件（202－208）。这些结元件（202－208）可以执行多种功能，包括提供纳米线之间的可编程开关。出于说明的目的，在图2中仅示出几个结元件（202－208）。如上文所讨论的，在许多器件中可能期望在每个纳米线交叉点处存在结元件。由于第一层纳米线（108）中的每个导线与第二层纳米线（106）中的每个导线交叉，所以在每个交叉点处放置结元件允许将第一层中的任何纳米线（108）连接到第二层中的任何导线（106）。
根据一个说明性实施例，可以使用纳米线交叉杆架构（200）来形成非易失性存储器阵列。可以使用每个结元件（202－208）来表示数据的一个或多个位。例如，在最简单情况下，结元件可以具有两个状态：导电状态和不导电状态。导电状态可以表示二进制“1”且不导电状态可以表示二进制“0”，反之亦然。可以通过改变结元件的导电状态将二进制数据写入交叉杆架构（200）中。然后可以通过感测结元件（202－208）的状态来取回二进制数据。下面更详细地描述改变结元件的导电状态的能力。
以上示例仅仅是纳米线交叉杆架构（200）的一个说明性实施例。可以使用多种其它配置。例如，交叉杆架构（200）可以结合具有不止两个状态的结元件。在另一示例中，可以使用交叉杆架构来形成基于蕴涵（implication）逻辑结构和交叉杆的自适应电路，诸如人工神经网络。
图3A是示出说明性交叉杆架构（300）的图示。出于说明的目的，仅示出交叉杆架构（300）的一部分，并且将纳米线（302、304、314、316）示为线。纳米线A和B（302、304）在上层纳米线中，并且纳米线C和D（314、316）在下层纳米线中。结（306－312）在各纳米线的交叉点处将其连接。
根据一个说明性实施例，可以通过向导线B（304）施加负（或接地）读电压并向导线C（316）施加正电压来读取导线B（304）与导线C（316）之间的结（312）的状态。理想地，如果电流（324）在施加读电压时流过结（312），则读电路能够确定结（312）处于其导电状态。如果没有电流或无实质电流流过结（312），则读电路能够确定结（312）处于其电阻状态。
然而，如果结（306－310）本质上是纯电阻性的（即相对低的电阻是导电状态而相对高的电阻是电阻状态），则许多漏电流还可以穿过其它路径行进。可以将这些漏电流视为“电噪声”，其使结（312）的期望读取混淆。
图3B示出穿过导线C（316）与导线B（304）之间的替换路径行进的漏电流（326）。在图3B中，漏电流（326）穿过三个结（310、308、306）行进并出现在线B（304）上。如能够设想的，在比图3B所示的尺寸更大的阵列中，各种漏电流可以穿过大量替换路径行进并在其被读电路感测时出现在线B（304）上。这些漏电流能够产生相当大量的不期望电流，其使结（312）的状态的期望读取混淆。
图4A-4B是示出了可以包括减少串扰的类似于二极管的行为的可开关结元件（400）的一个说明性实施例的图示。根据一个说明性实施例，结元件包括上铂电极（418）和下铂电极（422）。通常，电极（418、422）是交叉导线，但是电极可以是被电连接到交叉导线的分离元件。结元件（400）的中心部分可以由忆阻基体材料构成。忆阻基体材料是包含许多移动掺杂剂的半导电材料。在相对高的编程电压（即>1MV/cm）的影响下，使移动掺杂剂移动穿过半导电材料，从而改变结的性质。在施加较低的读电压时移动掺杂剂仍留在原位，允许结的状态保持稳定，直至施加另一编程电压。
可以使用许多不同类型的基体/掺杂剂组合来形成忆阻基体。下表1列出可以使用的许多说明性材料和掺杂剂。
表1.掺杂材料、未掺杂材料和移动掺杂剂的说明性列表
未掺杂掺杂移动掺杂剂
TiO2TiO2-x氧空位
ZrO2ZrO2-x氧空位
HfO2HfO2-x氧空位
TaOTaO1-x氧空位
VaOVaO1-x氧空位
MbOMbO1-x氧空位
SrTiO3SrTiO3-x氧空位
GaNGaN1-x氮空位
CuClCuCl1-x氯空位
GaNGaN:S硫化物离子
为了成功地构造具有期望整流行为的结元件，可以考虑许多因素，包括：半导体基体的带隙、半导体中的掺杂剂的类型和浓度、电极金属的功函数及其它因素，如能够认识到的。
能够被用作电极以与忆阻基体对接的其它类型的说明性导电材料包括金、银、铝、铜、铂、钯、钌、铑、锇、钨、钼、钽、铌、钴、镍、铁、铬、钒、钛、铱、氧化铱、氧化钌、氮化钛、碳化钛、氮化钽以及碳化钽。还可以使用各种类型的合金、复合物和导电聚合物作为电极。用来形成电极的材料被选择以形成电极/忆阻基体界面，其提供使得忆阻基体内的移动掺杂剂能够移动至足以改变界面区域的阻抗的期望范围的开关电压。
根据一个说明性实施例，忆阻基体可以是二氧化钛（TiO2）基体（420），并且移动掺杂剂（424）可以是二氧化钛基体（420）内的氧空位。氧空位掺杂剂（424）是带正电的，并且将被吸引到负电压，并被正电压排斥。因此，通过向上电极（418）施加负编程电压并向底部电极（422）施加正编程电压，能够实现具有足以使掺杂剂（424）向上移动的强度的电场。在纳米线阵列的其它结内将不存在此强度的电场，因为仅存在一个其中被连接到上电极和下电极的导线交叉（即在结（400）处）的结。结果，能够将纳米线阵列内的每个结单独地编程为具有被建模为电阻器（444）的可变电阻。移动掺杂剂（424）向上漂移并且挨着忆阻基体（420）与上电极（418）之间的界面形成掺杂区域（438）。这些移动掺杂剂从基体（420）的下区域的移动产生相对轻掺杂的区域，称为未掺杂区域（436）。
遍及本说明书、附图和所附权利要求，术语“掺杂区域”和“未掺杂区域”用来指示可能存在于材料中的掺杂剂或其它杂质的比较水平。例如，术语“未掺杂”不指示杂质或掺杂剂的完全不存在，而是指示与在“掺杂区域”中相比存在明显更少的杂质。二氧化钛基体（420）是在掺杂区域中展现出明显较高的导电率且在未掺杂区域中展现出较低导电率的半导体。
上电极（418）的高导电率和掺杂区域（438）中的相对高的导电率产生界面处的电气性质方面的相对好的匹配。因此，在这两个材料之间存在平滑的电学过渡。上电极（418）与基体（420）之间的此电学过渡称为欧姆界面（426）。欧姆界面（426）的特征在于相对高的导电率。
在结元件（400）的物理图示的右侧，示出了相应电气图。欧姆界面（426）被建模为电阻器R1（430）。如上文所讨论的，电阻器R1（430）将由于界面两端的低电阻而具有相对低的电阻。
在基体（420）与下电极（422）之间的界面处，导电金属电极（422）直接与二氧化钛基体的未掺杂区域（436）对接。在此界面处，存在毗邻材料的导电率及其它性质的相对大的差异。此界面处的电学行为明显不同于欧姆界面（426）。下界面形成类似于肖特基（Schottky-like）的界面（428），而不是欧姆界面。肖特基界面（428）具有在金属-半导体界面处形成的势垒，其具有类似于二极管的整流特性。肖特基界面与p-n界面的不同之处在于其在金属中具有小得多的耗尽层宽度。
在一个实施例中，可以使用多个薄膜形成各种层来产生可开关结元件（400）。在多层薄膜中，界面行为可能不是与传统肖特基势垒完全相同。因此，将说明性薄膜之间的各种界面描述为“类似于肖特基”。相应的电气元件被建模为二极管D1（434）。在适中电压下，二极管D1（434）允许电流仅沿着一个方向流动。在图4A所示的说明性实施例中，二极管D1（434）仅允许电流从下电极（422）流到上电极（418）。通过将此二极管行为结合到交叉杆阵列中的每个结元件中，能够阻挡大部分的串扰电流。在一个实施例中，图4A所示的器件状态可以被称作接通(ON)状态。
通过返回图3A和3B能够更好地理解此二极管行为的优点。在一个实施例中，结元件（306－312）中的每一个结合了此二极管行为。因此，电流能够从下导线（314、316）流到上导线（302、304）而不能沿相反的方向流动。图3A的读电流未被阻止，因为电流的流动是从导线C（316）向上至导线B（304）。然而，图3B所示的漏电流（326）被阻挡，因为漏电流尝试向下穿过线A（302）与线D（314）之间的结元件（308）行进。纳米线阵列内的其它泄漏路径被类似地阻挡，因为其尝试从阵列的上层中的纳米线传至下层中的纳米线。
然而，当较高的反向电压施加在结元件两端时，二极管行为击穿。二极管和类似于二极管的界面具有特性反向电压，在该特性反向电压下针对电流流动的势垒击穿。这个特性反向电压被称作电介质击穿电压。在超过电介质击穿电压之后，界面能够变成永久导电并且电流能够相对不受阻止地流过势垒。在一些实施例中，界面可以可替换地通过施加高反向电压使得其具有非常高的电阻而被改变。如说明书和所附权利要求中使用的术语“击穿电压”指代在界面处的不可逆的化学变化而非可逆的击穿机制，诸如在雪崩或齐钠二极管中使用的那些。电介质击穿可以沿反向电流方向（如上所述）以及沿正向方向二者发生。沿正向方向的电介质击穿可能在电场相对小，但是电流和加热大得足以化学地更改界面时发生。
图4B举例说明处于第二状态的可开关结元件（400）。在一个实施例中，这个状态能够被称为断开（OFF）状态。在理想的情况下，底部界面保持类似于二极管的整流界面以阻挡串扰电流并且移动掺杂剂（424）能够通过施加适当的电压而移动离开顶部电极（418）。例如在移动掺杂剂（424）是氧空位的情况下，向顶部电极（418）施加正电压、向底部电极（422）施加负电压或者二者的组合能够产生带正电的氧空位向下朝向基体（420）的中心的运动。这产生上未掺杂区域（446）、中心掺杂区域（448）以及下未掺杂区域（450）。上界面于是变成类似于肖特基的上界面（452），其由未掺杂上区域（446）和金属电极（418）之间的直接电接触产生。
在横截面图的右侧示出了结的电气模型。上二极管D2（442）和下二极管D1（434）处于头接头的配置，其防止任何显著的电流流过结（400）。下二极管D1（434）防止电流的向下流动，而上二极管D2（442）防止电流的向上流动。电阻R2（444）表示残余电阻，诸如界面电阻以及构成界面（418）的材料的电阻。
图4B所示的结状态是不导电状态。当向该结施加读电压时，没有显著量的电流将通过该结。因此，通过更改移动掺杂剂（424）的位置，能够更改结（400）的状态。移动掺杂剂（424）保持基本相同的分布，直到施加产生足以造成移动掺杂剂（424）运动的电场的编程电压。
在一些情形下，为引发移动掺杂剂在忆阻基体内的运动而施加的编程电压可以接近二极管击穿电压。高编程电压使移动掺杂剂快速地且可重复地移动到所期望的位置中。例如，忆阻基体内的掺杂剂的迁移率可以与所施加的电压成指数相关。当施加高编程电压（>1MV/cm）时，一些掺杂剂种类的掺杂剂运动能够极其地快速且可重复。因而，能够期望使用高编程电压来实现快速的写时间和准确的结状态。
然而，如果编程电压接近在特定界面处的电介质击穿，则一个或多个界面中的类似于肖特基的势垒可以击穿，从而允许电流浪涌通过该结和纳米线。这出于若干原因可能是不期望的。首先，过量的电流流动增加了器件的功耗。其次，电流浪涌能够引发结或纳米线中的生成热量的加热。这一热量能够损坏纳米线阵列内的一个或多个组件。例如，该热量可能造成导线或基体中的不期望地更改其性质的化学变化。较高热量可能造成一个或多个组件熔化，从而产生电短路。因此，针对较高编程电压的期望能够与击穿可开关结元件内的类似于二极管的界面的可能性进行权衡。
根据一个说明性实施例，添加一层材料以在电极之一和忆阻基体材料之间形成电压相关电阻器（VDR）可能在产生稳定的二极管界面方面是有利的。VDR的性质能够减小界面两端的电压降，从而减小或消除二极管击穿电压发生的机会。这允许使用期望的编程电压并且快速地把数据写到交叉杆存储器阵列。
VDR是具有显著的非欧姆电流-电压特性的电子组件。最普通类型的VDR是金属氧化物变阻器（MOV）。MOV器件包含其它金属氧化物的基体中的诸如氧化锌的大量陶瓷氧化物颗粒。金属氧化物能够包括少量的铋、钴和锰。各种组件通常夹在两个金属板（电极）之间。每个颗粒与其近邻之间的边界形成二极管结，其允许电流仅仅沿一个方向流动。大量的随机取向的颗粒在电学上等同于背对背二极管对的网络。每个对能够被认为是与许多其它对并联。当小的或适中的电压被施加在电极两端时，仅仅微小的电流流动。这个小电流由通过二极管结网络的反向泄露造成。当大电压被施加在电极两端时，二极管结由于热电子发射和电子遂穿的组合而暂时击穿，从而产生流过VDR的相对大的电流。这个行为的结果是高度非线性的电流-电压特性，其中VDR在低电压下具有高电阻而在高电压下具有低电阻。
通过与VDR用来保护的电路并联放置VDR，VDR通常用来保护电路以防过量的瞬态电压。例如，图5A和5B示出与电路（504）并联放置的VDR（502），所述电路（504）由VDR保护以免受瞬态电压尖峰。当电压相对低时，VDR（502）的高电阻引导电流（503）以流过VDR（502）并流过电路（504），如图5A所示。然而，当施加较高电压诸如过量瞬态电压时，VDR（502）的电阻显著降低。VDR（502）的相对低的电阻造成电流（505）被引导通过VDR（502），如图5B所示。这使得电路（504）能够得到保护以免受瞬态电压尖峰，其否则可能损坏在受保护电路（504）中的敏感组件。
图6是具有用VDR（640）形成的类似于肖特基的本征界面（628）的可开关结器件（600）的一个说明性实施例的图示。VDR（640）用来减小当器件处于“接通”状态时在写操作期间界面两端的电压降。当可开关结器件（600）处于“接通”状态时，掺杂区域（638）中的移动掺杂剂（624）邻近电极（618）定位。这形成由电阻器（630）表示的欧姆界面（626）。欧姆界面的电阻相对低，其范围约为几十欧姆到几百千欧。欧姆界面的实际电阻量与可开关结元件中的层厚度相关。纳米尺寸的器件（小于1微米）具有在该范围的下端的电阻，而微米尺寸的和更大的器件能够具有在该范围的上端的电阻。欧姆界面两端的电压降因此是相对小的。然而，在可开关结器件（600）的另一端，在未掺杂区域（636）和电极（622）之间产生的类似于肖特基的界面（628）能够具有大得多的在几百千欧到千兆欧姆的范围的电阻。这造成界面（628）两端的大得多的电压降。这个电压降可能在开关电压下足以通过类似于肖特基的界面（628）的反向电压击穿而对界面造成损坏。
为了减小类似于肖特基的界面（628）的反向电压击穿的风险，VDR（640）可以实施在第一（618）和第二（622）电极之间。VDR由对应的电气图示中的符号（642）建模。VDR（642）被电气建模为与表示类似于肖特基的二极管界面的二极管（634）并联。电阻器R2（644）表示未掺杂区域（636）的电阻，并且电阻R1（630）表示欧姆界面（626）的电阻。
在图6所示的示例实施例中，VDR（640）位于忆阻基体（620）和第二电极（622）之间。在相对高的电压（诸如可开关结器件（600）的开关电压（例如>2V））下，VDR（640）的电阻显著降低。这使得大部分电压降出现在电极（618）和忆阻基体（620）之间的界面两端，从而允许可开关结器件（600）开关。
当开关电压被施加在可开关结器件（600）两端时，VDR（640）的电阻显著降低，但是仍然处在几十欧姆到几百千欧的范围内，如先前所讨论的。在开关电压下确实出现在VDR（640）两端的电压降减小了类似于肖特基的界面（628）两端的电压降，从而保护该界面以免当施加开关电压时由该界面两端的过量电压降造成损坏。
在较低电压（诸如读电压（例如<0.5V））下，VDR（640）的电阻是相对高的，从而在电极622和VDR640之间形成类似于肖特基的界面（628）并且最小化漏电流和串扰。
相对于不包括VDR的可开关结器件，VDR（640）在可开关结器件（600）中的使用也用于增加在读电压和写电压阶段中器件的总电阻。这一增加的电阻减小了在读操作和写操作期间流过结的电流量，从而降低在纳米线交叉杆架构（诸如图2所示的示例架构（200））中消耗的功率量。
基于移动掺杂剂（624）的电荷来确定开关电压的极性。将极性选择为在忆阻基体内产生电场，所述电场朝着第一电极（618）驱动掺杂剂以形成可开关结元件（600）的“接通”状态。选择相反极性以使可开关结元件（600）移动至“关断”状态。直观地，可以任意地或基于较大系统的需要来选择被选为“接通”和“关断”的状态。
可以通过施加小于开关电压的电压来读取可开关结元件（600）的状态。类似于肖特基的二极管界面（628）显著地限制在读和写周期期间发生漏电流和串扰。VDR（640）也在读周期期间添加了显著的附加电阻，进一步限制在读操作期间的电流流动。
在图7所示的另一示例实施例中，可开关结器件（700）能够用第一电极（718）、忆阻基体（720）和第二电极（722）形成。所述电极可以由相对于忆阻基体（720）材料具有期望的开关电压的导电材料形成。在这一示例中，铂用来形成电极。忆阻基体（720）能够由如先前讨论的所选材料形成。在这一示例中，二氧化钛材料能够用来形成忆阻基体。铂电极（718）和二氧化钛基体（720）之间的开关电压近似为1.5伏特。如先前讨论的，负电压能够用来造成移动掺杂剂（724）朝向第一电极（718）迁移，从而使可开关结器件切换至“接通”状态并且在第一电极（718）和TiO2忆阻基体（720）之间形成欧姆界面（726）。负电压能够被施加在电极之间以造成移动掺杂剂（724）迁移离开第一电极（718），从而使可开关结器件切换至“断开”状态。处于“接通”状态的界面（726）的电阻是“断开”状态下的电阻的约102至104分之一、或约103分之一。如上文所讨论的，能够通过施加读电压来感测电阻的此大的变化。
类似于肖特基的二极管界面（728）的电压降被VDR（740）减小，所述VDR（740）与二极管并联连接地被电连接，如先前所讨论的。VDR在所施加的开关电压下变成导电。这使得大多数所施加的电压能够用于开关，这否则可能造成界面（728）两端的反向电压击穿的问题。该开关电压使得移动掺杂剂（724）能够以较高的速率迁移通过忆阻基体（720），从而使得可开关结器件能够以较高的速率进行开关。
另外，VDR用于减小在读和写周期二者期间通过可开关结元件的电流流动。这使得可开关结元件能够用在诸如纳米线交叉杆架构的大阵列中。VDR能够显著减少可能在这样的阵列中发生的由二极管击穿造成的物理缺陷。流经阵列的减小电流能够减小为读取和写入数字信息而需要的功率量，从而增加在诸如纳米线交叉杆架构的架构中使用可开关结元件的大阵列的能力。减小的功耗能够实现元件阵列在电池操作的器件中的高效使用。
虽然前述示例在一个或多个特定应用中说明本发明的原理，但对于本领域的普通技术人员来说将显而易见的是在不运用创造性能力且在不违背本发明的原理和概念的情况下，可以进行实施方式的形式、使用和细节方面的许多修改。因此，除了由下文阐述的权利要求限制本发明之外，并不意图限制本发明。

Claims (15)

1.一种具有用电压相关电阻器（640）形成的本征二极管（634）的可开关结元件（600），包括：
第一电极（618）；
第二电极（622）；
忆阻基体（620），其具有移动掺杂剂并且被配置为与所述第一电极（618）形成电界面（630），所述电界面具有可编程电导，其中当移动掺杂剂向第一电极移动时，所述电界面是欧姆界面，而当移动掺杂剂移动离开第一电极时，所述电界面是肖特基界面；以及
与所述忆阻基体（620）电接触的所述电压相关电阻器VDR（640），所述电压相关电阻器被配置为与所述第二电极（622）形成整流二极管界面（628）。
2.根据权利要求1所述的可开关结元件（600），其中，第一（618）和第二（622）电极由选自由金、银、铝、铜、铂、钯、钌、铑、锇、钨、钼、钽、铌、钴、镍、铁、铬、钒、钛、铱、氧化铱、氧化钌、氮化钛、碳化钛、氮化钽以及碳化钽组成的组中的材料形成。
3.根据上述权利要求中的任一项的可开关结元件（600），其中，忆阻基体（620）由选自由二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化钒、氧化钼、三氧化锶钛、氮化镓和氯化铜组成的组中的材料形成。
4.根据权利要求1或2所述的可开关结元件（600），其中，所述忆阻基体材料包括选自由氧空位、氮空位、氯空位和硫化物离子组成的组中的移动掺杂剂。
5.根据权利要求1或2所述的可开关结元件（600），其中，VDR（640）的电阻随着VDR（640）两端的电压增加而降低。
6.根据权利要求1或2所述的可开关结元件（600），其中，当在第一（618）与第二（622）电极两端施加写电压时，VDR（640）两端的电压降使与第二电极（622）的整流二极管界面（628）两端的电压降降低。
7.根据权利要求1或2所述的可开关结元件，进一步包括被对准以形成交叉杆阵列（200）的多个可开关结元件。
8.根据权利要求1或2所述的可开关结元件，其中，所述可开关结元件（600）被配置为在交叉杆阵列（200）中的两个纳米线（102、104）之间形成可开关电连接。
9.根据权利要求1或2所述的可开关结元件，其中，移动掺杂剂（624）配置为通过在第一（618）和第二（622）电极两端施加编程电压而被移动通过忆阻基体（620）；其中移动掺杂剂分布被配置为定义电界面（630）的可编程电导。
10.根据权利要求1或2所述的可开关结元件，其中，当在第一（618）和第二（622）电极两端施加开关电压和读电压中的一个时，VDR（640）减小通过可开关结元件（600）的电流流动。
11.一种具有用电压相关电阻器形成的本征二极管（634）的可开关结元件（600），包括：
第一电极（618）；
第二电极（622）；
忆阻基体（620），其具有移动掺杂剂（624）；
所述忆阻基体与第一电极（618）之间的第一电界面（626），其在操作中用于形成第一整流二极管界面（630）,其中当移动掺杂剂向第一电极移动时，所述第一电界面是欧姆界面，而当移动掺杂剂移动离开第一电极时，所述第一电界面是肖特基界面；
其中所述电压相关电阻器VDR（640）与所述忆阻基体（620）电接触；
所述电压相关电阻器与第二电极（622）之间形成的第二电界面（628），其在操作中用于形成第二整流二极管界面（634）；且
其中，当在第一（618）与第二（622）电极之间施加开关电压时，电压相关电阻器（640）两端的电压降减小第二电界面（628）两端的电压降。
12.根据权利要求11所述的可开关结元件（600），其中，当在第一（618）和第二（622）电极之间施加读电压和开关电压中的一个时，电压相关电阻器减小通过可开关结元件的电流流动。
13.根据权利要求11所述的可开关结元件，其中，VDR（640）的电阻随着VDR（640）两端的电压增加而降低。
14.根据权利要求11或12所述的可开关结元件，其中，所述可开关结（600）被配置为在交叉杆阵列（200）中的两个纳米线（102、104）之间形成可开关电连接。
15.根据权利要求11或12所述的可开关结元件，其中，移动掺杂剂（624）配置为通过在第一（618）和第二（622）电极两端施加编程电压而被移动通过忆阻基体（620）；移动掺杂剂分布被配置为定义电界面（626）的可编程电导。
CN200980161240.7A 2009-09-04 2009-09-04 具有用电压相关电阻器形成的本征二极管的可开关结 Expired - Fee Related CN102484128B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/056061 WO2011028210A1 (en) 2009-09-04 2009-09-04 Switchable junction with an intrinsic diode formed with a voltage dependent resistor

Publications (2)

Publication Number Publication Date
CN102484128A CN102484128A (zh) 2012-05-30
CN102484128B true CN102484128B (zh) 2016-08-03

Family

ID=43649547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980161240.7A Expired - Fee Related CN102484128B (zh) 2009-09-04 2009-09-04 具有用电压相关电阻器形成的本征二极管的可开关结

Country Status (4)

Country Link
US (1) US8982601B2 (zh)
KR (1) KR101564483B1 (zh)
CN (1) CN102484128B (zh)
WO (1) WO2011028210A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184213B2 (en) * 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
KR101537433B1 (ko) * 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법
CN103890943B (zh) * 2011-10-21 2016-09-28 慧与发展有限责任合伙企业 基于异质结氧化物的忆阻元件
CN104597563B (zh) * 2014-12-31 2017-12-19 清华大学 一种基于超材料的波导式光忆阻器
US10305054B2 (en) * 2017-04-25 2019-05-28 International Business Machines Corporation Memristive device based on tunable schottky barrier
CN109449286B (zh) * 2018-10-10 2020-04-24 清华大学 一种相变纳米颗粒镶嵌的氮化物忆阻器及其制备方法
CN110137351B (zh) * 2019-05-22 2021-06-22 中南大学 一种氮掺杂二氧化钛阵列忆阻器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325213A (zh) * 2007-06-14 2008-12-17 三星电子株式会社 存储装置及其制造方法和存储器阵列及其制造方法
CN101409303A (zh) * 2007-10-10 2009-04-15 三星电子株式会社 多层电极、交叉点存储器阵列
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157448B2 (ja) 2005-10-19 2013-03-06 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
KR101186293B1 (ko) * 2006-01-19 2012-09-27 삼성전자주식회사 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US7569459B2 (en) * 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US8058643B2 (en) * 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US7778061B2 (en) * 2006-10-16 2010-08-17 Hewlett-Packard Development Company, L.P. Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems
TW200839765A (en) 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing device
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US20090186443A1 (en) * 2008-01-22 2009-07-23 International Business Machines Corporation Method to enhance performance of complex metal oxide programmable memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
CN101325213A (zh) * 2007-06-14 2008-12-17 三星电子株式会社 存储装置及其制造方法和存储器阵列及其制造方法
CN101409303A (zh) * 2007-10-10 2009-04-15 三星电子株式会社 多层电极、交叉点存储器阵列

Also Published As

Publication number Publication date
WO2011028210A1 (en) 2011-03-10
KR101564483B1 (ko) 2015-10-29
US20120063197A1 (en) 2012-03-15
CN102484128A (zh) 2012-05-30
US8982601B2 (en) 2015-03-17
KR20120069707A (ko) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102648528B (zh) 具有带有不同开关阈值的本征二极管的可开关结
CN102484128B (zh) 具有用电压相关电阻器形成的本征二极管的可开关结
CN103003971B (zh) 具有包括击穿层的电阻开关层的存储单元
US8456900B2 (en) Memory devices and methods of operating the same
US8351241B2 (en) Rectification element and method for resistive switching for non volatile memory device
US8325507B2 (en) Memristors with an electrode metal reservoir for dopants
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
CN101847647B (zh) 非易失性半导体存储装置及其制造方法
US10217797B2 (en) Switching device, and resistive random access memory including the same as a selection device
CN102365750B (zh) 具有本征二极管的可切换结
US9184213B2 (en) Nanoscale switching device
KR102485485B1 (ko) 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
US8470676B2 (en) Programmable element, and memory device or logic circuit
US8519372B2 (en) Electroforming-free nanoscale switching device
KR20210085930A (ko) 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
WO2012011900A1 (en) Nanoscale switching device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170111

Address after: Texas, USA

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Patentee before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20210904