CN102648528B - 具有带有不同开关阈值的本征二极管的可开关结 - Google Patents

具有带有不同开关阈值的本征二极管的可开关结 Download PDF

Info

Publication number
CN102648528B
CN102648528B CN200980160063.0A CN200980160063A CN102648528B CN 102648528 B CN102648528 B CN 102648528B CN 200980160063 A CN200980160063 A CN 200980160063A CN 102648528 B CN102648528 B CN 102648528B
Authority
CN
China
Prior art keywords
electrode
switch
interface
voltage
junctions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980160063.0A
Other languages
English (en)
Other versions
CN102648528A (zh
Inventor
J.杨
S-Y.王
R.S.威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102648528A publication Critical patent/CN102648528A/zh
Application granted granted Critical
Publication of CN102648528B publication Critical patent/CN102648528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种具有带有不同开关阈值的本征二极管的可开关结(600)。可开关结包括由第一导电材料形成的第一电极(610)和由第二导电材料形成的第二电极(630)。结(600)还包括:忆阻基体(615),被配置为与第一和第二电极形成第一和第二电界面以形成具有第一开关阈值的第一整流二极管界面(626)和具有第二开关阈值的第二整流二极管界面(628)。

Description

具有带有不同开关阈值的本征二极管的可开关结
背景技术
纳米级电子装置预示了许多优点,包括明显减小的特征尺寸和针对自组装和针对其它相对廉价的、基于非光刻的制造方法的潜力。纳米线交叉杆(crossbar)阵列能够用来形成多种电子电路和器件,包括超高密度非易失性存储器。可以在两个纳米线相互重叠的交叉点处的纳米线之间插入结元件。可以将这些结元件编程以保持两个或更多传导状态。例如,结元件可以具有第一低电阻状态和第二较高电阻状态。可以通过选择性地设置纳米线阵列内的结元件的状态来将数据编码到这些结元件中。增加结元件的稳健性和稳定性能够提供显著的操作和制造优点。
附图说明
通过结合附图进行的以下详细说明,本发明的特征和优点将是显而易见的,附图一起以示例的方式举例说明本发明的特征;并且在附图中:
图1是纳米线交叉杆架构的一个说明性实施例的透视图;
图2是根据本文所述原理的一个实施例的结合了结元件的纳米线交叉杆架构的等距视图;
图3A和3B是示出根据本文所述原理的一个实施例的通过交叉杆存储器阵列的一部分的电流路径的说明性图示;
图4是根据本文所述原理的一个实施例的具有类似电极材料的说明性可开关(switchable)结元件的图示;
图5A和5B是根据本文所述原理的一个实施例的具有不同类型的电极材料的说明性可开关结元件的各种操作状态的图示;以及
图6是根据本文所述原理的一个实施例的可开关结元件的说明性实施例的图示。
现在将对所示的示例性实施例进行参考,并且将在本文中使用特定语言来对其进行描述。然而,将理解的是并不从而意图限制本发明的范围。
具体实施方式
纳米级电子装置预示了许多优点,包括明显减小的特征尺寸以及针对自组装和针对其它相对廉价的、基于非光刻的制造方法的潜力。一种类型的纳米级器件是交叉杆架构。纳米级交叉线器件中的开关的研究先前已报告说这些器件可以被可逆地开关并且可以具有~103的“开关”电导比。这些器件已被用来构造交叉杆电路并提供用于产生超高密度非易失性存储器的途径。另外,交叉杆架构的多用性有助于产生其它通信和逻辑电路。例如,可以完全由交叉杆开关阵列或由开关和晶体管所组成的混合结构来构造逻辑系列。这些器件可以增加CMOS电路的计算效率。这些交叉杆电路在某些情况下可以代替CMOS电路,并且使得能够在不必进一步缩小晶体管的情况下实现若干数量级的性能改善。
纳米级电子器件的设计和制造提出许多挑战,正在解决这些挑战以改善纳米级电子器件的商业生产并将这些器件结合到微米级和较大尺度的系统、器件和产品中。
在以下说明中,出于解释的目的,阐述许多特定细节以便提供对本系统和方法的透彻理解。然而,对于本领域的技术人员来说将显而易见的是可以在没有这些特定细节的情况下实施本设备、系统和方法。在说明书中对“实施例”、“示例”或类似语言的引用意指结合该实施例或示例所述的特定特征、结构或特性被包括在至少那一个实施例中,但不一定在其它实施例中。在本说明书中的各个位置中的短语“在一个实施例中”或类似短语的各种实例不一定全部指代同一实施例。
遍及本说明书,使用用于电流的流动的常规标志法。具体地,正电荷(“空穴”)的流动方向是从电源的正侧到电源的更负侧。
图1是说明性纳米线交叉杆阵列(100)的等距视图。交叉杆阵列(100)由被第二层近似平行纳米线(106)覆盖的第一层近似平行纳米线(108)组成。第二层纳米线(106)在取向上大致垂直于第一层纳米线(108),不过这些层之间的取向角可以改变。这两层纳米线形成栅格或交叉杆,每个第二层纳米线(106)覆盖全部第一层纳米线(108)并在表示两个纳米线之间的最紧密接触的纳米线交叉点处与每个第一层纳米线(108)达到紧密接触。
虽然图1中的单独纳米线(102、104)示出为具有矩形横截面,但纳米线还可以具有正方形、圆形、椭圆形或更复杂的横截面。纳米线还可以具有许多不同的宽度或直径和纵横比或偏心率。术语“纳米线交叉杆”可以指代除纳米线之外还具有一层或多层亚微米级导线、微米级导线或具有更大尺度的导线的交叉杆。
可以使用包括常规光刻法以及机械纳米压印技术的多种技术来制造这些层。可替换地,纳米线可以被化学合成,并且可以作为各层近似平行的纳米线在一个或多个处理步骤(包括Langmuir-Blodgett过程)中进行沉积。还可以采用用于制造纳米线的其它替换技术,诸如干涉光刻法。许多不同类型的导电和半导电纳米线可以由金属和半导体物质、由这些类型的物质的组合以及由其它类型的物质化学合成。可以通过多种不同方法来将纳米线交叉杆连接到微米级地址线引线或其它电子引线以便将纳米线结合到电路中。
在纳米线交叉点处,能够制造诸如电阻器的纳米级电子组件及其它熟悉的基本电子组件以将两个重叠的纳米线互连。用开关连接的任何两个纳米线被称为“交叉杆结”。
图2示出揭示设置在第一层近似平行纳米线(108)与第二层近似平行纳米线(106)之间的中间层(210)的说明性纳米线交叉杆架构(200)的等距视图。根据一个说明性实施例,中间层(210)可以是电介质层。在顶层中的导线(106)与底层中的导线(108)之间的导线交叉点处的中间层中形成了许多结元件(202-208)。这些结元件(202-208)可以执行多种功能,包括提供纳米线之间的可编程开关。出于说明的目的,在图2中仅示出几个结元件(202-208)。如上文所讨论的,在许多器件中可能期望在每个纳米线交叉点处存在结元件。由于第一层纳米线(108)中的每个导线与第二层纳米线(106)中的每个导线交叉,所以在每个交叉点处放置结元件允许将第一层中的任何纳米线(108)连接到第二层中的任何导线(106)。
根据一个说明性实施例,可以使用纳米线交叉杆架构(200)来形成非易失性存储器阵列。可以使用每个结元件(202-208)来表示数据的一个或多个位。例如,在最简单情况下,结元件可以具有两个状态:导电状态和不导电状态。导电状态可以表示二进制“1”且不导电状态可以表示二进制“0”,反之亦然。可以通过改变结元件的导电状态将二进制数据写入交叉杆架构(200)中。然后可以通过感测结元件(202-208)的状态来取回二进制数据。下面更详细地描述改变结元件的导电状态的能力。
以上示例仅仅是纳米线交叉杆架构(200)的一个说明性实施例。可以使用多种其它配置。例如,交叉杆架构(200)可以结合具有不止两个状态的结元件。在另一示例中,可以使用交叉杆架构来形成基于蕴涵(implication)逻辑结构和交叉杆的自适应电路,诸如人工神经网络。
图3A是示出说明性交叉杆架构(300)的图示。出于说明的目的,仅示出交叉杆架构(300)的一部分,并且将纳米线(302、304、314、316)示为线。纳米线A和B(302、304)在上层纳米线中,并且纳米线C和D(314、316)在下层纳米线中。结(306-312)在各纳米线的交叉点处将其连接。
根据一个说明性实施例,可以通过向导线B(304)施加负(或接地)读电压并向导线C(316)施加正电压来读取导线B(304)与导线C(316)之间的结(312)的状态。理想地,如果电流(324)在施加读电压时流过结(312),则读电路能够确定结(312)处于其导电状态。如果没有电流或无实质电流流过结(312),则读电路能够确定结(312)处于其电阻状态。
然而,如果结(306-310)本质上是纯电阻性的(即相对低的电阻是导电状态而相对高的电阻是电阻状态),则许多漏电流还可以穿过其它路径行进。可以将这些漏电流视为“电噪声”,其使结(312)的期望读取混淆。
图3B示出穿过导线C(316)与导线B(304)之间的替换路径行进的漏电流(326)。在图3B中,漏电流(326)穿过三个结(310、308、306)行进并出现在线B(304)上。如能够设想的,在比图3B所示的尺寸更大的阵列中,各种漏电流可以穿过大量替换路径行进并在其被读电路感测时出现在线B(304)上。这些漏电流能够产生相当大量的不期望电流,其使结(312)的状态的期望读取混淆。
图4举例说明示出了可以包括减少串扰的类似于二极管的行为的可开关结元件(400)的一个实施例的图示。根据一个说明性实施例,结元件包括上铂电极(418)和下铂电极(422)。通常,电极(418、422)是交叉导线,但是电极可以是被电连接到交叉导线的分离元件。结元件(400)的中心部分可以由忆阻基体材料构成。忆阻基体材料是包含许多移动掺杂剂的半导电材料。在相对高的编程电压的影响下,使移动掺杂剂移动穿过半导电材料,从而改变结的性质。在施加较低的读电压时移动掺杂剂仍留在原位,允许结的状态保持稳定,直至施加另一编程电压。
可以使用许多不同类型的基体/掺杂剂组合来形成忆阻基体。下表1列出可以使用的许多说明性材料和掺杂剂。
表1.掺杂材料、未掺杂材料和移动掺杂剂的说明性列表
未掺杂掺杂移动掺杂剂
TiO2TiO2-x氧空位
ZrO2ZrO2-x氧空位
HfO2HfO2-x氧空位
TaOTaO1-x氧空位
VaOVaO1-x氧空位
MbOMbO1-x氧空位
SrTiO3SrTiO3-x氧空位
GaNGaN1-x氮空位
CuClCuCl1-x氯空位
GaNGaN:S硫化物离子
为了成功地构造具有期望整流行为的结元件,可以考虑许多因素,包括:半导体基体的带隙、半导体中的掺杂剂的类型和浓度、电极金属的功函数及其它因素,如能够认识到的。
根据一个说明性实施例,忆阻基体可以是二氧化钛(TiO2)基体(420),并且移动掺杂剂(424)可以是二氧化钛基体(420)内的氧空位。氧空位掺杂剂(424)是带正电的,并且将被吸引到负电荷,并被正电荷排斥。因此,通过向上电极(418)施加负编程电压并向底部电极(422)施加正编程电压,能够实现具有足以使掺杂剂(424)向上移动的强度的电场。在纳米线阵列的其它结内将不存在此强度的电场,因为仅存在一个其中被连接到上电极和下电极的导线交叉(即在结(400)处)的结。结果,能够将纳米线阵列内的每个结单独地编程为具有被建模为电阻器(444)的可变电阻。移动掺杂剂(424)向上漂移并且挨着忆阻基体(420)与上电极(418)之间的界面形成掺杂区域(438)。这些移动掺杂剂从基体(420)的下区域的移动产生相对轻掺杂的区域,称为未掺杂区域(436)。
遍及本说明书、附图和所附权利要求,术语“掺杂区域”和“未掺杂区域”用来指示可能存在于材料中的掺杂剂或其它杂质的比较水平。例如,术语“未掺杂”不指示杂质或掺杂剂的完全不存在,而是指示与在“掺杂区域”中相比存在明显更少的杂质。二氧化钛基体(420)是在掺杂区域中展现出明显较高的导电率且在未掺杂区域中展现出较低导电率的半导体。
上电极(418)的高导电率和掺杂区域(438)中的掺杂剂(424)的相对高的导电率产生界面处的电气性质方面的相对好的匹配。因此,在这两个材料之间存在平滑的电学过渡。上电极(418)与基体(420)之间的此电学过渡称为欧姆界面(426)。欧姆界面(426)的特征在于相对高的导电率。
在结元件(400)的物理图示的右侧,示出了相应电气图。欧姆界面(426)被建模为电阻器R1(430)。如上文所讨论的,电阻器R1(430)将由于界面两端的低电阻而具有相对低的电阻。
在基体(420)与下电极(422)之间的界面处,导电金属电极(422)直接与二氧化钛基体的未掺杂区域(436)对接。在此界面处,存在毗邻材料的导电率及其它性质的大差异。此界面处的电学行为明显不同于欧姆界面(426)。下界面形成类似于肖特基的界面(428),而不是欧姆界面。肖特基界面(428)具有在金属-半导体界面处形成的势垒,其具有类似于二极管的整流特性。肖特基界面与p-n界面的不同之处在于其在金属中具有小得多的耗尽层宽度。
在一个实施例中,可以使用多个薄膜形成各种层来产生可开关结元件(400)。在多层薄膜中,界面行为可能不是与传统肖特基势垒完全相同。因此,将说明性薄膜之间的各种界面描述为“类似于肖特基”。相应的电气元件被建模为二极管D1(434)。在适中电压下,二极管D1(434)允许电流仅沿着一个方向流动。在图4所示的说明性实施例中,二极管D1(434)仅允许电流从下电极(422)流到上电极(418)。通过将此二极管行为结合到交叉杆阵列中的每个结元件中,能够阻挡大部分的串扰电流。
通过返回图3A和3B能够更好地理解此二极管行为的优点。在一个实施例中,结元件(306-312)中的每一个结合了此二极管行为。因此,电流能够从下导线(314、316)流到上导线(302、304)而不能沿相反的方向流动。图3A的读电流未被阻止,因为电流的流动是从导线C(316)向上至导线B(304)。然而,图3B所示的漏电流(326)被阻挡,因为漏电流尝试向下穿过线A(302)与线D(314)之间的结元件(308)行进。纳米线阵列内的其它泄漏路径被类似地阻挡,因为其尝试从阵列的上层中的纳米线传至下层中的纳米线。
如果能够将阵列的一侧连接至固定的电压电平(诸如接地),而通过向位于基体的相对侧的电极施加电压来对交叉点进行读和写,则能够显著地降低使用纳米线交叉杆阵列(诸如图1所示的阵列(100))形成的数字电路(诸如数字存储器)的复杂性。然而,如果电极由相同的材料制成,则施加于仅仅一个电极的电压(其中接地被施加于另一电极)可能抵消阻挡二极管的益处。
例如,图4示出了铂电极(418)和(422)。如果底部电极(422)被连接到地,并且向顶部电极(418)施加电压,则具有相同电压但具有相反极性的电场将出现在底部电极(422)。在足以改变掺杂区域(438)的位置的电压电平下,该电场将开关底部二极管并因此允许电流以两个方向流过底部二极管(434),从而消除具有阻挡二极管的益处。
为了克服此限制,在忆阻基体的相对侧的电极可以由不同类型的导电材料形成。如前文所讨论的,忆阻基体与电极之间的界面用于形成类似于肖特基的二极管界面。该二极管的开关电压取决于用来形成电极和忆阻基体的材料的类型。
能够被用作电极以与忆阻基体对接的说明性导电材料包括金、银、铝、铜、铂、钯、钌、铑、锇、钨、钼、钽、铌、钴、镍、铁、铬、钒、钛、铱、氧化铱、氧化钌、氮化钛和碳化钛。还可以使用各种类型的合金、复合物和导电聚合物作为电极。用来形成电极的材料被选择以形成电极/忆阻基体界面,其提供使得忆阻基体内的移动掺杂剂能够移动至足以改变界面的阻抗的期望范围的开关电压。
例如,图5A示出第一电极(518)可以基本上由金(Au)形成。第二电极(522)可以基本上由铂(Pt)形成。在图5A中的示例中,金电极518与二氧化钛忆阻基体(520)之间的结能够产生具有约0.5伏的开关电压的第一类似于肖特基的二极管界面(552)。这在被示为在横截面图的右侧的结的电学模型中被表征为二极管D2(542)。由与二氧化钛忆阻基体(520)的铂电极(522)界面产生的类似于肖特基的二极管界面(528)形成具有约1.5伏的开关电压的类似于肖特基的二极管(534)。开关电压的此差别允许将二极管中的一个接通,同时保持另一二极管关断。这使得能够将铂底部电极连接到恒定的电压,诸如接地。然后可以向顶部电极施加单个可变电压以切换可开关结元件的状态。将结的一个层连接到地的能力使得能够实现用被连接到具有较低开关电压的结的单个电压源进行对结的读和写的复杂性的显著降低。
如前文所讨论的,基体的掺杂区域(548)包括多种移动掺杂剂。所使用的掺杂剂的类型取决于形成忆阻基体所用的材料。在本示例中,当使用二氧化钛(TiO2)来形成忆阻基体时,掺杂区域(548)由氧空位组成。当向金电极(518)施加0.5V与1.5V之间的正电压时,其产生驱动掺杂区域远离金电极(518)的电场。由于施加的电压小于铂电极(522)界面的开关电压,所以包括类似于肖特基的界面(528)的二极管(534)仍处于关断位置,并产生对电流流动的壁垒,从而显著地减少漏电流和串扰。当掺杂区域(548)远离金电极达所选距离时,可开关结元件(500)的导电率改变以形成头对头整流器电路,如图5A所示。忆阻基体中的未掺杂区域(546)、掺杂区域(548)和未掺杂区域(550)的组合电阻在图5A中的结的电学模型中被建模为电阻器(544)。
图5A中的掺杂区域(548)的位置表示可开关结元件(500)的“断开”状态。在断开状态下,电阻可以约为105欧姆至107欧姆,取决于所使用的材料的类型。可以通过施加读电压来读取可开关结元件的状态,所述读电压小于电极界面(552、528)的最低开关电压。在本示例中,读电压可以小于+/-0.5伏,其中读电压通常约为0.2伏。
可以通过向金电极518施加大于0.5伏的负电压来将可开关结元件(500)切换至“接通”状态,如图5B所示。小于负1.5伏的电压将保证铂电极(522)界面(528)不切换,从而显著地减少了在写周期期间发生的漏电流和串扰。当掺杂区域(538)在金电极(518)附近迁移时,其形成欧姆界面(526),如前文所讨论的。通过电阻器(530)来建模欧姆界面的相对低的电阻。处于“接通”状态的结(500)的电阻是“断开”状态下的电阻的约102至104分之一、或约103分之一。如上文所讨论的,可以通过施加读电压来感测电阻的此大的变化。
在图6中提供了图5A和5B中的示例的更一般图示。图6示出了被电耦合到忆阻基体(615)的第一电极(610),忆阻基体(615)被电耦合到第二电极630。第一电极被选择为形成具有二极管开关电压V1的第一整流二极管界面,二极管开关电压V1比在第二电极(630)与忆阻基体(615)之间形成的第二整流二极管界面的二极管开关电压V2小。可以将第二电极连接到地(640)或另一所选恒定电压。第一电极与忆阻基体之间的界面形成被建模为忆阻器(646)的可开关界面(626)。
第二电极(630)与忆阻基体(615)之间的界面形成被建模为二极管634的稳定的类似于肖特基的二极管界面(628)。忆阻基体被建模为电阻器(644)。可以将可变电压源V1<V<V2施加于顶部电极(610)以向可开关结元件(600)进行写入。基于移动掺杂剂的电荷来确定V的极性。将极性选择为在忆阻基体内产生电场,所述电场朝着第一电极(610)驱动掺杂剂以形成可开关结元件(600)的“接通”状态。选择相反极性以使可开关结元件(600)移动至“关断”状态。直观地,可以任意地或基于较大系统的需要来选择被选为“接通”和“关断”的状态。
可以通过施加小于V1的电压来读取可开关结元件(600)的状态。类似于肖特基的二极管界面(628)显著地限制读和写周期期间的漏电流和串扰。根据特定应用的要求,第一电极可以由被选择为形成稳定的类似于肖特基的二极管界面的材料构造,并且可以相应地选择第二电极的材料以形成开关界面。
可以基于结的期望开关电压来选择用来形成电极的导电材料的类型。开关电压取决于电极/忆阻基体界面的物理性质。对于被耦合到忆阻基体的两个电极而言期望两个不同的开关电压。通常,期望相对低的开关电压以减少在开关中消耗的功率量。如前文所讨论的,用于Au/TiO2界面的二极管开关电压约为0.5伏。用于Pt/TiO2界面的二极管开关电压约为1.5伏。
类似于肖特基的二极管界面的开关电压之间的差异使得能够将一个电极(例如628)接地或设置于固定电压。可以向具有较低二极管开关电压的电极施加在较低二极管开关电压与较大二极管开关电压之间的电压(当使用金或铂时,0.5<V<1.5)以使得能够在相对高阻抗与相对低阻抗之间切换可开关结元件(600)。通过保持在此电压范围内,能够在保持忆阻基体(615)与电极(630)的界面(628)处的类似于肖特基的二极管(634)具有较大二极管开关电压的同时对结进行开关。这使得能够在保持对电流流动的壁垒的同时对结(600)进行开关,从而显著地减少漏电流和串扰。
向可开关结元件的一个电极施加接地或固定电压并使用单个可变电压对结进行开关的能力显著地降低了对纳米线交叉杆阵列的读和写的复杂性,如图1所示。不是必需向阵列中的每个可开关结的两个电极施加两个不同的电压,施加单个电压以对每个结进行读或写的能力能够大大降低使用交叉杆阵列构造的器件的复杂性和成本。
虽然前述示例在一个或多个特定应用中说明本发明的原理,但对于本领域的普通技术人员来说将显而易见的是在不运用创造性能力且在不违背本发明的原理和概念的情况下,可以进行实施方式的形式、使用和细节方面的许多修改。因此,除了由下文阐述的权利要求限制本发明之外,并不意图限制本发明。

Claims (15)

1.一种具有带有不同开关阈值的本征二极管(534、542)的可开关结(500),包括:
第一电极(518),由第一导电材料形成;
第二电极(522),由第二导电材料形成;
忆阻基体(520),被配置为与所述第一电极(518)和第二电极(522)形成第一和第二电界面以形成具有第一开关阈值的第一整流二极管界面(552)和具有第二开关阈值的第二整流二极管界面(528);
其中,所述忆阻基体具有移动掺杂剂。
2.根据权利要求1所述的可开关结,其中,第一导电材料和第二导电材料由选自由金、银、铝、铜、铂、钯、钌、铑、锇、钨、钼、钽、铌、钴、镍、铁、铬、钒、钛、铱、氧化铱、氧化钌、氮化钛和碳化钛组成的组的材料形成。
3.根据上述权利要求中的任一项所述的可开关结,其中,忆阻基体(520)由选自由二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化钒、氧化钼、三氧化锶钛、氮化镓和氯化铜组成的组的材料形成。
4.根据权利要求1或2所述的可开关结,其中,所述忆阻基体材料包括选自由氧空位、氮空位、氯空位和硫化物离子组成的组的移动掺杂剂。
5.根据权利要求1或2所述的可开关结,其中,第一开关阈值小于第二开关阈值以使得能够在第一电极(518)与第二电极(522)之间施加电压以在不对第二整流二极管界面(528)进行开关的情况下对第一整流二极管界面(552)进行开关。
6.根据权利要求1或2所述的可开关结,其中,第一开关阈值大于第二开关阈值以使得能够在第一电极(518)与第二电极(522)之间施加电压以在不对第一整流二极管界面(528)进行开关的情况下对第二整流二极管界面(522)进行开关。
7.根据权利要求1或2所述的可开关结,还包括被对准以形成交叉杆阵列(100)的多个可开关结。
8.根据权利要求1或2所述的可开关结,其中,所述可开关结(500)被配置为在交叉杆阵列(200)中的两个纳米线(102、104)之间形成可开关电连接。
9.根据权利要求1或2所述的可开关结,其中,移动掺杂剂(424)配置为通过在第一电极(610)和第二电极(630)两端施加编程电压而被移动通过忆阻基体(615);移动掺杂剂分布被配置为定义电界面(626)的可编程电导。
10.根据权利要求1或2所述的可开关结,其中,第一电极(518)和第二电极(522)中的一个被连接到地(640),其中向第一电极(518)和第二电极(522)中的另一个施加开关电压和读电压中的一个。
11.一种具有带有不同开关阈值的至少两个本征二极管的可开关结(500),包括:
第一电极(518),由第一导电材料形成;
第二电极(522),由第二导电材料形成;
忆阻基体(520),其具有移动掺杂剂(524);
所述忆阻基体与第一电极(518)之间的第一电界面(552),其在操作中用于形成具有第一开关阈值的第一整流二极管界面(542);
所述忆阻基体与第二电极(522)之间的第二电界面(528),其在操作中用于形成具有大于所述第一开关阈值的第二开关阈值的第二整流二极管界面(534);
其中,所述第二电极(522)在操作中用于连接到固定电压,其中在第一电极(518)与第二电极(522)之间施加所选电压以将所述移动掺杂剂(524)分布到相对于所述第一电界面(552)的期望位置,以使得能够在保持第二整流二极管界面(534)阻挡反向电流的同时基于所述移动掺杂剂的位置来切换所述第一电界面(552)的电阻。
12.根据权利要求11所述的可开关结,其中,所述固定电压是接地。
13.根据权利要求11所述的可开关结,其中,所述所选电压具有大于第一开关电压且小于第二开关电压的电平。
14.根据权利要求11、12或13所述的可开关结,其中,所述可开关结(500)被配置为在交叉杆阵列(200)中的两个纳米线(102、104)之间形成可开关电连接。
15.根据权利要求11、12或13所述的可开关结,其中,移动掺杂剂(424)配置为通过在第一电极(610)和第二电极(630)两端施加编程电压而被移动通过忆阻基体(615);移动掺杂剂分布被配置为定义电界面(626)的可编程电导。
CN200980160063.0A 2009-06-25 2009-06-25 具有带有不同开关阈值的本征二极管的可开关结 Active CN102648528B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/048627 WO2010151260A1 (en) 2009-06-25 2009-06-25 Switchable junction with intrinsic diodes with different switching thresholds

Publications (2)

Publication Number Publication Date
CN102648528A CN102648528A (zh) 2012-08-22
CN102648528B true CN102648528B (zh) 2016-02-17

Family

ID=43386798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980160063.0A Active CN102648528B (zh) 2009-06-25 2009-06-25 具有带有不同开关阈值的本征二极管的可开关结

Country Status (5)

Country Link
US (1) US20120012809A1 (zh)
KR (1) KR101584838B1 (zh)
CN (1) CN102648528B (zh)
TW (1) TWI511233B (zh)
WO (1) WO2010151260A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010110803A1 (en) * 2009-03-27 2010-09-30 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diode
US8710483B2 (en) * 2009-07-10 2014-04-29 Hewlett-Packard Development Company, L.P. Memristive junction with intrinsic rectifier
US8416609B2 (en) * 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
WO2013130064A1 (en) * 2012-02-29 2013-09-06 Hewlett-Packard Development Company, L.P. Memristor with channel region in thermal equilibrium with containing region
CN102931348A (zh) * 2012-11-10 2013-02-13 清华大学 一种引线忆阻器及其制备方法
CN103050623B (zh) * 2012-12-25 2015-01-28 华中科技大学 一种具备多阻态特性的二阶忆阻器及其调制方法
EP3016146A1 (en) * 2013-06-26 2016-05-04 The University of Electro-Communications Rectifying element
WO2016122472A1 (en) * 2015-01-28 2016-08-04 Hewlett Packard Enterprise Development Lp Selector relaxation time reduction
MX2017012530A (es) * 2015-04-23 2018-01-18 Halliburton Energy Services Inc Memristor programable de forma espectral.
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器
KR102072090B1 (ko) * 2017-11-21 2020-01-31 포항공과대학교 산학협력단 인공신경망 프로세서용 활성화 소자
US10748608B2 (en) 2018-10-12 2020-08-18 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires
CN113206194B (zh) * 2021-04-30 2023-07-04 华中科技大学 一种自整流忆阻器、制备方法及其应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
KR100657911B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US7352029B2 (en) * 2005-04-27 2008-04-01 International Business Machines Corporation Electronically scannable multiplexing device
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7741638B2 (en) * 2005-11-23 2010-06-22 Hewlett-Packard Development Company, L.P. Control layer for a nanoscale electronic switching device
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー, インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
WO2010110803A1 (en) * 2009-03-27 2010-09-30 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diode

Also Published As

Publication number Publication date
US20120012809A1 (en) 2012-01-19
TW201108354A (en) 2011-03-01
KR101584838B1 (ko) 2016-01-12
WO2010151260A1 (en) 2010-12-29
CN102648528A (zh) 2012-08-22
KR20120102495A (ko) 2012-09-18
TWI511233B (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
CN102648528B (zh) 具有带有不同开关阈值的本征二极管的可开关结
CN102365750B (zh) 具有本征二极管的可切换结
CN102484128B (zh) 具有用电压相关电阻器形成的本征二极管的可开关结
US8456900B2 (en) Memory devices and methods of operating the same
US8351241B2 (en) Rectification element and method for resistive switching for non volatile memory device
KR101530118B1 (ko) 진성 정류기를 갖는 멤리스티브 접합
US8324065B2 (en) Resistive memory and methods of processing resistive memory
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
KR101350979B1 (ko) 저항성 메모리 소자 및 그 제조 방법
US9257485B2 (en) Memory device and apparatus including the same
US20120074372A1 (en) Memristors with an electrode metal reservoir for dopants
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
US9184213B2 (en) Nanoscale switching device
CN102637686A (zh) 非易失性半导体存储装置及其制造方法
Akinaga et al. ReRAM technology; challenges and prospects
US20100034010A1 (en) Memory devices with concentrated electrical fields
KR101258284B1 (ko) 메모리 소자 구동 회로
US8519372B2 (en) Electroforming-free nanoscale switching device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170123

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett Packard Development Co.