TWI511233B - 具有擁有不同切換臨界值之本質二極體的可切換接面 - Google Patents

具有擁有不同切換臨界值之本質二極體的可切換接面 Download PDF

Info

Publication number
TWI511233B
TWI511233B TW099116992A TW99116992A TWI511233B TW I511233 B TWI511233 B TW I511233B TW 099116992 A TW099116992 A TW 099116992A TW 99116992 A TW99116992 A TW 99116992A TW I511233 B TWI511233 B TW I511233B
Authority
TW
Taiwan
Prior art keywords
electrode
interface
switchable
voltage
switchable junction
Prior art date
Application number
TW099116992A
Other languages
English (en)
Other versions
TW201108354A (en
Inventor
Jianhua Yang
Shih-Yuan Wang
R Stanley Williams
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201108354A publication Critical patent/TW201108354A/zh
Application granted granted Critical
Publication of TWI511233B publication Critical patent/TWI511233B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

具有擁有不同切換臨界值之本質二極體的可切換接面
本發明係有關於具有擁有不同切換臨界值之本質二極體的可切換接面。
發明背景
奈米電子學承諾多個優勢,包括大大降低的特徵尺寸及用於自行組裝與其它相對廉價、基於非微影術之製造方法之潛在優勢。奈米線交叉矩陣可用來形成各種電子電路及裝置,包括超高密度非易失性記憶體。接面元件可放置於兩個奈米線互相重疊之交叉點處之奈米線之間。此等接面元件可遭規劃以保持兩個或更多導電狀態。例如,該等接面元件可具有一第一低電阻狀態及一第二較高電阻狀態。透過選擇性地設定該奈米線陣列內之該等接面元件的狀態,資料可編碼入此等接面元件。增強該等接面元件之強健性及穩定性可提供操作及製造優勢。
依據本發明之一實施例,係特地提出一種具有擁有不同切換臨限值之本質二極體之可切換接面,其包含:由一第一導電材料構成之一第一電極;由一第二導電材料構成之一第二電極;一憶阻式基體,其受組配以與該第一及第二電極形成一第一及第二電氣介面,以形成擁有一第一切換臨限值之一第一整流二極體介面及擁有一第二切換臨限值之一第二整流二極體介面。
圖式簡單說明
結合以範例方式共同說明本發明之特徵的附圖,從以下詳細描述中,本發明之特徵及優勢是顯而易見的;且其中:第1圖是一奈米線交叉架構之一個說明性實施例之一透視圖;第2圖根據本文描述之原理之一個實施例,是包含接面元件之一奈米線交叉架構之一等角視圖;第3A圖與第3B圖根據本文描述之原理之一個實施例,是顯示通過一交叉記憶體陣列之一部分之電流路徑之說明性圖式;第4圖根據本文描述之原理之一個實施例,是具有相同電極材料之一說明性可切換接面元件之一圖式;第5A圖與第5B圖根據本文描述之原理之一個實施例,是具有不同類型電極材料之一說明性可切換接面元件之各種工作狀態之一圖式;及第6圖根據本文描述之原理之一個實施例,是一可切換接面元件之一說明性實施例之一圖式。
現在參考所說明之示範實施例,且在本文中將用特定語言來描述這些示範實施例。然而應當理解,不藉此用來限制本發明之範圍。
較佳實施例之詳細說明
奈米電子學承諾多個優勢,包括大大降低的特徵尺寸及用於自行組裝與其它相對廉價、基於非微影術之製造方法的潛在優勢。奈米裝置之一個類型是一交叉架構。奈米級交叉線裝置中之開關的研究以前已報導此等裝置可遭可逆切換且可具有大約為103 之一“開到關”電導率。此等裝置已用來製造交叉電路且提供用於產生超高密度非易失性記憶體之一途徑。此外,該交叉架構之多樣性將其自身提供於產生其它通訊及邏輯電路。例如,邏輯系列可全部由開關之交叉陣列或由開關及電晶體構成之混合結構建造。此等裝置可提高CMOS電路之計算效率。在一些情況下,此等交叉電路可代替CMOS電路且使性能提高幾個數量級而不需要具有其它縮小的電晶體。
奈米級電子裝置之設計及生產表現出多個挑戰,該等挑戰遭處理以提高奈米級電子裝置之工業生產且將此等裝置包括在微尺度及較大尺度系統、裝置及產品中。
在以下描述中,出於說明之目的,提出多個特定細節以提供對本系統及方法之一全面理解。然而,對於一個熟於此技藝者將明顯的是,本裝置、系統及方法可脫離此等特定細節實施。本說明書中之參照“一實施例”、“一範例”或類似語言意味著關於該實施例或範例描述之一特定特徵、結構及特性包括在至少那一個實施例中,但不一定包括在其它實施例中。措辭“在一個實施例”中或本說明書各個位置中之類似措辭之各種實例不一定指的是同一實施例。
整個說明書中,使用了用於電流流動之一傳統符號。特定地,正電荷(“電洞”)之流動方向是從一電源之正極到該電源之較負極。
第1圖是一說明性奈米線交叉陣列(100)之一等角視圖。該交叉陣列(100)由一第一層近似平行奈米線(108)組成,其由一第二層近似平行線(106)覆蓋。該第二層(106)之該等奈米線在方向上大致垂直於該第一層(108)之該等奈米線,儘管該等層之間的方位角可變化。該兩層奈米線形成一晶格或交叉杆,該第二層(106)之每一奈米線置於該第一層(108)之所有該等奈米線之上且與第一層(108)之每一奈米線密切接觸於表示兩個奈米線之間的密切接觸之奈米線交叉點處。
儘管第1圖中之個別奈米線(102、104)以矩形橫截面表示,但奈米線還可具有正方形、圓形、橢圓形或更複雜的橫截面。該等奈米線還可具有很多不同的寬度或直徑及長寬比或離心率。除了奈米線外,用語“奈米線交叉杆”可指的是具有一層或多層超微米級線、微米級線或具有較大尺寸之線之交叉杆。
可利用各種技術製造該等層,包括傳統的微影術及機械的奈米壓印技術。可選擇地,在一個或多個處理步驟中,包括蘭慕爾-布羅吉(LB)處理,奈米線可化學合成且可作為近似平行奈米線層而放置。也可使用用於製造奈米線之其它可選擇技術,諸如干涉微影。很多不同類型之導電及半導電奈米線可由以下化學合成:金屬及半導體材料、此等類型材料之組合及其它類型之材料。一奈米線交叉杆可通過各種不同方法連接到微米級位址線引線或其它電子引線,以將該等奈米線包括在電子電路中。
在奈米線交叉點處,奈米級電子組件,諸如電阻器及其它熟知的基本電子組件可遭製造以將兩個重疊奈米線互連。由一開關連接的任意兩條奈米線稱為一“交叉接面”。
第2圖顯示了展示出位於一第一層近似平行奈米線(108)與一第二層近似平行奈米線(106)之間的一中間層(210)之一說明性奈米線交叉架構(200)之一等角視圖。根據一個說明性實施例,該中間層(210)可以是一絕緣層。多個接面元件(202-208)可形成於該頂層(106)中之線與該底層(108)中之線之間的線交叉點處之該中間層中。此等接面元件(202-208)可執行各種功能,包括提供在該等奈米線之間的可規劃開關。出於說明之目的,只有該等接面元件之一些(202-208)顯示在第2圖中。如上所討論,在很多裝置中,希望一接面元件出現在每一奈米線交叉點處。因為,該第一層奈米線(108)中之每一線與該第二層奈米線(106)中之每一線交叉,在每一交叉點放置一接面元件允許該第一層(108)中之任一奈米線連接到該第二層(106)中之任一線。
根據一個說明性實施例,該奈米線交叉架構(200)可用來形成一非易失性記憶體陣列。該等接面元件(202-208)之每一個可用來表示一位元或多位元資料。例如,在最簡單之情況下,一接面元件可具有兩個狀態:一導電狀態與一非導電狀態。該導電狀態可表示一二進制“1”且該非導電狀態可表示一二進制“0”或者相反。透過改變該等接面元件之狀態,二進制資料可寫入該交叉架構(200)。該二進制資料可接著透過感測該等接面元件(202-208)之狀態而遭擷取。改變該等接面元件之導電狀態之能力在下面進一步詳細描述。
該以上範例只是該奈米線交叉架構(200)之一個說明性實施例。可使用各種其它組態。例如,該交叉架構(200)可 包含具有多於兩個狀態之接面元件。在另一範例中,交叉架構可用來形成意含邏輯架構及內含縱衡式自適應電路,諸如人工類神經網路。
第3A圖是顯示一說明性交叉架構(300)之一圖式。出於說明之目的,只顯示了該交叉架構(300)之一部分且該等奈米線(302、304、314、316)顯示為線。奈米線A與奈米線B(302、304)在一頂層奈米線中且奈米線C與奈米線D(314、316)在一底層奈米線中。接面(306-312)將在其交叉點處之各個奈米線連接起來。
根據一個說明性實施例,可透過將一負(或接地)讀電壓施加到線B(304)及將一正電壓施加到線C(316)讀取線B(304)與線C(316)之間的一接面(312)之狀態。理想地,如果當施加該等讀電壓時一電流(324)流過該接面(312),該讀電路可確定該接面(312)在其導電狀態。如果沒有電流或者一微弱電流流過該接面(312),則該讀電路可確定該接面(312)在其電阻狀態。
然而,如果該等接面(306-310)性質上為純電阻(即一相對低電阻是一導電狀態及一相對高電阻是一電阻狀態),多個漏電流也可穿過其它路徑。此等漏電流可認為是混淆該接面(312)之期望讀取之“電氣雜訊”。
第3B圖顯示了穿過線C(316)與線B(304)之間的一可供選擇路徑之一漏電流(326)。在第3B圖中,該漏電流(326)穿過三個接面(310、308、306)且出現在線B(304)上。可以想像,在比第3B圖中說明之尺寸大的陣列中,當其由讀電路感測時,各種漏電流可穿過大量可供選擇路徑且出現在線B(304)上。此等漏電流可產生大量混淆該接面(312)之狀態之預期讀取之不預期電流。
第4圖說明了一可切換接面元件(400)之一個實施例之一圖式,其可包括降低串音之類似二極體行為。根據一個說明性實施例,該接面元件包括一上部鉑電極(418)與一下部鉑電極(422)。典型地,該等電極(418、422)是交叉線,但該等電極可以是電氣連接到該等交叉線之獨立元件。該接面元件(400)之中間部分可由一憶阻式基體材料構成。一憶阻式基體材料是包含多個行動摻雜物之一半導體材料。在一相對高的規劃電壓之影響下,該等行動摻雜物穿過該半導體材料,藉此改變該接面之屬性。當施加一較低讀電壓時,該等行動摻雜物保持於某一位置,允許該接面之狀態保持穩定直到施加另一規劃電壓。
多種不同類型之基體/摻雜物組合可用來形成一憶阻式基體。下面的表1列出了可使用之多個說明性材料及摻雜物。
為了成功地建造具有預期整流行為之一接面元件,可考慮多個因素,包括:該半導體基體之帶隙、該半導體中之摻雜物的種類及濃度、該電極金屬之逸出功及其它因素,如我們所了解。
根據一個說明性實施例,該憶阻式基體可以是一二氧化鈦(TiO2 )基體(420)且該等行動摻雜物(424)可以是該二氧化鈦基體(420)內之氧空位。該氧空位摻雜物(424)帶正電且將被吸引到負電荷且由正電荷排斥。因此,透過將一負規劃電壓施加到上部電極(418)且將一正規劃電壓施加到該底部電極(422),可獲得具有將該等摻雜物(424)向上移動之足夠強度之一電場。此強度之一電場將不出現在一奈米線陣列之其它接面內,因為在連接到該上部電極與該下部電極之該等線交叉之地方,也就是該接面(4OO)處,只有一個接面。結果,一奈米線陣列內之該等接面之每一個可單獨地規劃以具有一可變電阻,模型化一電阻器(444)。該等行動摻雜物(424)向上浮起且形成緊鄰該憶阻式基體(420)與該上部電極(418)之間的介面之一摻雜區(438)。來自該基體(420)之底部區之此等行動摻雜物之移動產生了一相對輕摻雜區,稱為一未摻雜區(436)。
貫穿本說明書、圖式及所附申請專利範圍,該用語“摻雜區”及“未摻雜區”用來比表示摻雜物或可出現在材料中之其它雜質之比較性位準。例如,該用語“未摻雜”不表示完全沒有雜質或摻雜物,而是表示有遠遠少於一“摻雜區”中之雜質。該二氧化鈦基體(420)是一半導體,其在摻雜區中表現出很高的導電性及在該未摻雜區中表現出較低的導電性。
該上部電極(418)之高電導率及該摻雜區(438)中之該等摻雜物(424)之該相對高電導率在該介面處產生了電氣屬性之一相對好的匹配。因此,在兩個材料之間有一平穩的電氣轉換。該上部電極(418)與該基體(420)之間的此電氣轉換稱為一歐姆介面(426)。該歐姆介面(426)之特徵在於相對高電導率。
轉向該接面元件(400)之該實體圖式之右邊,顯示了一相對應的電路圖。該歐姆介面(426)模型化為一電阻器R1(430)。如上所討論,由於該介面兩端之低電阻,該電阻器R1(430)將具有一相對低的電阻。
在該基體(420)與該下部電極(422)之間的介面處,該導電金屬電極(422)與該二氧化鈦基體之該未摻雜區(436)直接連接。在此介面處,電導率及該等毗鄰材料之其它屬性差異很大。此介面處之電氣特性明顯不同於該歐姆介面(426)。替代一歐姆介面,該下部介面形成一類似肖特基介面(428)。一肖特基介面(428)具有形成於一金屬-半導體介面處之一位能障,其具有類似二極體之整流特性。肖特基介面不同於p-n介面,因為它們在金屬中具有一小得多的乏層寬。
在一個實施例中,該可切換接面元件(400)可利用多個薄膜來形成各種層而產生。在多層薄膜中,該介面行為可不與傳統的肖特基能障完全相同。因此,該說明性薄膜之間的各種介面可稱為“類似肖特基”。相對應的電氣元件遭模型化為一二極體D1(434)。在適度電壓下,該二極體D1(434)允許電流只以一個方向流動。在第4圖中顯示的該說明性實施例中,該二極體D1(434)只允許電流從該下部電極(422)流到該上部電極(418)。透過將此二極體行為包含在該交叉陣列中之每一接面元件,該串音電流之一大部分將遭阻擋。
透過返回第3A圖與第3B圖,可更好地理解此二極體行為之優勢。在一個實施例中,該等接面元件(306-312)之每一個包括此二極體行為。因此,電流可從該等下層線(314、316)流到該等上層線(302、304)但不能以相反方向流動。第3A圖之該讀電流未遭阻止,因為該電流從線C(316)向上流到線B(304)。然而,當該漏電流試圖向下穿過線A(302)與線D(314)之間的該接面元件(308)時,第3B圖中顯示的該漏電流(326)遭阻擋。當該等漏電流試圖從該陣列之上層中之奈米線傳到下層中之奈米線時,該奈米線陣列內之其它漏路徑同樣地遭截斷。
如果該陣列之一端可連接到一固定電壓位準,諸如接地端,透過將一電壓施加到該基體之相反端上之電極讀及寫該等交叉點,則利用一奈米線交叉陣列(諸如第1圖中說明之該陣列(100))形成之一數位電路(諸如一數位記憶體)之複雜性可大大地降低。然而,如果該等電極由相同材料製成,一電壓只施加到一個電極、一接地端施加到另一電極可使該阻塞二極體之該等優勢無效。
例如,第4圖顯示了鉑電極(418)及鉑電極(422)。如果該底部電極(422)連接到接地端,且一電壓施加到該頂部電極(418),同一電壓但極性相反之一電場將傳遞到該底部電極(422)。在足以改變該摻雜區(438)之一位置之電壓位準下,該電場將轉換該底部電極且因而允許電流以兩個方向流過該底部二極體(434),藉此消除了具有阻塞二極體之優勢。
為了解決此限制,該憶阻式基體之對立端上之該等電極可由不同類型之導電材料構成。如先前所討論,該憶阻式基體與該電極之間的介面作用是形成一類似肖特基二極體介面。該二極體之切換電壓取決於用來形成該電極及該憶阻式基體之類型。
可用作與該憶阻式基體連接之電極之說明性導電材料包括金、銀、鋁、銅、鉑、钯、釕,銠、鋨、鎢、鉬、鉭、鈮、鈷、鎳、鐵、鉻、釩、鈦、銥、氧化銥、氧化钌、氧化鈦及碳化鈦。各種類型之合金組合成電極且導電聚合物也可用作電極。用來形成該電極之材料可遭選擇以形成一電極/憶阻式基體介面,該電極/憶阻式基體介面提供能夠使該憶阻式基體內之行動摻雜物移動得足以改變該介面之電阻之一預期範圍之切換電壓。
例如,第5A圖顯示了可實質上由金(Au)形成之一第一電極(518)。一第二電極(522)可實質上由鉑(Pt)形成。在第5A圖之該範例中,該金電極(518)與該二氧化鈦憶阻式基體(520)之間的一接面可產生一第一類似肖特基二極體介面(552),其具有大約0.5伏之一切換電壓。在顯示在剖面圖之右側之該接面之電氣模型中,其以一二極體D2(542)表示。由該鉑電極(522)連接該二氧化鈦憶阻式基體(520)產生之類似肖特基二極體介面(528)形成一類似肖特基二極體(534),其具有大約1.5伏之一切換電壓。切換電壓之不同允許該等二極體中之一個接通而另一個關閉。這使得該底部鉑電極連接到一恒定電壓,諸如接地端。則一單一可變電壓可施加到頂部電極以切換該可切換接面元件之狀態。將一層接面連接到接地端之能力致能複雜性之大大降低以利用連接到具有較低切換電壓之該接面之該單一電壓源讀該接面或寫入該接面。
如先前所討論,該基體之摻雜區(548)包括多個行動摻雜物524。使用之摻雜物之類型取決於構成該憶阻式基體之材料。在該範例中,當二氧化鈦(TiO2 )用來形成該憶阻式基體時,該摻雜區(548)由氧空位組成。當0.5V到1.5V之間的一正電壓施加到該金電極(518)時,其產生了使該摻雜區(548)遠離該金電極(518)之一電場。由於施加的電壓小於該鉑電極(522)介面之該切換電壓,包含該類似肖特基介面(528)之該二極體(534)保持於關閉狀態且產生了用以電流流動之一能障,藉此大大地減少了漏電流及串音。當該摻雜區(548)是遠離該金電極之一遭選擇距離時,該可切換接面元件(500)之導電性改變以形成一頭接頭整流器電路,如第5A圖所示。該憶阻式基體中之該未摻雜區(546)、該摻雜區(548)及該未摻雜區(550)之組合電阻模型化為第5A圖中之該接面之電氣模型中之一電阻器(544)。
第5A圖中之該摻雜區(548)之位置表示該可切換接面元件(500)之一“關閉”狀態。在該關閉狀態中,視使用之材料類型而定,該電阻可大約為105 歐姆到107 歐姆。該可切換接面元件之狀態可透過施加小於該等電極介面(552、528)之該最低切換電壓之一讀電壓而讀取。在此範例中,該讀電壓可小於+/-0.5伏,該讀電壓典型地大約為0.2伏。
透過將大於0.5伏之一負電壓施加到該金電極518,該可切換接面元件(500)可切換為“接通”狀態,如第5B圖中所示。小於負1.5伏之一電壓將確保鉑電極(522)介面(528)不切換,大大降低了發生在一寫週期期間之漏電流及串音。當該摻雜區(538)在該金電極(518)附近移動時,其形成一歐姆介面(526),如先前所討論。該歐姆介面之相對低電阻由電阻器(530)模擬。處於“接通”狀態之該接面(500)之電阻大約為102 到104 或者比該“關閉”狀態下的電阻小大約103 倍。電阻之大改變可透過施加該讀電壓而感測到,如上所討論。
第5A圖與第5B圖中之該範例之一更通用之說明提供在第6圖中。第6圖顯示了電氣耦接到一憶阻式基體(615)之一第一電極(610),該憶阻式基體(615)電氣耦接到一第二電極630。該第一電極遭選擇以形成具有一二極體切換電壓V1 之一第一整流二極體介面,V1 小於形成於該第二電極(630)與該憶阻式基體(615)之間的該第二整流二極體介面之該二極體切換電壓V2 。該第二電極可連接到接地端(640)或另一已選擇之恒定電壓。該第一電極與該憶阻式基體之間的介面形成一可切換介面(626),其模型化為一憶阻器(646)。
該第二電極(630)與該憶阻式基體(615)之間的介面形成一穩定類似肖特基二極體介面(628),其模型化為一二極體634。該憶阻式基體模型化為一電阻器(644)。一可變電壓源V1 <V<V2 可施加到該頂部電極(610)以寫入該可切換接面元件(600)。V之極性基於該等行動摻雜物之電荷而遭確定。一極性遭選擇以在該憶阻式基體內產生一電場,該電場將該等摻雜物朝該第一電極(610)推動以形成該可切換接面元件(600)之一“接通”狀態。一相反極性遭選擇以將該可切換接面元件(600)移動到該“關閉”狀態。直觀上,選擇為“接通”及“關閉”之狀態可任意選擇或者基於一較大系統之需要。
該可切換接面元件(600)之狀態可透過施加小於V1 之一電壓而遭讀取。在讀與寫週期期間,該類似肖特基二極體介面(628)明顯地限制了漏電流及串音。視特定應用之需要而定,該第一電極可由遭選擇以形成一穩定類似肖特基二極體介面之一材料構建且該第二電極之材料可相應地遭選擇以形成一切換介面。
用來形成該電極之該類型導電材料可基於該接面之理想切換電壓而遭選擇。該切換電壓取決於該電極/憶阻式基體介面之實體屬性。兩個不同切換電壓為耦接到該憶阻式基體之該兩個電極所需要。典型地,需要一相對低電壓以降低切換中之功耗量。如先前所討論,用於一Au/TiO2 介面之該二極體切換電壓近似為0.5伏。用於一Pt/TiO2 介面之該二極體切換電壓大約為1.5伏。
該類似肖特基二極體介面之該等切換電壓之不同使得一個電極(例如(628))接地或者設定在一固定電壓。該較小二極體切換電壓與該較大二極體切換電壓之間的一電壓(當使用金及鉑時,0.5<V<1.5)可施加到具有該較小二極體切換電壓之該電極,以使該可切換接面元件(600)在一相對高阻抗與一相對低阻抗之間切換。透過保持在此電壓範圍內,當以具有該較大二極體切換電壓之該電極(630),保持該憶阻式基體(615)之該介面(628)處之該類似肖特基二極體(634)時,該接面能遭切換。這使得當保持電流之一能障時,該接面(600)可遭切換,藉此大大地減少了漏電流及串音。
將一接地電壓或固定電壓施加到該可切換接面元件之一個電極及利用一單一、可變電壓切換該接面之能力大大地降低了讀及寫入一奈米線交叉陣列之複雜性,如第1圖中所說明。不是必須將兩個不同電壓施加到該陣列之每一可切換接面之該兩個電極,施加一單一電壓以讀或寫入每一接面之能力可大大降低利用一交叉陣列構建之一裝置之複雜性及成本。
儘管上述範例以一個或多個特定應用說明本發明之原理,對於那些熟於此技藝者將明顯的是,可做形式、用法及實施細節上之改變,而不脫離發明學科之實施且不脫離本發明之原理及概念。因此目的是除了受下面提出之申請專利範圍限制外,本發明是不受限制的。
100...說明性奈米線交叉陣列
102、104...個別奈米線
106...第二層近似平行奈米線、頂層
108...第一層近似平行奈米線、底層
200...說明性奈米線交叉架構
202、204、206、208...接面元件
210...中間層
300...說明性交叉架構
302...奈米線、奈米線A
304...奈米線、奈米線B
306、308、310、312...接面
314...奈米線、奈米線C、線D
316...奈米線、奈米線D、線C
324...電流
326...漏電流
400、500、600...可切換接面元件
418...上部鉑電極、上部電極、頂部電極
420...二氧化鈦(TiO2 )基體、憶阻式基體
422...下部鉑電極、底部電極、導電金屬電極
424...行動摻雜物、氧空位摻雜物
426、526...歐姆介面
428...類似肖特基介面、肖特基介面
430...電阻器R1
434...二極體D1、底部二極體
436、546、550...未摻雜區
438、538、548...摻雜區
444、530、544、644...電阻器
518...第一電極、金電極
520...二氧化鈦憶阻式基體
522...第二電極、鉑電極
524...行動摻雜物
528...類似肖特基二極體介面、電極介面
534...類似肖特基二極體
542、634...二極體
552...第一類似肖特基二極體介面、電極介面
610...第一電極、頂部電極
615...憶阻式基體
626...可切換介面
628...穩定類似肖特基二極體介面
630...第二電極
640...接地端
646...憶阻器
第1圖是一奈米線交叉架構之一個說明性實施例之一透視圖;
第2圖根據本文描述之原理之一個實施例,是包含接面元件之一奈米線交叉架構之一等角視圖;
第3A圖與第3B圖根據本文描述之原理之一個實施例,是顯示通過一交叉記憶體陣列之一部分之電流路徑之說明性圖式;
第4圖根據本文描述之原理之一個實施例,是具有相同電極材料之一說明性可切換接面元件之一圖式;
第5A圖與第5B圖根據本文描述之原理之一個實施例,是具有不同類型電極材料之一說明性可切換接面元件之各種工作狀態之一圖式;及
第6圖根據本文描述之原理之一個實施例,是一可切換接面元件之一說明性實施例之一圖式。
600...可切換接面元件
610...第一電極、頂部電極
615...憶阻式基體
626...可切換介面
628...穩定類似肖特基二極體介面
630...第二電極
634...二極體
640...接地端
644...電阻器
646...憶阻器

Claims (15)

  1. 一種具有擁有不同切換臨限值之本質二極體之可切換接面,其包含:由一第一導電材料構成之一第一電極;由一第二導電材料構成之一第二電極;一憶阻式基體,其組配以與該第一及第二電極形成一第一及一第二電氣介面,以形成擁有一第一切換臨限值之一第一整流二極體介面及擁有一第二切換臨限值之一第二整流二極體介面。
  2. 如申請專利範圍第1項所述之可切換接面,其中該第一導電材料與該第二導電材料由一材料構成,該材料選自由金、銀、鋁、銅、鉑、鈀、釕、銠、鋨、鎢、鉬、鉭、鈮、鈷、鎳、鐵、鉻、釩、鈦、銥、氧化銥、氧化釕、氮化鈦及碳化鈦構成之群組。
  3. 如申請專利範圍第1項所述之可切換接面,其中該憶阻式基體由一材料構成,該材料選自於由二氧化鈦、二氧化鋯、二氧化鉿、氧化鉭、氧化釩、氧化鉬、三氧化鈦鍶、氮化鎵及氯化銅構成之群組。
  4. 如申請專利範圍第1項所述之可切換接面,其中該憶阻式基體材料包括選自於由氧空位、氮空位、氯空位及硫離子構成之群組的移動摻雜物。
  5. 如申請專利範圍第1項所述之可切換接面,其中該第一切換臨限值小於該第二切換臨限值以使要施加在該第一與第二電極之間的一電壓能夠切換該第一整流二極 體介面而不切換該第二整流二極體介面。
  6. 如申請專利範圍第1項所述之可切換接面,其中該第一切換臨限值大於該第二切換臨限值以使要施加在該第一與第二電極之間的一電壓能夠切換該第二整流二極體介面而不切換該第一整流二極體介面。
  7. 如申請專利範圍第1項所述之可切換接面,其進一步包含多個對齊以形成一交叉閂陣列的可切換接面。
  8. 如申請專利範圍第1項所述之可切換接面,其中該可切換接面組配以形成一交叉閂陣列中之兩條奈米線之間的一可切換電氣連接。
  9. 如申請專利範圍第1項所述之可切換接面,其中該移動摻雜物組配以藉由橫跨該第一及第二電極施加一規劃電壓而穿移過該憶阻式基體;一移動摻雜物分佈係組配以界定該電氣介面之一可規劃電導。
  10. 如申請專利範圍第1至9項中任一項所述之可切換接面,其中該第一及第二電極中之一者係連接到接地端,用一切換電壓及一讀取電壓中之一者施加到該第一與第二電極中之另一者。
  11. 一種具有擁有不同切換臨限值之至少兩個本質二極體之可切換接面,其包含:由一第一導電材料構成之一第一電極;由一第二導電材料構成之一第二電極;具有多個移動摻雜物之一憶阻式基體;該憶阻式基體與該第一電極之間的一第一電氣介 面,其可操作以形成具有一第一切換臨限值之一第一整流二極體介面;該憶阻式基體與該第二電極之間的一第二電氣介面,其可操作以形成具有大於該第一切換臨限值之一第二切換臨限值之一第二整流二極體介面;其中該第二電極係可操作以連接到一固定電壓,用一選定之電壓施加到該第一電極與該第二電極之間來將該等移動摻雜物分佈到相對於該第一電氣介面的一預期位置,以使該第一電氣介面之一電阻基於該等移動摻雜物之該位置而被切換,同時維持該第二整流二極體介面來阻塞一反向電流。
  12. 如申請專利範圍第11項所述之可切換接面,其中該固定電壓為一地電位。
  13. 如申請專利範圍第11項所述之可切換接面,其中該選定之電壓具有大於該第一切換臨界值且小於該第二切換臨界值之一位準。
  14. 如申請專利範圍第11項、第12項或第13項所述之可切換接面,其中該可切換接面係組配以形成在一交叉閂陣列中之兩條奈米線之間的一可切換電氣連接。
  15. 如申請專利範圍第11項、第12項或第13項所述之可切換接面,其中該等移動摻雜物組配以藉由橫跨該第一與第二電極施加一規劃電壓而穿移過該憶阻式基體;該等行動摻雜物之分佈係組配以界定該電氣介面之可規劃電導。
TW099116992A 2009-06-25 2010-05-27 具有擁有不同切換臨界值之本質二極體的可切換接面 TWI511233B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/048627 WO2010151260A1 (en) 2009-06-25 2009-06-25 Switchable junction with intrinsic diodes with different switching thresholds

Publications (2)

Publication Number Publication Date
TW201108354A TW201108354A (en) 2011-03-01
TWI511233B true TWI511233B (zh) 2015-12-01

Family

ID=43386798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116992A TWI511233B (zh) 2009-06-25 2010-05-27 具有擁有不同切換臨界值之本質二極體的可切換接面

Country Status (5)

Country Link
US (1) US20120012809A1 (zh)
KR (1) KR101584838B1 (zh)
CN (1) CN102648528B (zh)
TW (1) TWI511233B (zh)
WO (1) WO2010151260A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001143A1 (en) * 2009-03-27 2012-01-05 Dmitri Borisovich Strukov Switchable Junction with Intrinsic Diode
CN102484129B (zh) * 2009-07-10 2015-07-15 惠普发展公司,有限责任合伙企业 具有本征整流器的忆阻结
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
CN104011863A (zh) * 2012-02-29 2014-08-27 惠普发展公司,有限责任合伙企业 具有与容纳区处于热平衡的沟道区的忆阻器
CN102931348A (zh) * 2012-11-10 2013-02-13 清华大学 一种引线忆阻器及其制备方法
CN103050623B (zh) * 2012-12-25 2015-01-28 华中科技大学 一种具备多阻态特性的二阶忆阻器及其调制方法
US20150270409A1 (en) * 2013-06-26 2015-09-24 The University Of Electro-Communications Rectifying element
US10026477B2 (en) 2015-01-28 2018-07-17 Hewlett Packard Enterprise Development Lp Selector relaxation time reduction
MX2017012530A (es) * 2015-04-23 2018-01-18 Halliburton Energy Services Inc Memristor programable de forma espectral.
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器
KR102072090B1 (ko) * 2017-11-21 2020-01-31 포항공과대학교 산학협력단 인공신경망 프로세서용 활성화 소자
US10748608B2 (en) 2018-10-12 2020-08-18 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires
CN113206194B (zh) * 2021-04-30 2023-07-04 华中科技大学 一种自整流忆阻器、制备方法及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173612A1 (en) * 2001-08-13 2003-09-18 Krieger Juri H. Memory device with active and passive layers
US20070117256A1 (en) * 2005-11-23 2007-05-24 Duncan Stewart Control layer for a nanoscale electronic switching device
US20080068065A1 (en) * 2005-04-27 2008-03-20 International Business Machines Corp. Electronically scannable multiplexing device
US20080079029A1 (en) * 2006-10-03 2008-04-03 Williams R S Multi-terminal electrically actuated switch
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657911B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US20120001143A1 (en) * 2009-03-27 2012-01-05 Dmitri Borisovich Strukov Switchable Junction with Intrinsic Diode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173612A1 (en) * 2001-08-13 2003-09-18 Krieger Juri H. Memory device with active and passive layers
US20080068065A1 (en) * 2005-04-27 2008-03-20 International Business Machines Corp. Electronically scannable multiplexing device
US20070117256A1 (en) * 2005-11-23 2007-05-24 Duncan Stewart Control layer for a nanoscale electronic switching device
US20080079029A1 (en) * 2006-10-03 2008-04-03 Williams R S Multi-terminal electrically actuated switch
US20080090337A1 (en) * 2006-10-03 2008-04-17 Williams R Stanley Electrically actuated switch
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements

Also Published As

Publication number Publication date
WO2010151260A1 (en) 2010-12-29
CN102648528B (zh) 2016-02-17
CN102648528A (zh) 2012-08-22
KR101584838B1 (ko) 2016-01-12
US20120012809A1 (en) 2012-01-19
KR20120102495A (ko) 2012-09-18
TW201108354A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
TWI511233B (zh) 具有擁有不同切換臨界值之本質二極體的可切換接面
KR101530118B1 (ko) 진성 정류기를 갖는 멤리스티브 접합
US8456900B2 (en) Memory devices and methods of operating the same
US8351241B2 (en) Rectification element and method for resistive switching for non volatile memory device
KR101934015B1 (ko) 비-선형 엘러먼트를 갖는 스위칭 디바이스
US8617959B2 (en) Resistive memory and methods of processing resistive memory
CN102412309B (zh) 开关器件和包括所述开关器件的存储器件
US20120001143A1 (en) Switchable Junction with Intrinsic Diode
US9257485B2 (en) Memory device and apparatus including the same
KR101564483B1 (ko) 스위칭 가능한 접합 소자
US20090095985A1 (en) Multi-layer electrode, cross point memory array and method of manufacturing the same
CN103890943B (zh) 基于异质结氧化物的忆阻元件
TW201042732A (en) Three dimensional multilayer circuit
US20110266515A1 (en) Memristive switch device
US20130256625A1 (en) Variable resistance memory device
US8207520B2 (en) Programmable crosspoint device with an integral diode

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees