CN110675906B - 电阻式随机存取存储单元的检测方法 - Google Patents

电阻式随机存取存储单元的检测方法 Download PDF

Info

Publication number
CN110675906B
CN110675906B CN201810716934.3A CN201810716934A CN110675906B CN 110675906 B CN110675906 B CN 110675906B CN 201810716934 A CN201810716934 A CN 201810716934A CN 110675906 B CN110675906 B CN 110675906B
Authority
CN
China
Prior art keywords
memory cell
random access
access memory
reset
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810716934.3A
Other languages
English (en)
Other versions
CN110675906A (zh
Inventor
林立伟
陈俞安
李冠毅
曾宣宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201810716934.3A priority Critical patent/CN110675906B/zh
Publication of CN110675906A publication Critical patent/CN110675906A/zh
Application granted granted Critical
Publication of CN110675906B publication Critical patent/CN110675906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式随机存取存储单元的检测方法，包括：取得电阻式随机存取存储单元，并测量电阻式随机存取存储单元的存储单元电流；当存储单元电流的电流数值大于第一门限值时，对电阻式随机存取存储单元进行多个重置操作及设定操作的至少其中之一者，并判断电阻式随机存取存储单元的阻值状态是否在经历前述重置操作及设定操作的至少其中之一者之后相应地切换。若否，对电阻式随机存取存储单元进行复原操作以复原电阻式随机存取存储单元；若是，判定电阻式随机存取存储单元处于健康状态。

Description

电阻式随机存取存储单元的检测方法
技术领域
本发明涉及一种存储器的检测方法，尤其涉及一种电阻式随机存取存储单元(resistive random access memory，RRAM)的检测方法。
背景技术
RRAM是一种非易失性存储器，其中的RRAM单元各自包括上电极板、下电极板、及夹在上、下电极板之间的电阻转换层(resistive switching layer)。电阻转换层可通过在上电极板上施加合适电压以对存储单元进行成型(forming)操作，可在电阻转换层中形成电阻转换层的导电路径(通常称为导电丝(conductive filament，CF))。导电丝一旦形成，便可通过在上电极板上施加适当的电压对其进行重置(reset)操作(即，令导电丝断开或破裂，导致在RRAM单元上出现高阻值状态(high resistance state，HRS)。之后，可再通过在上电极板上施加适当的电压对RRAM单元进行设定(set)操作(即，重新形成导电丝，导致在RRAM单元上出现低阻值状态(low resistance state，LRS))。LRS和HRS可用于指示“0”或“1”的数字信号，从而提供相关的存储器功能。
然而，在现有技术中，若不断地通过对RRAM中的存储单元进行重置操作及设定操作来反复地令存储单元的阻值状态在LRS及HRS之间切换的话，存储单元的阻值状态很可能会出现卡(stuck)在LRS的情况。即，存储单元的阻值状态将常态性地处于LRS，且无法因应于后续的重置操作而正常地切换为HRS。
因此，对于本领域技术人员而言，如何提供一种可找出即将卡在LRS的存储单元的方法，藉以避免上述情形的发生，实为一项重要议题。
发明内容
有鉴于此，本发明实施例提出一种RRAM存储单元的检测方法，其可提早找出即将卡在LRS的RRAM存储单元，并相应地对其进行复原操作。
本发明提供一种RRAM存储单元的检测方法，包括：取得电阻式随机存取存储单元，并测量电阻式随机存取存储单元的存储单元电流；当存储单元电流的电流数值大于第一门限值时，对电阻式随机存取存储单元进行多个重置操作及设定操作的至少其中之一者；判断电阻式随机存取存储单元的阻值状态是否在经历前述重置操作及设定操作的至少其中之一者之后相应地切换。若否，对电阻式随机存取存储单元进行复原操作以复原电阻式随机存取存储单元；若是，判定电阻式随机存取存储单元处于健康状态。
基于上述，本发明实施例提出的RRAM存储单元的检测方法可依据RRAM存储单元的电流数值来决定对RRAM存储单元进行的测试性操作(例如，数次重置操作和/或设定操作等)，并观察RRAM存储单元的电流数值是否能够相应地进行明显变化。若否，即代表RRAM存储单元可能即将卡在LRS，因而可相应地对其进行复原操作以复原其中的导电丝，以避免此RRAM存储单元因卡在LRS而失去存储数据的能力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明实施例示出的未卡在LRS的RRAM存储单元电流示意图。
图2是依据本发明实施例示出的卡在LRS的RRAM存储单元电流示意图。
图3是经历重置操作后的三种RRAM存储单元态样的示意图。
图4A是依据本发明实施例示出的RRAM检测方法流程图。
图4B是本发明实施例的复原操作示意图。
图5是依据图4A示出的RRAM检测方法流程图。
图6是依据图5示出的另一RRAM检测方法流程图。
附图标记说明：
31、32、33、40：RRAM存储单元；
31a、32a、33a、40a、40b、40c：导电丝；
S410～S450、S51a、S51b、S52、S53a、S53b、S54、S55、S61a、S61b、S61c、S61d、S61e、S61f、S62、S63a、S63b、S63c、S63d、S63e：步骤；
T1：第一门限值；
T2：第二门限值；
T3：第三门限值；
T4：第四门限值。
具体实施方式
如图1所示，若一个RRAM存储单元的存储单元电流在经历多个循环(其中一个循环代表一次重置操作及一次设定操作)之后仍可正常地在大电流(例如20μA)及小电流(例如0μA)之间切换的话，即代表此RRAM存储单元的阻值状态可因应于重置操作及设定操作而切换为相应的阻值状态。也即，此RRAM存储单元未出现卡在LRS的情况(其在本案中可称为RRAM存储单元处于健康状态)。
请参照图2，若一个RRAM存储单元的存储单元电流在经历多次循环之后仅能常态性地呈现大电流(例如高于20μA)，而无法因应于重置操作而变为小电流(例如低于10μA)之间切换的话，即代表此RRAM存储单元的阻值状态无法再因应于重置操作而切换为HRS。也即，此RRAM存储单元上已出现卡在LRS的情况。
请参照图3，假设RRAM存储单元31处于健康状态、RRAM存储单元32即将卡在LRS，而RRAM存储单元33已卡在LRS。
如图3所示，在RRAM存储单元31中，导电丝31a的结构较为紧实且与上电极板的间隙较大，因而可令RRAM存储单元31的阻值状态呈现HRS。并且，在RRAM存储单元31经历设定操作之后，导电丝31a理应可相应地改变为连接至上电极板的态样，从而正常地将RRAM存储单元31切换为LRS。
然而，在RRAM存储单元32中，虽然导电丝32a因未连接到上电极板而仍让RRAM存储单元32呈现HRS，但由于导电丝32a的结构较为松散，且与上电极板的间隙较小，因此可能会在经历后续的数次循环后发生卡在LRS的情况。
在RRAM存储单元33中，导电丝33a已常态性地连接于上电极板，且可能无法因应于重置操作而改变为例如导电丝31a或32a的态样。换言之，RRAM存储单元33的阻值状态无法因应于重置操作而切换为HRS，而持续地卡在LRS。更甚者，在RRAM存储单元33经历重置操作之后，其存储单元电流还可能不降反增，进而造成互补式切换(complementary switching，CS)的问题。在此情况下，RRAM存储单元33将因无法在HRS及LRS之间切换而失去存储数据的能力，视同无效的二进制位。
有鉴于此，本发明实施例提出了一种RRAM的检测方法，其可提早找出即将卡在LRS的RRAM存储单元，并相应地对其进行复原操作，以避免此RRAM存储单元因卡在LRS而失去记忆数据的能力，详细说明如下。
在一实施例中，图4A所示的方法可在每次对一RRAM存储单元进行设定操作和/或重置操作之前皆执行一遍，藉以判断此RRAM存储单元是否能够正常地切换阻值状态，但可不限于此。
如图4A所示，在步骤S410中，可取得RRAM存储单元，并测量RRAM存储单元的存储单元电流；在步骤S420中，当存储单元电流的电流数值(以I代称)大于第一门限值(下称T1)时，对RRAM存储单元进行多个重置操作及设定操作的至少其中之一者；在步骤S430中，可判断RRAM存储单元的阻值状态是否在经历前述重置操作及设定操作的至少其中之一者之后相应地切换。若否，可在步骤S440中对RRAM存储单元进行复原操作以复原RRAM存储单元，反之可在步骤S450中判定RRAM存储单元处于健康状态。
在一实施例中，第一门限值(T1)例如是可用于判定RRAM存储单元是否处于HRS的参考电流值，其可由设计者依经验以及制程能力而设定，其值通常越小越好。具体而言，当存储单元电流的电流数值(I)小于第一门限值(T1)时，即代表RRAM存储单元已确切地处于HRS，也即此RRAM存储单元即将卡在LRS的可能性不高。
然而，在步骤S420中，当存储单元电流的电流数值(I)被判定为大于T1时，即代表此RRAM存储单元未来卡在LRS的可能性较高。因此可对此RRAM存储单元进行后续的数次重置操作和/或设定操作等测试性操作，并观察RRAM存储单元的阻值状态是否能够相应地进行切换。若RRAM存储单元的阻值状态能够明显地在HRS及LRS之间切换，即代表此RRAM存储单元是处于健康状态。反之，若RRAM存储单元的阻值状态无法在上述测试性操作中明显地切换，即代表RRAM存储单元的导电丝可能已呈现如图3的导电丝32a的态样，并即将卡在LRS。在此情况下，本发明实施例可对RRAM存储单元进行复原操作，以复原RRAM存储单元中的导电丝。
请参照图4B，在本实施例中，复原操作可依序包括特定重置操作、成型操作及另一重置操作。当RRAM存储单元40被判定即将卡在LRS时，可对RRAM存储单元40进行特定重置操作。有别于一般的重置操作，本实施例中的特定重置操作是采用较高的栅极电压(例如高于5V)、较高的源线(source line)电压(例如，高于5V)及较长的脉波宽度(例如长于5μ秒)施加于RRAM存储单元40的下电极板，藉以在上电极板及下电极板之间产生较强的电场。在此情况下，大量的电子(以e-表示)将会往下加速并将上电极板的氧离子带回以填补RRAM存储单元40的导电丝40a中的氧空缺(示出为圆圈)以形成电中性，进而令导电丝40a中仅剩下较靠近下电极板的一部分氧空缺。之后，可再对RRAM存储单元40进行一次成型操作，藉以在RRAM存储单元40形成具较佳态样的导电丝40b。接着，可对RRAM存储单元40进行另一重置操作(其可基于一般的重置电压进行)，以令导电丝40b改变为所示的导电丝40c的态样(其相似于图3中的导电丝31a)。如此，RRAM存储单元40即可健康地处于HRS，并可再次用于提供存储功能。
换言之，在RRAM存储单元40经历上述复原操作之后，其所属主机即可依据相关的数据写入请求而对RRAM存储单元40进行实际设定操作或实际重置操作来改变RRAM存储单元40的阻值状态，以达到存储“0”或“1”等数位信号的功能。
在不同的实施例中，本发明实施例可基于递增的第一门限值(T1)、第二门限值(下称T2)、第三门限值(下称T3)及第四门限值(下称T4)(即，T4>T3>T2>T1)定义出数个区间，再视存储单元电流的电流数值(I)是位于哪个区间来决定应该对RRAM存储单元所进行的测试性操作的内容。
请参照图5，在本实施例中，可将图4A中的步骤S420、S430细化为图5中的步骤S51a、S51b、S52、S53a、S53b、S54、S55，其细节详述如下。
首先，当存储单元电流的电流数值(I)介于第一门限值(T1)及第二门限值(T2)之间时，即代表RRAM存储单元的阻值可能偏高，因而可在步骤S51a中对RRAM存储单元进行设定操作以试图降低RRAM存储单元的阻值。之后，可在步骤S51b中判断存储单元电流的电流数值(I)是否相应地改变为高于第三门限值(T3)。若否(即，I<T3)，即代表RRAM存储单元的阻值状态并未确切地因应于设定操作而切换为足够低的状态，因而可接续在步骤S54中判定RRAM存储单元的阻值状态未相应地切换，并执行步骤S440以对RRAM存储单元进行复原操作。
另一方面，若I>T3，即代表RRAM存储单元的阻值状态可能已因应于设定操作而切换为足够低的状态，因此可接续进行步骤S52，以对RRAM存储单元进行进一步测试。
在步骤S52中，可对RRAM存储单元进行多个重置操作，并判断电流数值(I)是否在经历前述重置操作之一后相应地切换为低于第一门限值(T1)。在一实施例中，可对RRAM存储单元连续地进行n次(n例如为不大于8的正整数)重置操作，并在每次重置操作后皆判断电流数值(I)是否低于第一门限值(T1)，也即判定RRAM存储单元是否已因应于重置操作而切换为HRS。
若在经历第k次(k为不大于n的正整数)重置操作后，电流数值(I)被测得低于第一门限值(T1)，即代表RRAM存储单元已切换为HRS，因此可接续在步骤S55中判定RRAM存储单元的阻值状态已相应地切换，并执行步骤S450以判定RRAM存储单元处于健康状态。在此情况下，RRAM存储单元即可正常地被用于存储“0”或“1”等数位信号，进而提供存储功能。
另外，在经历第n次重置操作后所测得的电流数值(I)皆未低于第一门限值(T1)，即代表RRAM存储单元无法切换为HRS，因此可接续在步骤S54中判定RRAM存储单元的阻值状态未相应地切换，并执行步骤S440以对RRAM存储单元进行复原操作。
此外，如图5所示，当存储单元电流的电流数值(I)介于第二门限值(T2)及第三门限值(T3)之间时，代表RRAM存储单元的阻值状态不高也不低，因此可通过执行步骤S52来对RRAM存储单元作进一步测试。
此外，当存储单元电流的电流数值(I)大于第四门限值(T4)时，即代表RRAM存储单元的阻值状态可能已在LRS。此时，仍可通过执行步骤S52来对RRAM存储单元作进一步测试。步骤S52的细节可参照前述实施例的教示，在此不再赘述。
如同前述实施例所教示的内容，若步骤S52的判断结果为是，则可接续在步骤S55中判定RRAM存储单元的阻值状态已相应地切换，并执行步骤S450以判定RRAM存储单元处于健康状态。相反地，若步骤S52的判断结果为否，则可接续在步骤S54中判定RRAM存储单元的阻值状态未相应地切换，并执行步骤S440以对RRAM存储单元进行复原操作。
在图5中，当存储单元电流的电流数值(I)介于第三门限值(T3)及第四门限值(T4)之间时，即代表RRAM存储单元的阻值状态可能相当接近LRS，因此可相应地执行步骤S53a以对RRAM存储单元进行第一类重置操作，藉以检视RRAM存储单元是否处于重置未满(underreset)状态。在本实施例中，前述第一类重置操作可称为温和重置(gentle reset)操作，其可采用略低于一般重置操作(或可称为第二类重置操作，藉以区别于第一类重置操作)的重置电压来重置RRAM存储单元。
接着，在步骤S53b中，可判断存储单元电流的电流数值(I)是否高于第二门限值(T2)。若是，代表存储单元电流的电流数值(I)未明显降低，也即RRAM存储单元的阻值未明显提高。因此，可接续在步骤S54中判定RRAM存储单元的阻值状态未相应地切换，并执行步骤S440以对RRAM存储单元进行复原操作。
另外，若在步骤S53b中判断存储单元电流的电流数值(I)小于第二门限值(T2)，即代表存储单元电流的电流数值(I)出现明显降低。换言之，RRAM存储单元的阻值已因应于上述温和重置操作而明显升高，因此可接续执行步骤S52来对RRAM存储单元作进一步测试。步骤S52的细节可参照前述实施例的教示，在此不再赘述。
如同前述实施例所教示的内容，若步骤S52的判断结果为是，则可接续在步骤S55中判定RRAM存储单元的阻值状态已相应地切换，并执行步骤S450以判定RRAM存储单元处于健康状态。相反地，若步骤S52的判断结果为否，则可接续在步骤S54中判定RRAM存储单元的阻值状态未相应地切换，并执行步骤S440以对RRAM存储单元进行复原操作。
由上可知，本发明实施例提出的方法可依据存储单元电流的电流数值(I)所属区间来对RRAM存储单元进行相应的测试性操作，藉以确认RRAM存储单元的阻值状态是否能够正常地反应于重置操作和/或设定操作而确实地切换。若否，则可对RRAM存储单元进行复原操作以复原其中的导电丝。藉此，可提早找出即将卡在LRS的RRAM存储单元，从而避免此RRAM存储单元因卡在LRS而失去存储数据的能力。
在其他实施例中，本领域技术人员也可基于以上教示而采用更多或更少的门限值来定义出更多或更少的区间，并也可依据电流数值(I)所在的区间来对RRAM存储单元进行步骤S51a、S52或S53a及其后续步骤。
请参照图6，其是依据图5示出的另一RRAM检测方法流程图。在本实施例中，是将递增的第一门限值(T1)、第二门限值(T2)、第三门限值(T3)及第四门限值(T4)分别代入具体的数值(例如，3μA、10μA、13μA及17μA)以进行更为具体的说明，但其并非用以限定本发明可能的实施方式。
概略而言，图6所示的方法可通过步骤S61b、S61c、S61d、S61e来判断电流数值(I)是位于哪个区间，并相应地决定应对RRAM存储单元进行何种测试性操作。
如图6所示，在执行步骤S410以取得RRAM存储单元的存储单元电流之后，可接续进行步骤S61a以设定重置操作的次数(即，前述实施例教示的n值)。在不同的实施例中，设计者可依需求而决定n值(例如，8)。需注意的是，n值不可过大，否则可能会在对RRAM存储单元反复进行多次测试性的重置操作之后，对RRAM存储单元造成永久性的破坏。
在决定n值后，可在步骤S61b中判断存储单元电流的电流数值(I)是否小于T1(即，3μA)。若是，即代表RRAM存储单元已处于HRS，因而可接续进行步骤S55及S450，其细节可参照前述实施例的教示，于此不再赘述。
若电流数值(I)不小于T1，可接续进行步骤S61c以判断电流数值(I)是否大于T4(即，17μA)。若是，即代表RRAM存储单元的阻值状态可能已在LRS。此时，可通过执行步骤S63a、S63b、S63c、S63d、S63e来对RRAM存储单元作进一步测试。
在步骤S63a中，可对RRAM存储单元进行一次重置操作，并在步骤S63b中递减n值。在步骤S63c中，若n值已递减至0(即，已对RRAM存储单元连续进行n次重置操作)，则可接续进行步骤S55及S450。反之，若n值尚未递减至0，则可在步骤S63d中判断电流数值(I)是否小于T1(即，3μA)，若是，即代表RRAM存储单元已处于HRS，故可直接接续进行步骤S55及S450。
相反地，若在步骤S63d中判断电流数值(I)未小于T1(即，3μA)，则可接续在步骤S63e中判断电流数值(I)是否大于T3(即，13μA)。若是，即代表RRAM存储单元的阻值几乎没有因应于步骤S63a中的重置操作而提高(也即可能卡在LRS)，因而可接续进行步骤S54及S440以进行复原操作，其细节请参照前述实施例的教示。
另一方面，若在步骤S63e中判断电流数值(I)未大于T3(即，13μA)，则代表RRAM存储单元的阻值可能已些微地提高，因此可返回步骤S63a以再次对RRAM存储单元进行一次重置操作，并可再次通过步骤S63b至S63e来判断RRAM存储单元的阻值是否已因应于步骤S63a中的重置操作而明显提高。
在步骤S61c中，若判断电流数值(I)未大于T4(即，17μA)，则可接续进行步骤S61d以判断电流数值(I)是否大于T2(即，10μA)。若否，即代表RRAM存储单元的阻值可能偏高，因而可在步骤S51a中对RRAM存储单元进行设定操作以试图降低RRAM存储单元的阻值。之后，可在步骤S62中判断电流数值(I)是否相应地改变为高于T3(即，13μA)。若否(即，I<T3)，即代表RRAM存储单元的阻值状态并未确切地因应于设定操作而切换为足够低的状态，因而可进行步骤S54及S440以进行复原操作。
另一方面，若在步骤S62中判断电流数值(I)高于T3(即，13μA)，则可接续进行步骤S63a至S63e来对RRAM存储单元作进一步测试，其细节在此不再赘述。
在步骤S61d中，若判断电流数值(I)高于T2(即，10μA)，则可接续进行步骤S61e以判断电流数值(I)是否高于T3(即，13μA)。若否，代表RRAM存储单元的阻值状态不高也不低，故可接续进行步骤S63a至S63e来对RRAM存储单元作进一步测试，其细节在此不再赘述。若是，即代表RRAM存储单元的阻值状态可能相当接近LRS，因此可相应地执行步骤S53a以对RRAM存储单元进行第一类重置操作(即，温和重置操作)。之后，可在步骤S61f中判断电流数值(I)是否高于T2(即，10μA)。若是，代表存储单元电流的电流数值(I)未明显降低，也即RRAM存储单元的阻值未明显提高。因此，可接续执行步骤S54及S440以对RRAM存储单元进行复原操作。
另一方面，若在步骤S61f中判断电流数值(I)低于T2(即，10μA)，即代表存储单元电流的电流数值(I)出现明显降低。换言之，RRAM存储单元的阻值已因应于上述温和重置操作而明显升高，因此可接续执行步骤S63a至S63e来对RRAM存储单元作进一步测试，其细节在此不再赘述。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附权利要求所界定者为准。

Claims (10)

1.一种电阻式随机存取存储单元的检测方法，其特征在于，包括：
取得电阻式随机存取存储单元，并测量所述电阻式随机存取存储单元的存储单元电流；
当所述存储单元电流的电流数值大于第一门限值时，对所述电阻式随机存取存储单元进行多个重置操作及设定操作的至少其中之一者；
判断所述电阻式随机存取存储单元的阻值状态是否在经历所述多个重置操作及所述设定操作的至少其中之一者之后相应地切换；
若否，对所述电阻式随机存取存储单元进行复原操作以复原所述电阻式随机存取存储单元，其中所述复原操作包括特定重置操作，所述对所述电阻式随机存取存储单元进行复原操作以复原所述电阻式随机存取存储单元的步骤包括：
对所述电阻式随机存取存储单元进行所述特定重置操作，其中所述特定重置操作的重置电压高于所述多个重置操作的重置电压；以及
若是，判定所述电阻式随机存取存储单元处于健康状态。
2.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其特征在于，在判定所述电阻式随机存取存储单元处于所述健康状态之后，还包括：
依据数据写入请求而对所述电阻式随机存取存储单元进行实际设定操作或实际重置操作。
3.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其特征在于，对所述电阻式随机存取存储单元进行所述多个重置操作及所述设定操作的至少其中之一者，并判断所述电阻式随机存取存储单元的所述阻值状态是否在经历所述多个重置操作及所述设定操作的至少其中之一者之后相应地切换的步骤包括：
当所述存储单元电流的所述电流数值介于所述第一门限值及第二门限值之间时，对所述电阻式随机存取存储单元进行所述设定操作，并判断所述存储单元电流的所述电流数值是否相应地改变为高于第三门限值，其中所述第三门限值大于所述第二门限值，而所述第二门限值大于所述第一门限值；
若否，判定所述电阻式随机存取存储单元的所述阻值状态未相应地切换。
4.根据权利要求3所述的电阻式随机存取存储单元的检测方法，其特征在于，若所述存储单元电流的所述电流数值在经历所述设定操作之后已相应地改变为高于所述第三门限值，对所述电阻式随机存取存储单元进行所述多个重置操作，并判断所述存储单元电流的所述电流数值是否在经历所述多个重置操作之一后相应地切换为低于所述第一门限值；
若是，判定所述电阻式随机存取存储单元的所述阻值状态已相应地切换；以及
若否，判定所述电阻式随机存取存储单元的所述阻值状态未相应地切换。
5.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其特征在于，对所述电阻式随机存取存储单元进行所述多个重置操作及所述设定操作的至少其中之一者，并判断所述电阻式随机存取存储单元的所述阻值状态是否在经历所述多个重置操作及所述设定操作的至少其中之一者之后相应地切换的步骤包括：
当所述存储单元电流的所述电流数值介于第二门限值及第三门限值之间，或是大于第四门限值时，对所述电阻式随机存取存储单元进行所述多个重置操作，并判断所述存储单元电流的所述电流数值是否在经历所述多个重置操作之一后相应地切换为低于所述第一门限值，其中所述第四门限值大于所述第三门限值，所述第三门限值大于所述第二门限值，而所述第二门限值大于所述第一门限值；
若是，判定所述电阻式随机存取存储单元的所述阻值状态已相应地切换；以及
若否，判定所述电阻式随机存取存储单元的所述阻值状态未相应地切换。
6.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其特征在于，所述多个重置操作包括第一类重置操作及多个第二类重置操作，且对所述电阻式随机存取存储单元进行所述多个重置操作及所述设定操作的至少其中之一者，并判断所述电阻式随机存取存储单元的所述阻值状态是否在经历所述多个重置操作及所述设定操作的至少其中之一者之后相应地切换的步骤包括：
当所述存储单元电流的所述电流数值介于第三门限值及第四门限值之间时，对所述电阻式随机存取存储单元进行所述第一类重置操作，其中所述第一类重置操作的重置电压低于所述多个第二类重置操作的重置电压；
判断所述存储单元电流的所述电流数值是否在经历所述第一类重置操作之后高于第二门限值，其中所述第四门限值大于所述第三门限值，所述第三门限值大于所述第二门限值，而所述第二门限值大于所述第一门限值；
若是，判定所述电阻式随机存取存储单元的所述阻值状态未相应地切换。
7.根据权利要求6所述的电阻式随机存取存储单元的检测方法，其特征在于，若所述存储单元电流的所述电流数值在经历所述第一类重置操作之后未高于所述第二门限值，对所述电阻式随机存取存储单元进行所述多个第二类重置操作，并判断所述存储单元电流的所述电流数值是否在经历所述多个第二类重置操作之一后相应地切换为低于所述第一门限值；
若是，判定所述电阻式随机存取存储单元的所述阻值状态已相应地切换；以及
若否，判定所述电阻式随机存取存储单元的所述阻值状态未相应地切换。
8.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其特征在于，所述复原操作还包括成型操作以及另一重置操作，对所述电阻式随机存取存储单元进行所述复原操作以复原所述电阻式随机存取存储单元中的步骤还包括：
在对所述电阻式随机存取存储单元进行所述特定重置操作后，对所述电阻式随机存取存储单元进行所述成型操作；以及
对所述电阻式随机存取存储单元进行所述另一重置操作，其中所述另一重置操作的重置电压低于所述特定重置操作的重置电压。
9.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其特征在于，所述多个重置操作的数量低于8次。
10.根据权利要求1所述的电阻式随机存取存储单元的检测方法，其中当所述存储单元电流的所述电流数值大于所述第一门限值，判定所述电阻式随机存取存储单元是否处于所述健康状态。
CN201810716934.3A 2018-07-03 2018-07-03 电阻式随机存取存储单元的检测方法 Active CN110675906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810716934.3A CN110675906B (zh) 2018-07-03 2018-07-03 电阻式随机存取存储单元的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810716934.3A CN110675906B (zh) 2018-07-03 2018-07-03 电阻式随机存取存储单元的检测方法

Publications (2)

Publication Number Publication Date
CN110675906A CN110675906A (zh) 2020-01-10
CN110675906B true CN110675906B (zh) 2021-10-08

Family

ID=69065760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810716934.3A Active CN110675906B (zh) 2018-07-03 2018-07-03 电阻式随机存取存储单元的检测方法

Country Status (1)

Country Link
CN (1) CN110675906B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101569011A (zh) * 2006-12-28 2009-10-28 松下电器产业株式会社 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
CN103915109A (zh) * 2008-10-31 2014-07-09 美光科技公司 存储器装置、电路和用于操作电路的方法
EP2562763A3 (en) * 2011-08-22 2014-11-12 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
CN105097021A (zh) * 2014-05-22 2015-11-25 华邦电子股份有限公司 电阻式存储器的形成以及测试方法
US9214631B2 (en) * 2011-07-22 2015-12-15 SK Hynix Inc. Resistive RAM, method for fabricating the same, and method for driving the same
CN105264607A (zh) * 2013-03-15 2016-01-20 高通股份有限公司 使用参考单元和共同感测路径来读取存储器单元

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6482959B2 (ja) * 2015-06-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101569011A (zh) * 2006-12-28 2009-10-28 松下电器产业株式会社 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
CN103915109A (zh) * 2008-10-31 2014-07-09 美光科技公司 存储器装置、电路和用于操作电路的方法
US9214631B2 (en) * 2011-07-22 2015-12-15 SK Hynix Inc. Resistive RAM, method for fabricating the same, and method for driving the same
EP2562763A3 (en) * 2011-08-22 2014-11-12 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
CN105264607A (zh) * 2013-03-15 2016-01-20 高通股份有限公司 使用参考单元和共同感测路径来读取存储器单元
CN105097021A (zh) * 2014-05-22 2015-11-25 华邦电子股份有限公司 电阻式存储器的形成以及测试方法

Also Published As

Publication number Publication date
CN110675906A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US11024378B2 (en) Memory systems and memory programming methods
Chen et al. RRAM defect modeling and failure analysis based on march test and a novel squeeze-search scheme
TWI616874B (zh) 感測電阻式切換記憶體裝置中之資料
US9001561B2 (en) Performing forming processes on resistive memory
JP2016027519A (ja) 特性を保持する選択装置を利用する不揮発性メモリ装置の検出
JP2023508514A (ja) メモリセルの三状態プログラミング
WO2011133139A1 (en) Refreshing memristive systems
US10460800B2 (en) Data sensing in crosspoint memory structures
EP1323167A1 (en) A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method
AU2001290357A1 (en) A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
Kannan et al. Detection, diagnosis, and repair of faults in memristor-based memories
US10839899B2 (en) Power on reset method for resistive memory storage device
US20230385623A1 (en) Method and apparatus for defect-tolerant memory-based artificial neural network
Fieback et al. Intermittent undefined state fault in RRAMs
CN114762046A (zh) 用于读取存储器单元的系统及方法
US9911495B2 (en) Memory cell having resistive and capacitive storage elements
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
JPH0358400A (ja) 半導体不揮発性メモリ
CN110675906B (zh) 电阻式随机存取存储单元的检测方法
JP2013048004A (ja) 抵抗変化型素子の抵抗状態変化方法
US10468100B1 (en) Detecting method for a resistive random access memory cell
Shih et al. Training-based forming process for RRAM yield improvement
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
US10490272B2 (en) Operating method of resistive memory element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant