KR101176542B1 - 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 - Google Patents
비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 Download PDFInfo
- Publication number
- KR101176542B1 KR101176542B1 KR1020060019915A KR20060019915A KR101176542B1 KR 101176542 B1 KR101176542 B1 KR 101176542B1 KR 1020060019915 A KR1020060019915 A KR 1020060019915A KR 20060019915 A KR20060019915 A KR 20060019915A KR 101176542 B1 KR101176542 B1 KR 101176542B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- type semiconductor
- semiconductor oxide
- electrode
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 23
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 16
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910005855 NiOx Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자에 관한 것이다. 비휘발성 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 형성된 제 1형 반도체 산화층; 상기 제 1형 반도체 산화층 상에 형성된 제 2형의 반도체 산화층; 및 상기 제 2형 반도체 산화층 상에 형성된 상부 전극;을 포함하는 비휘발성 메모리 소자 이를 포함하는 비휘발성 메모리 어레이를 제공한다.
Description
도 1a는 종래 기술에 의한 저항성 메모리 소자의 구조를 나타낸 단면도이다.
도 1b는 실리콘 다이오드 및 산화물 다이오드의 전기적 특성을 나타낸 그래프이다.
도 2a는 본 발명의 실시예에 의한 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자의 구조를 나타낸 단면도이다.
도 2b는 본 발명의 실시예에 의한 자기 존재 다이오드를 크로스 포인트(cross-point) 어레이 구조로 나타낸 사시도이다.
도 3a는 저항성 메모리 소자의 전기적인 특성을 나타낸 I-V 그래프이다.
도 3b는 전이금속 산화물의 증착시 사용하는 산소의 분압에 따른 저항 값을 나타낸 그래프이다.
도 4a는 도 1a의 종래 기술에 의한 저항성 메모리 소자에서 다이오드의 전기적인 특성을 나타낸 그래프이다.
도 4b는 도 1a의 종래 기술에 의한 저항성 메모리 소자에서 스위칭 특성을 나타낸 그래프이다.
도 4c는 도 1a의 종래 기술에 의한 저항성 메모리 소자의 전기적인 동작 특 성을 나타낸 그래프이다.
도 5는 본 발명의 실시예에 의한 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자의 전기적인 특성을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 하부 전극 12a... n형 반도체층
12b... b형 반도체층 13... 중간 전극
14... 산화층 15... 상부 전극
21... 제 2저항층 22... 제 1산화층
23... 제 2산화층 24... 상부 전극
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 고밀도 비휘발성 메모리 소자를 구현하기 위하여 별도로 형성된 트랜지스터 및 다이오드가 필요없이 간단한 구조로 구동할 수 있는 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이에 관한 것이다.
반도체 메모리 소자는 단위 면적당 많은 수의 메모리 셀이 형성되어 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하다. 따라서, 이를 위해 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.
통상 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, DRAM의 경우에는 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다. 반면에 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(Resistance Random Access Memory) 등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다. PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식이며, 한 개의 저항체와 한 개의 스위치(트랜지스터)를 지닌 구조를 지니고 있다. PRAM에 사용되는 저항체는 캘코게나이드(calcogenide) 저항체인데, 이는 형성 온도를 조절하여 결정 질 또는 비정질 상태가 된다. 통상 비정질 상태에서의 저항이 결정질일 때보다 높으므로 이를 이용하여 메모리 소자를 형성시키는 것이다.
RRAM(resistance random access memory)은 주로 전이 금속 산화물의 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것으로, 도 1a는 일반적인 구조의 저항 변환 물질을 이용한 RRAM 소자의 구조를 나타낸 것이다.
도 1a를 참조하면, 기판(11) 상에 n형 반도체층(12a), p형 반도체(12b), 중간 전극(13), 산화층(14) 및 상부 전극(15)이 순차적으로 형성되어 있다. 여기서, 하부 전극(12), 중간 전극(13) 및 상부 전극(15)은 일반적인 전도성 물질로 형성된 것이다. 산화층(14)은 메모리 노드로 작용하는 것으로 통상 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물로 형성된다. 구체적인 물질을 예로 들면, 산화층(14)은 ZnO, TiO2, Nb2O5, ZrO2 또는 NiO 등을 이용하여 형성시킬 수 있다.
산화층(14)의 양쪽에 전극이 형성된 구조로 메모리 노드로 동작할 수 있으나, 어레이 구조의 메모리 소자를 구동시키기 위해서는 별도의 스위치(switch) 구조가 필요하다. 따라서, 통상 메모리 소자는 트랜지스터 구조체 또는 다이오드 구조체와 연결된 구조를 지니고 있다. 다이오드 구조체에 비해 트랜지스터 구조체는 제조 공정이 복잡하여, 고밀도의 메모리 어레이 제조에 한계가 있다. 매우 간단한 메모리 어레이 구조인 크로스 포인트(cross-point)형 구조에서는 다이오드 구조체가 주로 채택된다. 도 1a의 n형 반도체층(12a) 및 p형 반도체층(12b)은 다이오드 구조체를 나타낸 것이다.
통상적으로 많이 사용되는 다이오드는 실리콘 다이오드 및 산화물 다이오드가 있다. 도 1b는 실리콘 다이오드 및 산화물 다이오드의 전기적 특성을 나타낸 그래프이다. 도 1b를 참조하면, 실리콘 다이오드는 비교적 높은 전류 밀도( ~ 107/cm2)를 지니고 있으며, 산화물 다이오드는 상대적으로 낮은 전류 밀도( ~ 103/cm2)를 지니고 있음을 알 수 있다. 그러나 제조 공정 측면에서 살펴보면, 도 1b와 같은 구조에서 다이오드 구조체는 하부 전극(11), 구체적으로 금속 상에 형성되어야하는데, 실리콘 다이오드는 금속층 상에 적층이 매우 어렵다. 섭씨 약 1000도에서 레이저 어닐링 공정에 의해 실시를 하는 경우가 있으나, 실용화에 적합하지 못한 단점이 있다. 산화물 다이오드는 금속 위에 형성은 가능하지만 전류 밀도가 비교적 낮은 단점이 있다.
이와 같은 다이오드 구조체를 크로스 포인트형 메모리 소자 어레이 내에 형성하기 위해서는 적층 공정 및 식각 공정 등이 반복적으로 행해져야 하므로 도 1a와 같이 많은 적층 구조를 지닌 경우에는 수율이 보장되며 안정적으로 동작하는 어레이 구조의 메모리 소자를 구현하기 어려운 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여, 간단한 구조로 형성시킨 저항성 메모리 내에 다이오드 구조체의 형성이 유도된 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
비휘발성 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 형성된 제 1형 반도체 산화층;
상기 제 1형 반도체 산화층 상에 형성된 제 2형의 반도체 산화층; 및
상기 제 2형 반도체 산화층 상에 형성된 상부 전극;을 포함하는 비휘발성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 제 1형 또는 제 2형 반도체 산화층은 각각 p형 또는 n형 반도체로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 n형은 TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 어느 하나를 포함하여 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 p형은 NiO인 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1형 반도체 산화층과 제 2형 반도체 산화층은 상호 p-n 다이오드 결합인 것을 특징으로 한다.
본 발명에 있어서, 상기 하부전극과 제 1형 반도체 산화층은 쇼트키 다이오드 결합 또는 상기 상부 전극과 제 2형 반도체 산화층은 쇼트키 다이오드 결합인 것을 특징으로 한다.
본 발명에 있어서, 제 1형 또는 제 2형 반도체 산화층은 전이 금속 산화물 로 형성된 것을 특징으로 한다.
또한 본 발명에서는, 제 1방향으로 형성된 제 1전극;
상기 제 1전극과 교차하는 제 2방향으로 형성된 제 2전극;
상기 제 1전극 및 상기 제 2전극 사이에 순차적으로 형성된 제 1형 반도체 산화층 및 제 2형 반도체 산화층;을 포함하는 비휘발성 메모리 어레이를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이에 대해 보다 상세하게 설명하고자 한다. 여기서, 도면에 도시된 각 층의 두께 및 폭은 설명을 위하여 다소 과장되게 표현되었음을 유의하여야 한다.
도 2a는 본 발명의 실시예에 의한 비휘발성 메모리 소자를 나타낸 단면도이다.
도 2a를 참조하면, 본 발명의 실시예에 의한 비휘발성 메모리 소자는 하부 전극(21), 제 1산화층(22), 제 2산화층(23) 및 상부 전극(24)이 순차적으로 형성된 구조를 지니고 있다. 하부 전극(21) 또는 상부 전극(24)은 전기 전도성을 지닌 금속 또는 금속 산화물로 형성되며, 구체적으로 Ir, Ru, Pt 또는 이들의 산화물로 형성된다. 제 1산화층(21)은 n형 또는 p형 반도체 물질로 형성된다. 제 2산화층(22)은 기본적으로 가변 저항 특성을 지닌 물질, 구체적으로 전이금속 산화물로 형성한다.
제 2산화층(22)을 구성하는 가변 저항을 지닌 전이 금속 산화물의 특징에 대해 도 3a 및 도 3b를 참조하여 설명하면 다음과 같다. 도 3a에서는 일반적인 가변 저항 특성을 지닌 전이 금속 산화물로 형성된 산화층을 포함하는 메모리 소자의 전기적 특징을 나타낸 그래프이다.
도 3a를 참조하면 가변 저항 특성을 지닌 전이 금속 산화물의 I-V 그래프에서는 두 개의 전류-전압 곡선을 나타내고 있다. 구체적으로 G1 곡선은 산화층의 저항 값이 낮은 상태의 경우이며, 동일 전압에서 산화층에 흐르는 전류 값이 큰 경우이다. G2 곡선은 산화층의 저항 값이 높아진 경우이며, 동일 전압에서 산화층에 흐르는 전류 값이 큰 경우이다. 0V 에서 V1 까지 점차 인가 전압을 증가시키면서 전류 값을 측정하면 G1 곡선을 따라 전압의 크기에 비례하여 증가한다. 그런데, V1 전압을 인가하면 전류 값이 감소하여 G2 곡선을 따라 변하게 된다. 그리고, V2 전압을 인가하는 경우 다시 전류 값은 G1 곡선을 따라 증가한다. 여기서, G1 곡선의 특성을 따른 저항 상태를 제 1저항 상태라하고, G2 곡선의 특성을 따른 저항 상태를 제 2저항 상태라 한다. 즉 V1 ≤ V ≤ V2 범위에서 저항층의 저항은 급격히 증가함을 할 수 있다.
그리고, 전이 금속 산화물의 메모리 특성은 다음과 같이 확인할 수 있다. 먼저, V1 ≤ V ≤ V2 범위에서 전압을 인가한 뒤, V1 보다 작은 범위의 전압을 인가하면, G2 곡선에 따른 전류 값이 검출되며, V2 < V 범위에서 전압을 인가한 뒤, V1 보다 작은 범위의 전압을 인가하면. G1 곡선에 따른 전류 값이 검출된다. 따라서, 이러한 특성을 이용하면 메모리 소자로 사용할 수 있게 되는 것이다.
도 3b는 전이 금속 산화물인 NiO 제조 공정 시 산소 분압에 따른 전이 금속 산화물의 특성을 조사한 그래프이다. 도 3b를 참조하면, 산소의 분압이 매우 낮은 영역(A)는 일반적인 Ni과 유사한 특성을 지니고 있다. 산소의 분압이 증가할수록 저항 값도 증가한다. 산소의 분압이 약 3% 내지 10%인 영역(B)는 스위칭 특성을 지닌 메모리 소자로 사용될 수 있는 영역이며, 산소 분압이 5%를 넘어서 증가하는 경우, 오히려 저항 값이 감소하는 현상을 나타냄을 알 수 있다. 산소 분압이 10% 이상인 영역(C)은 저항 값이 점차 감소하는 현상을 나타내고 있으며, 이 영역에서 형성되는 NiOx는 threshold 스위칭 특성을 지니고 있으며, 점차 p형 물질화된다.
본 발명의 제 2산화층(23) 물질로 NiO를 사용하고자 하는 경우에는 도 3b의 B 영역과 같이 메모리 스위칭 특성을 나타내도록 형성하는 것이 바람직하다. B 영역의 NiOx는 p형 산화물이 아니므로 다이오드 특성을 보이지 않으나, NiOx를 n형 산화물로 형성된 제 1산화층(22) 상에 형성한 뒤, 이를 수백도의 온도에서 열처리를 실시하면 제 1산화층(22) 및 제 2산화층(23)의 계면에서 p-n 접합 구조가 형성된다.
결과적으로 제 1산화층(22) 및 제 2산화층(23)의 계면은 p-n 접합 구조가 형성되어 다이오드로서의 기능을 지니게 되며, 제 2산화층(23)은 도 3a와 같이 메모리 스위칭 특성을 지니고 있으므로 메모리 노드로서의 기능을 지니게 된다. 구체적으로 가변 저항 특징을 지닌 전이 금속산화물은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 등이 있다. 여기서, 메모리 스위칭 특성을 지닌 대부분의 전이 금속 산화물들은 산소의 분압을 조절하여 n형 산화물로 사용될 수 있으며, NiO는 도 3b에 나타낸 바와 같이 C 영역에서 p형 산화물로 사용될 수 있다. 따라서, 제 2산화 층(23)을 메모리 스위칭 특성을 지닌 TiO2, ZnO 또는 CoO로 형성시킨 경우에는 제 1산화층은 p형 물질로 형성시키며 예를 들어 NiO로 형성할 수 있다. 본 발명의 실시예에 의한 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자의 각 층의 두께는 수 나노미터 내지 수백 나노미터 두께로 제한 없이 형성될 수 있다. 그리고, 하부 전극(21)과 제 1산화층(22)은 쇼트키 다이오드 결합을 하거나, 상부 전극(24)과 제 2산화층(23)은 쇼트키 다이오드 결합인 것이 바람직하다.
도 2b는 본 발명의 실시예에 의한 비휘발성 메모리 소자를 포함하는 크로스 포인트형(cross-point type) 메모리 어레이를 나타낸 도면이다. 여기서 각각의 단위 셀은 도 2a에 나타낸 구조를 포함하고 있으며, 부재 번호 20 및 25번은 각각 하부 전극(21) 및 상부 전극(24)과 연결된 공통 전극을 나타낸다. 물론, 하부 전극(21) 및 상부 전극(24) 자체를 공통 전극으로 형성하는 것도 가능하다. 이 경우 제 1방향으로 형성된 하부 전극(21), 하부 전극과 교차하는 방향으로 형성된 상부 전극(24) 사이에 형성된 제 1산화층(22) 및 제 2산화층(23)을 포함하는 구조가 된다.
종래 기술에 의해 형성한 메모리 소자 및 본 발명의 실시예에 의한 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자의 전기적인 특징을 도 4a 내지 도 4c 및 도 5에 나타내었다.
도 4a 내지 도 4c는 도 1a에 나타낸 종래 기술에 의한 메모리 소자의 전기적인 특성을 나타낸 그래프이다.
도 4a는 다이오드 구조체의 전기적인 특징만을 나타냈다. 여기서 사용된 시 편은 하부 전극 상에 TiO2를 약 20nm 두께로 적층하여 n형 반도체층을 형성하고, 그 상부에 NiO를 약 10nm 두께로 적층하여 n형 반도체층으로 형성한 것이다. 이때의 NiO는 도 3b의 C 영역에 해당하는 것이다. 도 4a를 참조하면 다이오드 특성의 그래프가 얻어짐을 알 수 있다. 도 4b는 도 3b의 B 영역에 해당하는 NiO의 I-V 곡선을 나타낸 것으로, 메모리 스위칭 특성의 그래프를 얻을 수 있다. 도 4c는 도 1b에 나타낸 종래 기술에 의한 다이오드 구조체 상에 메모리 스위칭 소자를 형성시킨 뒤 I-V 특성을 나타낸 그래프이다. 구체적으로 대상 시편은 TiO2로 형성된 n형 반도체층 상에, NiO로 형성된 p형 반도체층, 중간 전극층 및 NiO 산화층을 순차적으로 적층한 것이다. 0 V 이상의 영역에서는 메모리 스위칭 특성 그래프를 얻을 수 있으며, 0 V 이하에서는 메모리 스위칭 특성이 나타나지 않는 것을 알 수 있다.
도 5는 본 발명의 실시예에 의한 자기 존재 다이오드 특성을 지닌 비휘발성 메모리 소자의 전기적인 특성을 나타낸 그래프이다. 여기서 사용된 시편은 TiO2를 제 1산화층으로 형성시키고, 도 3b의 B 영역에 해당하는 NiO를 제 2산화층으로 형성시킨 것이다.
도 5를 참조하면 0 V 이상의 영역에서는 저항 변환 물질을 포함하는 메모리 소자의 스위칭 특성을 나타내고 있으며, 0 V 이하의 영역에서는 메모리 스위칭 특성이 나타나지 않은 것을 알 수 있다. 이는 별도로 다이오드를 형성한 뒤, 그 상부에 메모리 구조체를 형성한 시편에 관한 도 4c의 결과와 유사하게 나타난 것을 알 수 있다. 따라서, 어닐링 공정에 의하여 제 1산화층인 TiO2 및 제 2산화층인 NiO 사 이 계면에 p-n 접합 구조를 유도하여 다이오드와 유사한 특성을 지닐 수 있게 하면서 NiO 자체의 메모리 스위칭 구조를 유지하는 것이 가능함을 확인할 수 있다. 결과적으로, 별도의 다이오드를 형성하지 않으며, 메모리 소자 내에서 다이오드 기능을 행할 수 있는 영역을 구현하는 것이 가능하다.
본 발명의 실시예에 의한 자기 존재 다이오드 특성을 가지는 메모리 소자의 제조 공정은 종래의 일반적인 DRAM 제조 공정 등의 많이 알려진 반도체 공정을 그대로 이용할 수 있다. 따라서, 그 제조 공정이 매우 간단하여 높은 생산성을 유지하면서, 제조 단가를 낮출 수 낮다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 장점을 지니고 있다.
첫째, 비휘발성 메모리의 단위 셀 구조에서 별도의 트랜지스터 또는 다이오드와 같은 스위칭 소자가 필요치 않아 그 구조가 매우 간단하며, 또한 3D구조의 스택(stack) 형태로도 제작 시 효과적으로 공정을 수행할 수 있는 장점이 있다. 즉, 메모리 노드 자체가 스위칭 소자 역할까지 함으로써 셀 구조를 간단히 구현할 수 있다.
둘째, 종래의 일반적인 반도체 공정을 그대로 이용할 수 있으므로, 그 제조 공정이 매우 간단하여 생산성을 높이며 제조 단가를 낮출 수 낮다.
셋째, 간단한 구조의 다이오드 특성을 지닌 메모리 소자를 어레이 구조로 형성함으로써 높은 집적도를 지닌 메모리 어레이의 구현이 가능하다.
Claims (14)
- 비휘발성 메모리 소자에 있어서,하부 전극;상기 하부 전극 상에 형성된 제 1형 반도체 산화층;상기 제 1형 반도체 산화층 상에 형성되고 메모리 스위칭 특성을 지닌 전이금속 산화물로 형성된 제 2형 반도체 산화층; 및상기 제 2형 반도체 산화층 상에 형성된 상부 전극;을 포함하며, 상기 제 1형 반도체 산화층 및 상기 제 2형 반도체 산화층 사이 계면에 p-n 접합이 형성된 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 제 1형 또는 제 2형 반도체 산화층은 각각 p형 또는 n형 반도체로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 2항에 있어서,상기 n형은 TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 어느 하나를 포함하여 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 2 항에 있어서,상기 p형은 NiO인 것을 특징으로 하는 비휘발성 메모리 소자.
- 삭제
- 제 1항에 있어서,상기 하부전극과 제 1형 반도체 산화층은 쇼트키 다이오드 결합 또는 상기 상부 전극과 제 2형 반도체 산화층은 쇼트키 다이오드 결합인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,제 1형 반도체 산화층은 전이 금속 산화물로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1방향으로 형성된 제 1전극;상기 제 1전극과 교차하는 제 2방향으로 형성된 제 2전극;상기 제 1전극 및 상기 제 2전극 사이에 순차적으로 형성된 제 1형 반도체 산화층 및 제 2형 반도체 산화층;을 포함하며, 상기 제 2형 반도체 산화층은 메모리 스위칭 특성을 지닌 전이금속 산화물로 형성되며, 상기 제 1형 반도체 산화층 및 상기 제 2형 반도체 산화층 사이 계면에 p-n 접합이 형성된 비휘발성 메모리 어레이.
- 제 8항에 있어서,상기 제 1형 또는 제 2형 반도체 산화층은 각각 p형 또는 n형 반도체로 형성된 것을 특징으로 하는 비휘발성 메모리 어레이.
- 제 9항에 있어서,상기 n형은 TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 어느 하나를 포함하여 형성된 것을 특징으로 하는 비휘발성 메모리 어레이.
- 제 9 항에 있어서,상기 p형은 NiO인 것을 특징으로 하는 비휘발성 메모리 어레이.
- 삭제
- 제 8항에 있어서,상기 제 1전극과 상기 제 1형 반도체 산화층은 쇼트키 다이오드 결합 또는 상기 제 2전극과 상기 제 2형 반도체 산화층은 쇼트키 다이오드 결합인 것을 특징으로 하는 비휘발성 메모리 어레이.
- 제 8항에 있어서,제 1형 반도체 산화층은 전이 금속 산화물로 형성된 것을 특징으로 하는 비휘발성 메모리 어레이.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060019915A KR101176542B1 (ko) | 2006-03-02 | 2006-03-02 | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 |
| CN2006101321005A CN101030622B (zh) | 2006-03-02 | 2006-10-24 | 非易失存储器件和非易失存储器阵列 |
| US11/711,616 US7943926B2 (en) | 2006-03-02 | 2007-02-28 | Nonvolatile memory device and nonvolatile memory array including the same |
| JP2007052433A JP4588734B2 (ja) | 2006-03-02 | 2007-03-02 | 不揮発性メモリ素子及びそれを備えるメモリアレイ |
| US12/929,121 US8350262B2 (en) | 2006-03-02 | 2011-01-03 | Nonvolatile memory device and nonvolatile memory array including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060019915A KR101176542B1 (ko) | 2006-03-02 | 2006-03-02 | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070090328A KR20070090328A (ko) | 2007-09-06 |
| KR101176542B1 true KR101176542B1 (ko) | 2012-08-24 |
Family
ID=38470762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060019915A KR101176542B1 (ko) | 2006-03-02 | 2006-03-02 | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7943926B2 (ko) |
| JP (1) | JP4588734B2 (ko) |
| KR (1) | KR101176542B1 (ko) |
| CN (1) | CN101030622B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101576743B1 (ko) | 2014-08-11 | 2015-12-10 | 포항공과대학교 산학협력단 | 다중 동작을 수행하는 전자 소자 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101176542B1 (ko) * | 2006-03-02 | 2012-08-24 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 |
| JP4868513B2 (ja) * | 2006-07-28 | 2012-02-01 | シャープ株式会社 | 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置 |
| US8508015B2 (en) * | 2007-05-17 | 2013-08-13 | Canterprise Limited | Schottky-like contact and method of fabrication |
| US20090095985A1 (en) * | 2007-10-10 | 2009-04-16 | Samsung Electronics Co., Ltd. | Multi-layer electrode, cross point memory array and method of manufacturing the same |
| JP5557419B2 (ja) * | 2007-10-17 | 2014-07-23 | スパンション エルエルシー | 半導体装置 |
| KR20090080751A (ko) * | 2008-01-22 | 2009-07-27 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
| JPWO2009104239A1 (ja) | 2008-02-18 | 2011-06-16 | 株式会社東芝 | 不揮発性記憶装置及びその製造方法 |
| JP5198146B2 (ja) * | 2008-05-22 | 2013-05-15 | 株式会社東芝 | 不揮発性記憶装置 |
| EP2139054A3 (en) * | 2008-06-25 | 2011-08-31 | Samsung Electronics Co., Ltd. | Memory device and method of manufacturing the same |
| JP4607257B2 (ja) | 2008-12-04 | 2011-01-05 | パナソニック株式会社 | 不揮発性記憶素子及び不揮発性記憶装置 |
| CN101958335B (zh) * | 2009-07-16 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器及制造方法、编程方法 |
| KR20110061912A (ko) | 2009-12-02 | 2011-06-10 | 삼성전자주식회사 | 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치 |
| KR20110074354A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전자주식회사 | 메모리소자 및 그 동작방법 |
| US8847186B2 (en) * | 2009-12-31 | 2014-09-30 | Micron Technology, Inc. | Self-selecting PCM device not requiring a dedicated selector transistor |
| KR101124403B1 (ko) * | 2010-06-11 | 2012-03-20 | 광주과학기술원 | 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 |
| JP5566217B2 (ja) * | 2010-07-30 | 2014-08-06 | 株式会社東芝 | 不揮発性記憶装置 |
| WO2012057499A2 (ko) * | 2010-10-26 | 2012-05-03 | 한양대학교 산학협력단 | 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리 |
| CN102694118A (zh) * | 2011-03-22 | 2012-09-26 | 中国科学院微电子研究所 | 阻变存储器及其制造方法 |
| KR101802905B1 (ko) * | 2011-05-31 | 2017-12-01 | 에스케이하이닉스 주식회사 | 쇼트키 다이오드, 그것을 포함하는 저항성 메모리 장치 및 제조방법 |
| CN102214674B (zh) * | 2011-06-10 | 2013-02-13 | 清华大学 | 一种基于soi材料的具有自整流效应的阻变存储器 |
| CN102214790A (zh) * | 2011-06-10 | 2011-10-12 | 清华大学 | 一种具有自整流效应的阻变存储器 |
| JP5351363B1 (ja) | 2011-10-24 | 2013-11-27 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
| WO2013125421A1 (ja) * | 2012-02-21 | 2013-08-29 | 株式会社村田製作所 | 抵抗スイッチングデバイスおよびその製造方法 |
| TWI463641B (zh) * | 2012-02-24 | 2014-12-01 | Nat Applied Res Laboratories | Ultra - high density resistive memory structure and its manufacturing method |
| CN102903845B (zh) * | 2012-09-10 | 2015-05-13 | 北京大学 | 一种阻变存储器及其制备方法 |
| CN102903847B (zh) * | 2012-10-24 | 2014-10-15 | 天津理工大学 | 一种自发生长金属纳米晶颗粒的p／n型叠层阻变存储器 |
| CN106803486A (zh) * | 2012-11-06 | 2017-06-06 | 华邦电子股份有限公司 | 非易失性存储器的制造方法 |
| KR102071710B1 (ko) * | 2013-03-21 | 2020-01-30 | 한양대학교 산학협력단 | 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 |
| CN103400936B (zh) * | 2013-07-30 | 2015-11-18 | 桂林电子科技大学 | 一种n型半导体有机薄膜及肖特基特性自整流阻变存储器 |
| US9793473B2 (en) | 2013-09-05 | 2017-10-17 | Hewlett Packard Enterprise Development Lp | Memristor structures |
| KR102485485B1 (ko) * | 2016-01-08 | 2023-01-06 | 에스케이하이닉스 주식회사 | 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치 |
| US20170365605A1 (en) * | 2016-06-16 | 2017-12-21 | HGST Netherlands B.V. | Non-volatile schottky barrier field effect transistor |
| CN113380881B (zh) * | 2021-05-28 | 2022-12-27 | 复旦大学 | 非易失性存储器及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1914382A1 (de) * | 1969-03-21 | 1971-01-28 | Keller & Knappich Gmbh | Muellwagen |
| US3958262A (en) * | 1971-03-09 | 1976-05-18 | Innotech Corporation | Electrostatic image reproducing element employing an insulating ion impermeable glass |
| KR101051704B1 (ko) * | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
| US7157732B2 (en) | 2004-07-01 | 2007-01-02 | Spansion Llc | Switchable memory diode-a new memory device |
| KR100593750B1 (ko) * | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
| KR100657911B1 (ko) * | 2004-11-10 | 2006-12-14 | 삼성전자주식회사 | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 |
| KR100682908B1 (ko) * | 2004-12-21 | 2007-02-15 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| US7812404B2 (en) * | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| US20060250836A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | Rewriteable memory cell comprising a diode and a resistance-switching material |
| US7816659B2 (en) * | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
| US8106375B2 (en) * | 2005-11-30 | 2012-01-31 | The Trustees Of The University Of Pennsylvania | Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator |
| KR101176542B1 (ko) * | 2006-03-02 | 2012-08-24 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 |
| US7808810B2 (en) * | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
| US7875871B2 (en) * | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
| US7829875B2 (en) * | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
-
2006
- 2006-03-02 KR KR1020060019915A patent/KR101176542B1/ko active IP Right Grant
- 2006-10-24 CN CN2006101321005A patent/CN101030622B/zh active Active
-
2007
- 2007-02-28 US US11/711,616 patent/US7943926B2/en active Active
- 2007-03-02 JP JP2007052433A patent/JP4588734B2/ja active Active
-
2011
- 2011-01-03 US US12/929,121 patent/US8350262B2/en active Active
Non-Patent Citations (1)
| Title |
|---|
| IEDM Technical Digest of IEEE International Electron Devices Meeting, pp.750-753 (2005)* |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101576743B1 (ko) | 2014-08-11 | 2015-12-10 | 포항공과대학교 산학협력단 | 다중 동작을 수행하는 전자 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4588734B2 (ja) | 2010-12-01 |
| KR20070090328A (ko) | 2007-09-06 |
| US20110095287A1 (en) | 2011-04-28 |
| CN101030622A (zh) | 2007-09-05 |
| CN101030622B (zh) | 2012-05-30 |
| US8350262B2 (en) | 2013-01-08 |
| US7943926B2 (en) | 2011-05-17 |
| JP2007235142A (ja) | 2007-09-13 |
| US20070205456A1 (en) | 2007-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| KR101350979B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| KR100718155B1 (ko) | 두 개의 산화층을 이용한 비휘발성 메모리 소자 | |
| KR100682908B1 (ko) | 두개의 저항체를 지닌 비휘발성 메모리 소자 | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
| KR100723420B1 (ko) | 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 | |
| US8586978B2 (en) | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device | |
| KR20130097139A (ko) | 저항-스위칭 층들을 구비한 메모리 셀의 구성 | |
| KR20090126530A (ko) | 저항성 메모리 소자 | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| US20140353566A1 (en) | ReRAM materials stack for low-operating-power and high-density applications | |
| TW201209824A (en) | Memory cell with resistance-switching layers including breakdown layer | |
| US7518213B2 (en) | Nonvolatile variable resistance memory device and method of fabricating the same | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| KR20120043343A (ko) | 정류특성을 가지는 저항변화 메모리 | |
| KR101787751B1 (ko) | 오믹 접합층을 가지는 저항변화 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 8 |