WO2013125421A1 - 抵抗スイッチングデバイスおよびその製造方法 - Google Patents

抵抗スイッチングデバイスおよびその製造方法 Download PDF

Info

Publication number
WO2013125421A1
WO2013125421A1 PCT/JP2013/053457 JP2013053457W WO2013125421A1 WO 2013125421 A1 WO2013125421 A1 WO 2013125421A1 JP 2013053457 W JP2013053457 W JP 2013053457W WO 2013125421 A1 WO2013125421 A1 WO 2013125421A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
oxide semiconductor
type oxide
oxygen
resistance
Prior art date
Application number
PCT/JP2013/053457
Other languages
English (en)
French (fr)
Inventor
廣瀬　左京
大橋　直樹
英樹 吉川
Original Assignee
株式会社村田製作所
独立行政法人物質・材料研究機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所, 独立行政法人物質・材料研究機構 filed Critical 株式会社村田製作所
Priority to JP2014500677A priority Critical patent/JP5877445B2/ja
Publication of WO2013125421A1 publication Critical patent/WO2013125421A1/ja
Priority to US14/458,808 priority patent/US9496492B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Definitions

  • the present invention relates to a resistance switching device that exhibits resistance change and memory characteristics by applying voltages of different polarities, and a manufacturing method thereof, and more particularly, to a resistance switching device using an n-type oxide semiconductor and a manufacturing method thereof. Is.
  • Non-Patent Document 1 discloses that a resistance change phenomenon is manifested in a Schottky junction between a platinum (Pt) electrode and Nb-added strontium titanate (Nb: SrTiO 3 ). Has been.
  • the retention characteristic resistance memory characteristic
  • an object of the present invention is to provide a resistance switching device capable of solving the technical problems as described above.
  • Another object of the present invention is to provide a preferable method for manufacturing the above-described resistance switching device.
  • the present invention includes an n-type oxide semiconductor and first and second electrodes arranged with at least a portion of the n-type oxide semiconductor interposed therebetween, at least the first electrode being an n-type oxide semiconductor.
  • a Schottky junction showing resistance change and memory characteristics is formed at the interface between the n-type oxide semiconductor and the first electrode by applying voltages of different polarities between the first and second electrodes.
  • the first electrode is positioned so as to contact the n-type oxide semiconductor, and gold (Au) or platinum ( It has an oxygen-containing layer formed of gold or platinum containing Pt) oxide or oxygen.
  • the first electrode includes the oxygen-containing layer as a lower layer, and further includes an upper layer made of Au or Pt formed on the lower layer.
  • the thickness of the lower layer is preferably 1 nm or more and 50 nm or less.
  • the n-type oxide semiconductor is preferably made of titanium oxide (TiO 2 ), strontium titanate (SrTiO 3 ), barium titanate (BaTiO 3 ), or a solid solution thereof.
  • the present invention also includes an n-type oxide semiconductor, and first and second electrodes arranged with at least a portion of the n-type oxide semiconductor interposed, at least the first electrode being an n-type oxide
  • a Schottky junction that is in contact with a physical semiconductor and exhibits resistance change and memory characteristics by applying voltages of different polarities between the first and second electrodes is formed at the interface between the n-type oxide semiconductor and the first electrode. It is also directed to a method of manufacturing a formed resistance switching device.
  • the method of manufacturing a resistance switching device includes a step of preparing an n-type oxide semiconductor, and first and second electrodes arranged with at least a part of the n-type oxide semiconductor interposed therebetween. And the step of forming the first electrode includes the step of forming a film of platinum or gold in an atmosphere having an oxygen partial pressure of 0.01 to 0.22 Pa.
  • the resistance change rate and the responsiveness can be improved, and further, the resistance memory characteristics (retention characteristics) and the repetition resistance can be improved.
  • the present inventors have found that the resistance change phenomenon that occurs when a voltage having a different polarity is applied to the electrode in the Schottky junction device. We thought that it might be expressed by the exchange of oxygen with the n-type oxide semiconductor.
  • oxygen that exhales oxygen at a relatively low temperature or Au or Pt oxide or oxygen or Au that contains oxygen causes oxygen to move easily even when a relatively short voltage pulse is applied to the first electrode and the n-type oxide semiconductor. It is considered that the electrical conduction through the local leak path of the depletion layer spreading on the semiconductor side changes, and the switching from the high resistance state to the low resistance state is performed with high responsiveness. In addition, since there is sufficient oxygen at the interface, oxygen extracted from the n-type oxide semiconductor side / oxygen extracted to the n-type oxide semiconductor is stabilized, and it is assumed that the resistance memory characteristics are improved. Is done.
  • the thickness of the lower layer is controlled to 1 nm or more and 50 nm or less while adopting a structure in which the oxygen-containing layer is a lower layer and an upper layer made of Au or Pt is formed on the lower layer. Accordingly, the response speed can be further increased and the resistance memory characteristics can be further improved.
  • FIG. 1 is a cross-sectional view schematically showing a resistance switching device 1 according to a first embodiment of the present invention.
  • 1B is a cross-sectional view showing the n-type oxide semiconductor 2 and the first electrode 3 shown in FIG. 1A, and schematically shows some typical examples (1) to (9) of the oxygen distribution state in the first electrode 3.
  • FIG. 6 is a diagram showing current-voltage characteristics of a sample 1 as a conventional example manufactured in Experimental Example 1. It is a figure which shows the electric current-voltage characteristic of the sample 4 produced in Experimental example 1 within the range of this invention. It is a figure which shows the response evaluation result of the sample 1 produced in Experimental example 1 as a prior art example. It is a figure which shows the response evaluation result of the sample 4 produced in Experimental example 1 within the range of this invention. It is a figure which shows the state analysis result by Rutherford backscattering spectroscopy of the 1st electrode in the sample 1 as a prior art example produced in Experimental example 1.
  • FIG. 6 is a diagram showing current-voltage characteristics of a sample 1 as a conventional example manufactured in Experimental Example 1. It is a figure which shows the electric current-voltage characteristic of the sample 4 produced in Experimental example 1 within the range of this invention. It is a figure which shows the response evaluation result of the sample 1 produced in Experimental example 1 as a prior art example. It is a figure which shows the response evaluation
  • FIG. 1 It is a figure which shows the state-analysis result by Rutherford backscattering spectroscopy of the 1st electrode in the sample 5 in the range of this invention produced in Experimental example 1.
  • FIG. It is a figure which shows the state-analysis result by the photoelectron spectroscopy of the 1st electrode of the sample produced in Experimental example 1, (A) is each state of the sample 1 as a prior art example, and the sample 4 within the range of this invention It is a figure which compares and shows an analysis result, (B) is a figure which shows the result of having peak-separated the component of Pt and PtO about the sample 4.
  • FIG. 9 is a diagram showing current-voltage characteristics of a sample having a RuO x / Nb: SrTiO 3 structure as a comparative example, which was produced in Experimental Example 4.
  • Ru (200nm) / RuO x (1nm) / Nb as a comparative example: is a graph showing evaluation results of SrTiO 3 structure of the sample on / off switching resistance. It is a figure which shows the evaluation result of ON / OFF switching tolerance of the sample 12 produced in Experimental example 2 within the scope of the present invention.
  • FIG. 10 is a diagram showing current-voltage characteristics of a sample 33 as a comparative example manufactured in Experimental Example 6.
  • FIG. 10 is a diagram showing current-voltage characteristics of a sample 43 as a comparative example manufactured in Experimental Example 6. It is a figure which shows the electric current-voltage characteristic of the sample 36 produced in Experimental example 6 within the range of this invention.
  • FIG. 10 is a diagram showing current-voltage characteristics of a sample 45 as a comparative example manufactured in Experimental Example 6. It is a figure which compares and shows the state-analysis result by the photoelectron spectroscopy of the Ti2p orbit about each element produced on the same conditions as each of the sample 33 and the sample 36 which were produced in Experimental example 6.
  • FIG. FIG. 24 is a diagram showing, in comparison, the result of state analysis by photoelectron spectroscopy of Au 4f orbit for each element shown in FIG. 23.
  • a resistance switching device 1 according to a first embodiment of the present invention will be described with reference to FIG. 1A.
  • the resistance switching device 1 includes an n-type oxide semiconductor 2 and at least a part of the n-type oxide semiconductor 2 and the first and second electrodes 3 disposed in contact with the n-type oxide semiconductor 2. And 4.
  • the first and second electrodes 3 and 4 are arranged so as to face each other with a part of the n-type oxide semiconductor 2 interposed therebetween.
  • a Schottky junction that exhibits resistance change and memory characteristics by applying voltages having different polarities between the first and second electrodes 3 and 4 includes the n-type oxide semiconductor 2 and the first electrode. 3 at the interface.
  • a feature of this embodiment is that the first electrode 3 has an oxygen-containing layer formed of Au or Pt oxide or Au or Pt containing oxygen.
  • the reason why the first electrode 3 described above has “an oxygen-containing layer formed of Pt oxide or Pt containing oxygen” is as follows. For example, if the composition analysis of the entire film constituting the first electrode 3 is performed, PtO 0.8 is obtained, but is this a state composed of an oxide in an intermediate state between Pt and PtO represented by PtO 0.8 ? It is not clear whether Pt and PtO are simply mixed to form a PtO 0.8 composition. The same can be said for Au. Therefore, in any state, the expression as described above is used in order to be included in the scope of the present invention.
  • FIG. 1B schematically shows some typical examples (1) to (9) of the oxygen distribution state in the first electrode 3.
  • FIG. 1B shows the n-type oxide semiconductor 2 and the first electrode 3 shown in FIG. 1A.
  • the oxygen distribution state in the first electrode 3 is indicated by shading, and as shown by the lower left scale of FIG. 1B, the darker the shading display, the greater the amount of oxygen.
  • the amount of oxygen is not uniform in the thickness direction of the electrode 3 or is not uniform in the surface direction of the electrode 3. There may be a region that does not exist.
  • the non-uniform oxygen distribution in the electrode 3 is allowed because the resistance switching phenomenon by the resistance switching device 1 does not occur in the entire electrode 3 but locally in a part of the electrode 3. Because it is happening.
  • the oxygen distribution in the electrode 3 is not uniform but rather nonuniform is likely to contribute to the improvement of characteristics.
  • the second electrode 4 is made of a material that can form an ohmic contact with the n-type oxide semiconductor 2, such as In.
  • a metal such as Pt that originally forms a Schottky barrier can obtain a relatively close ohmic contact depending on the process conditions. Therefore, such a metal may be used as the material of the second electrode 4. .
  • the n-type oxide semiconductor 2 may be made of any material as long as it forms a Schottky barrier at the interface with the first electrode 3.
  • titanium oxide (TiO 2 ) It is composed of strontium titanate (SrTiO 3 ), barium titanate (BaTiO 3 ), or a solid solution thereof.
  • an additive acting as a donor may be added thereto, or a semiconductor may be made by generating oxygen vacancies by reduction treatment or the like.
  • an Nb-added SrTiO 3 single crystal substrate is used as the n-type oxide semiconductor 2.
  • Such a resistance switching device 1 can improve the resistance change rate and the responsiveness, as well as the resistance memory characteristics and the repetitive resistance, as will become clear from the experimental examples described later.
  • a film forming process by, for example, DC sputtering is performed using an Au target or a Pt target.
  • an oxygen partial pressure is used. Is preferably applied in an atmosphere of 0.01 to 0.22 Pa.
  • DC sputtering for example, RF sputtering, vapor deposition, molecular beam epitaxy, or the like can be applied.
  • FIG. 2 elements corresponding to the elements shown in FIG. 1A are denoted by the same reference numerals, and redundant description is omitted.
  • the resistance switching device 1a shown in FIG. 2 includes a lower layer 5 positioned so that the first electrode 3 is in contact with the n-type oxide semiconductor 2 and an upper layer 6 formed thereon, and the lower layer 5 includes the Au described above. Alternatively, it is characterized by being made of an oxide-containing layer formed of Pt oxide or oxygen-containing Au or Pt, and the upper layer 6 being made of Au or Pt. In this case, the thickness of the lower layer 5 is preferably 1 nm or more and 50 nm or less.
  • the lower layer 5 in this embodiment also has an oxygen distribution state as shown in FIG. 1B.
  • the response speed can be further increased and the resistance memory characteristic can be further improved, as will be apparent from an experimental example described later.
  • FIG. 3 elements corresponding to the elements shown in FIG. 1A are denoted by the same reference numerals, and redundant description is omitted.
  • an n-type oxide semiconductor thin film 7 such as a BaTiO 3 thin film is converted into an n-type oxide such as an Nb-added SrTiO 3 single crystal substrate.
  • Those formed on the physical semiconductor substrate 8 are used.
  • a substantially ohmic junction is formed between the n-type oxide semiconductor and the Nb-added SrTiO 3 single crystal substrate.
  • the first electrode 3 is formed in contact with the n-type oxide semiconductor thin film 7, and the second electrode 4 is formed in contact with the n-type oxide semiconductor substrate 8.
  • FIG. 4 elements corresponding to those shown in FIG. 1A are denoted by the same reference numerals, and redundant description is omitted.
  • the n-type oxide semiconductor 2 may be composed of a thin film.
  • the second electrode 4 is formed to extend from the interface between the n-type oxide semiconductor 2 and the holding substrate 9 to the exposed surface of the holding substrate 9.
  • FIG. 5 elements corresponding to those shown in FIG. 1A are denoted by the same reference numerals, and redundant description is omitted.
  • first and second electrodes 2 and 3 are formed side by side on one main surface of the n-type oxide semiconductor 2.
  • the resistance switching device 1d shown in FIG. Part of the n-type oxide semiconductor 2 is interposed between the first and second electrodes 2 and 3.
  • Nb: SrTiO 3 single crystal substrate As the n-type oxide semiconductor 2 shown in FIG. 1A, an Nb 0.5 wt% added SrTiO 3 (100) single crystal substrate (hereinafter referred to as “Nb: SrTiO 3 single crystal substrate”) manufactured by Furuuchi Chemical was used.
  • the Nb: SrTiO 3 single crystal substrate is set in a substrate holder of a DC sputtering apparatus, vacuuming is started, and after reaching a vacuum of 1.33 ⁇ 10 ⁇ 4 Pa, the flow rate of argon (Ar) gas is 10 sccm.
  • the atmospheric gas was adjusted as shown in the column of “Ar / O 2 ratio” in the table below by changing the flow rate of oxygen (O 2 ) gas in the range of 0 to 10 sccm. Thereafter, the valve was controlled to control the vacuum so as to be 0.67 Pa or 0.25 Pa.
  • platinum (Pt) was used as an electrode material for the first electrode 3 shown in FIG. 1A for forming a Schottky junction. More specifically, a 2-inch Pt target is placed in the DC sputtering apparatus, 100 W DC power is applied to the target to generate plasma, a shutter attached in front of the cathode is opened, and a Pt oxide is formed. Alternatively, the first electrode 3 shown in FIG. 1A having an oxygen-containing layer formed of Pt containing oxygen was formed. Next, patterning was performed using a metal mask so that the first electrode had a diameter of 200 ⁇ m. The thickness of the first electrode was about 200 nm.
  • the second electrode 4 shown in FIG. 1A that is in ohmic contact with the Nb: SrTiO 3 single crystal substrate was formed by applying In metal on the n-type oxide semiconductor 2 with ultrasonic soldering. It has been confirmed that the In electrode exhibits a good ohmic contact with respect to Nb: SrTiO 3 .
  • the tungsten probe needle is brought into contact with the first and second electrodes, the first electrode is grounded, and the voltage on the second electrode side is set at a speed of 1 V / sec.
  • the current-voltage characteristics were obtained by sweeping.
  • the voltage was swept as E1 ⁇ 0V ⁇ E2 ⁇ 0V ⁇ E1 (for example, ⁇ 5V ⁇ 0V ⁇ 5V ⁇ 0V ⁇ ⁇ 5V), and the current at that time was measured.
  • Sample 1 shown in Table 1 is one in which the first electrode is made of Pt and corresponds to the prior art.
  • the current-voltage characteristics of Sample 1 are shown in FIG. As shown in FIG. 6, in the current-voltage characteristic, hysteresis occurs between the going and returning of the voltage sweep, and as indicated by the arrows, the resistance is changed from the low resistance state to the high resistance state on the positive voltage side, and the high resistance on the negative voltage side. Resistance switching from the state to the low resistance state is manifested. Based on the current value at the voltage showing the largest resistance change on the positive voltage side, the resistance change ratio ⁇ R was calculated using the following equation.
  • I LRS represents a current value at a certain voltage in the low resistance state
  • I HRS represents a current value at a certain voltage in the high resistance state
  • a + 7V voltage pulse with a pulse width of 100 ⁇ sec was applied once as an Hset voltage to be switched to a high resistance state, and the current was measured at + 0.5V.
  • a voltage pulse of ⁇ 5V having a pulse width of 100 ⁇ sec was applied once as the Lset voltage for switching to the low resistance state, and then the current was measured again at + 0.5V.
  • the magnitudes of the Hset voltage and the Lset voltage were fixed, the pulse width was increased to 1 msec, 10 msec, and 100 msec, and the current value after application was measured at + 0.5V.
  • the resistance change ratio ⁇ R was determined from the current value after application of the Hset voltage and the current value after application of the Lset voltage, and the minimum pulse width of 10 or more was defined as the response speed.
  • a resistance change ratio ⁇ R of 1000 or more and a response speed of 100 ⁇ sec were determined to be acceptable.
  • Samples 2 to 5 and 7 to 10 were determined to be acceptable, and in these samples, the “oxygen partial pressure” was in the range of 0.01 to 0.22 Pa.
  • FIG. 7 is clearly compared with FIG. 6, it can be seen that the resistance switching device according to Sample 4 has a large hysteresis and a very large resistance change characteristic on the positive voltage side.
  • the resistance switching device hardly changes even when a pulse voltage of 100 ⁇ sec to 10 msec is applied, as shown in FIG. 8, and has a long pulse voltage of 100 msec.
  • the difference of about 1 digit was finally obtained by applying. Therefore, even if a large resistance change ratio ⁇ R is obtained in the current-voltage characteristics, a very long pulse voltage is required to switch the resistance by applying the pulse voltage, and a high-speed operation such as a nonvolatile memory is required. It turns out that it becomes a big problem in the device.
  • the result of the state analysis of the formed first electrode is shown in the “state analysis” column of Table 1. This was determined using Rutherford backscattering spectroscopy (RBS) and photoelectron spectroscopy (XPS). In XPS, a Pt 4f spectrum was measured using Al—K ⁇ rays, and Pt 2+ (PtO platinum oxide state) and Pt 0+ (Pt metal state) were confirmed. Also, in RBS measurement, it is impossible to measure accurately with the same electrode thickness as the sample shown in Table 1. Therefore, a model sample having an electrode thickness of 20 to 40 nm under the same conditions as the sample shown in Table 1 was prepared and evaluated. I did it.
  • FIG. 10 representatively shows the RBS measurement result of sample 1
  • FIG. 11 representatively shows the RBS measurement result of sample 5.
  • FIG. 12 shows the XPS measurement results of Sample 1 and Sample 4 as representatives.
  • the Pt4f orbit is located at about 71 eV, whereas in the sample 4, a clear shoulder around about 72 eV. Can be confirmed.
  • the energy position of the shoulder corresponds to platinum monoxide PtO (Pt 2+ ), and it can be seen that in sample 4, at least Pt metal and PtO are mixed.
  • the first electrode has a structure including an oxygen-containing layer formed of Pt oxide or oxygen-containing Pt, so that the resistance switching ratio ⁇ R is large and the responsiveness is excellent. It is confirmed that the device can be realized.
  • Pt oxide or Pt containing oxygen as a material for the first electrode, which is relatively easy to desorb oxygen, the n-type oxide semiconductor and the first It is presumed that oxygen exchange is likely to occur between the electrodes, the resistance change phenomenon is improved, and the responsiveness is increased.
  • a Nb: SrTiO 3 single crystal substrate was used, and the “lower layer” in Table 2 below was used on the Nb: SrTiO 3 single crystal substrate.
  • the lower layer 5 having the thickness shown in the “film thickness” column is formed under the gas flow rate ratio shown in the “Ar / O 2 ratio” column, and the “Ar / O 2 ratio in the“ upper layer ”is then formed.
  • the upper layer 6 having the thickness shown in the “film thickness” column was formed while adjusting the vacuum to 0.67 Pa under the gas flow rate ratio shown in the column “”.
  • the total thickness of the lower layer and the upper layer was set to about 200 nm.
  • the DC power, the degree of vacuum, and the like during film formation were the same as in Experimental Example 1.
  • pre-sputtering is performed at DC power: 100 W for 2 minutes, and the target changes when the lower layer is formed. Can be ignored.
  • samples 15 and 20 correspond to samples 2 and 5 in Experimental Example 1, respectively.
  • the second electrode 4 shown in FIG. 2 in ohmic contact with the Nb: SrTiO 3 single crystal substrate was formed by the same method as in Experimental Example 1.
  • the resistance memory characteristics were evaluated at room temperature.
  • the resistance memory characteristics were measured by applying a voltage to switch between a high resistance state and a low resistance state, and then measuring the current in each resistance state at +0.5 V every 10 seconds for 1 hour.
  • a case where the resistance change ratio ⁇ R measured at +0.5 V after 1 hour was 20 or more was determined to be acceptable, and a case where it was less than 20 was determined to be unacceptable.
  • Table 2 also shows the evaluation results for the sample 1 as a conventional example manufactured in Experimental Example 1.
  • the resistance change ratio ⁇ R is 200,000 or more in the layer of Pt / the layer of Pt oxide or the layer of Pt containing oxygen / n-type semiconductor.
  • the resistance memory characteristics were evaluated as “ ⁇ ” and a very excellent evaluation result was obtained.
  • the resistance memory characteristic is evaluated as “x”, and it can be seen that there are many problems in practical use.
  • FIG. 13 representatively shows resistance memory characteristics of Sample 1 as a conventional example and Samples 12 and 15 within the scope of the present invention.
  • the low resistance state approaches the resistance value of the high resistance state with time, and the resistance change ratio ⁇ R becomes as small as about 10 after 1 hour even at room temperature. there were. That is, when used as a memory device, data stored as a low resistance state is erased with time.
  • the resistance change ratio ⁇ R is about 60 even after 1 hour, and the layer made of Pt / the layer containing Pt oxide or oxygen containing Pt / n-type
  • the sample 12 having the semiconductor structure was further improved, and ⁇ R was about 150. Therefore, according to the present invention, the resistance memory characteristics are improved. In particular, if the structure of the layer made of Pt / the layer of Pt oxide or the layer of Pt containing oxygen / n-type semiconductor is employed, the resistance is improved. It can be seen that the memory characteristics are further improved.
  • the Pt electrode is formed on the oxygen-containing layer formed of the Pt oxide or oxygen-containing Pt, so that the oxygen from the Pt oxide or oxygen-containing Pt is converted into the oxygen-containing layer and the Nb: SrTiO. 3 It is estimated that it remains at the interface with the single crystal substrate and contributes to improvement of characteristics.
  • Example 3 In Experimental Example 3, first, as the samples 21 to 24, in the resistance switching device 1 or 1a having the structure shown in FIG. 1A or 2a, as the n-type oxide semiconductor 2, rutile TiO 2 , more specifically, A Nb: 0.5 wt% added TiO 2 (100) single crystal substrate manufactured by Shinko Co., Ltd. was used.
  • the samples 22 and 24 have electrodes having a single-layer structure like the first electrode 3 shown in FIG. 1A, and the samples 23 and 25 are like the first electrode 3 shown in FIG. , Lower layer 5 and upper layer 6.
  • anatase TiO 2 is used as the material of the n-type oxide semiconductor thin film 7 in the samples 25 to 28,
  • BaTiO 3 is used for the samples 29 to 32, and the thin film is formed on the n-type oxide semiconductor substrate 8 made of the same Nb: SrTiO 3 single crystal substrate as used in Experimental Example 1 by the pulse laser ablation method. What was formed into a film using was produced.
  • the first electrode 3 shown in FIG. 3 has a single layer structure (samples 26, 28, 30, 32) like the first electrode 3 shown in FIG. 1A, and the first electrode 3 shown in FIG. As in the first electrode 3, two types of samples, that is, the sample composed of the lower layer 5 and the upper layer 6 (samples 25, 27, 29, and 31) were produced.
  • the film forming conditions of the thin film made of BaTiO 3 and the thin film made of the anatase TiO 2 were as shown in Table 3.
  • the second electrode 4 shown in FIG. 1A, FIG. 2 and FIG. 3 in ohmic contact with the rutile TiO 2 substrate or the Nb: SrTiO 3 single crystal substrate is formed by the same method as in Experimental Example 1 or 2. did.
  • the resistance change ratio ⁇ R obtained from the current-voltage characteristics is lower than that of the sample using the Nb: SrTiO 3 single crystal substrate shown in Tables 1 and 2, It can be seen that this sample also shows a good resistance change ratio ⁇ R of 1000 or more, an excellent response of 100 ⁇ sec, and an excellent resistance memory characteristic.
  • the present invention is not limited to the Nb: SrTiO 3 single crystal, but also applies to the materials shown here, which form an oxygen-containing layer and a Schottky barrier formed of Pt oxide or Pt containing oxygen. It can be said that it is possible. Although the operating principle of this resistance change phenomenon remains unclear, it is well known that it appears at the interface between the n-type oxide semiconductor and the electrode forming the Schottky barrier, and the n-type oxide semiconductor Schottky barrier is known. Is formed when the work function of the electrode is greater than the work function of the semiconductor.
  • n-type oxide semiconductors include, for example, In 2 O 3 , Ga 2 O 3 , ZnO, and compounds thereof.
  • RuO x was selected because it is a material that Ru is very easy to oxidize compared to Pt. The oxide of Pt separates and decomposes from about 400 ° C. to Pt metal and oxygen, whereas RuO x is 1000 ° C. This is because it is very stable.
  • the Nb: SrTiO 3 band is bent near the interface. Yes.
  • FIG. 17B when the Nb: SrTiO 3 substrate covered with the thin electrode is irradiated with the X-ray of Al—K ⁇ , the X-ray passes through the thin electrode, The Nb: SrTiO 3 side is also irradiated, and photoelectrons reflecting the electronic state of Nb: SrTiO 3 in the vicinity of the interface are emitted.
  • the energy position of the Ti2p orbit was evaluated, and the barrier height was evaluated by comparing with the position of the Ti2p orbit of the Nb: SrTiO 3 single crystal on which no electrode was formed.
  • the Fermi position, valence body position, and C1s orbital position were also measured, and it was confirmed that there was no effect of charge-up.
  • FIG. 18 shows a Pt / Pt / Nb: SrTiO 3 single crystal in which no electrode is formed, and each of the samples 1 and 4 manufactured under the same film formation conditions (Ar / O 2 ratio, total pressure).
  • the XPS spectra of each of the Nb: SrTiO 3 element and the PtO x / Nb: SrTiO 3 element are shown.
  • the barrier height is determined by the work function of the electrode at the junction interface and the n-type oxide semiconductor, and the electrode surface in contact with the n-type oxide semiconductor is extremely thin so that oxidation or oxygen is adsorbed. Even if only the work function is changed, the barrier height is changed, so that even when the oxygen flow ratio is small, only the Pt electrode at the junction interface is sufficiently oxidized or oxygen adsorbed, and the Schottky barrier height is It is possible that the samples within the scope of this invention were approximately the same. In the evaluation of Experimental Example 1, since a relatively thick electrode is evaluated by XPS, information near the interface may not be sufficiently reflected.
  • Example 6 In Experimental Example 6, the same method as in Experimental Example 1 was applied except that an Au target and an Ir target were used in place of the Pt target, and Nb 0.5 wt% added SrTiO 3 (manufactured by Furuuchi Chemical Co., Ltd.) 100) A sample having an electrode for forming a Schottky junction on a single crystal substrate with a DC sputtering apparatus was produced. Table 5 shows the electrode formation conditions when an Au target is used, and Table 6 shows the electrode formation conditions when an Ir target is used.
  • 19 and 20 show the current-voltage characteristics of the sample 33 and the sample 43, respectively, as a representative.
  • FIGS. 21 and 22 show current-voltage characteristics of the sample 36 and the sample 45, respectively.
  • the characteristics equivalent to or better than those in the case of the PtO x electrode are obtained with respect to responsiveness and resistance memory characteristics.
  • Sample 38 in Table 5 is a sample in which an electrode is formed under a condition where the oxygen flow rate ratio is large (the oxygen partial pressure is high), but the resistance change ratio is as small as 310. Although the cause is unknown, it is possible that the denseness of the electrode has decreased, or the surface of the n-type oxide semiconductor (Nb: SrTiO 3 ) has been damaged by oxygen plasma during electrode formation.
  • an Au electrode having a thickness of about 3 nm is formed under the same conditions as those of each of the sample 33 and the sample 36, and the barrier height and the oxidation state of Au are measured by using XPS in the same manner as in Experimental Example 1 or 5. Was evaluated. The results are shown in FIG. 23 and FIG.
  • the Au electrode formed by introducing oxygen is slightly broad, and appears when Au 2 O 3 is formed from the difference spectrum. It was found that the intensity in the vicinity of the peak positions (about 85 eV and about 89 eV) was slightly increased, and a result suggesting the possibility of the bond between oxygen and Au was obtained. However, a clear difference as much as the relationship between Pt and PtO x could not be confirmed.
  • resistance switching device 1 n-type oxide semiconductor 3 first electrode 4 second electrode 5 lower layer (oxygen-containing layer) 6 Upper layer 7 n-type oxide semiconductor thin film 8 n-type oxide semiconductor substrate 9 holding substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

　抵抗変化率が大きく、応答性が優れ、さらに、抵抗記憶特性（リテンション特性）および繰り返し耐性が優れている、抵抗スイッチングデバイスを提供する。　ｎ型酸化物半導体（２）と、ｎ型酸化物半導体（２）の少なくとも一部を介して対向するように配置された第１および第２の電極（３，４）とを備え、第１および第２の電極（３，４）間に極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示すショットキー接合がｎ型酸化物半導体（２）と第１の電極（３）との界面で形成される、抵抗スイッチングデバイス（１ａ）において、第１の電極（３）が、ｎ型酸化物半導体（２）に接するように位置し、かつＡｕもしくはＰｔの酸化物または酸素を含むＡｕもしくはＰｔをもって形成される、厚みが１ｎｍ以上かつ５０ｎｍ以下の下層（５）と、下層（５）上に形成されるＡｕまたはＰｔからなる上層（６）とからなる。

Description

抵抗スイッチングデバイスおよびその製造方法
　この発明は、極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示す、抵抗スイッチングデバイスおよびその製造方法に関するもので、特に、ｎ型酸化物半導体を利用した抵抗スイッチングデバイスおよびその製造方法に関するものである。
　この発明にとって興味ある技術として、非特許文献１には、白金（Ｐｔ）電極とＮｂ添加チタン酸ストロンチウム（Ｎｂ：ＳｒＴｉＯ３）とのショットキー接合にて、抵抗変化現象が発現されることが開示されている。
　しかしながら、この技術には、以下のような解決すべき課題がある。
　上述したＰｔ／Ｎｂ：ＳｒＴｉＯ３構造を有するデバイスのように、Ｐｔ電極などといった仕事関数の大きな材料とｎ型半導体材料とのショットキー接合を有するデバイスでは、確かに抵抗変化現象が得られるものの、抵抗をスイッチングさせるために長いパルス電圧の印加や電圧掃引が必要で、そのため、応答性が悪く、メモリー素子などに求められる短いパルスでの高速スイッチングができない、という課題がある。
　また、高温（たとえば１００℃）において、リテンション（Retention）特性（抵抗記憶特性）が極度に低下するという課題もある。
　したがって、用途が限定され、期待される次世代不揮発性メモリーとしては使用することが難しいという課題に遭遇する。
H. Sim、外３名，「白金／単結晶Ｎｄ添加ＳｒＴｉＯ３ショットキー接合の優れた抵抗スイッチング特性（Excellent Resistance Switching Characteristics of Pt/Single-crystal Nb-Doped SrTiO3Schottky Junction）」，Non-Volatile Semiconductor Memory Workshop, 2006, IEEE NVSMW 2006. 21st, ２００６年２月, p.88-89
　そこで、この発明の目的は、上述したような技術的課題を解決し得る、抵抗スイッチングデバイスを提供しようとすることである。
　この発明の他の目的は、上述した抵抗スイッチングデバイスの好ましい製造方法を提供しようとすることである。
　この発明は、ｎ型酸化物半導体と、このｎ型酸化物半導体の少なくとも一部を介在させて配置された第１および第２の電極とを備え、少なくとも第１の電極はｎ型酸化物半導体に接しており、第１および第２の電極間に極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示すショットキー接合がｎ型酸化物半導体と第１の電極との界面で形成される、抵抗スイッチングデバイスに向けられるものであって、上述した技術的課題を解決するため、第１の電極が、上記ｎ型酸化物半導体に接するように位置し、かつ金（Ａｕ）もしくは白金（Ｐｔ）の酸化物または酸素を含む金もしくは白金をもって形成される酸素含有層を有することを特徴としている。
　この発明において、好ましくは、上述の第１の電極は、上記酸素含有層を下層とし、この下層上に形成されるＡｕまたはＰｔからなる上層をさらに備える。この場合、下層の厚みは１ｎｍ以上かつ５０ｎｍ以下であることが好ましい。
　また、この発明に係る抵抗スイッチングデバイスにおいて、ｎ型酸化物半導体は、酸化チタン（ＴｉＯ２）、チタン酸ストロンチウム（ＳｒＴｉＯ３）もしくはチタン酸バリウム（ＢａＴｉＯ３）またはそれらの固溶体からなることが好ましい。
　この発明は、また、ｎ型酸化物半導体と、このｎ型酸化物半導体の少なくとも一部を介在させて配置された第１および第２の電極とを備え、少なくとも第１の電極はｎ型酸化物半導体に接しており、第１および第２の電極間に極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示すショットキー接合がｎ型酸化物半導体と第１の電極との界面で形成される、抵抗スイッチングデバイスの製造方法にも向けられる。
　この発明に係る抵抗スイッチングデバイスの製造方法は、ｎ型酸化物半導体を用意する工程と、このｎ型酸化物半導体の少なくとも一部を介在させた状態で配置される第１および第２の電極を形成する工程と、を備え、第１の電極を形成する工程が、酸素分圧が０．０１～０．２２Ｐａの雰囲気中で、白金または金を成膜する工程を含むことを特徴としている。
　この発明に係る抵抗スイッチングデバイスによれば、抵抗変化率および応答性が改善され、さらに、抵抗記憶特性（リテンション特性）および繰り返し耐性についても改善され得る。
　この発明に係る抵抗スイッチングデバイスの動作原理に関しては、まだ不明な点が多いが、本件発明者らは、ショットキー接合デバイスにおいて極性の異なる電圧を印加することにより発現する抵抗変化現象は、電極とｎ型酸化物半導体との間での酸素のやり取りにより発現しているのではないかと考えた。
　しかし、酸化物から酸素を取り除くためには非常に大きなエネルギーが必要であり、そのため、従来から知られるＰｔ／Ｎｂ：ＳｒＴｉＯ３構造などを有するデバイスでは、応答性が悪く非常に長い電圧パルスが必要であるが、界面に比較的容易に動ける酸素を有する酸素含有層（すなわち、ＡｕもしくはＰｔの酸化物または酸素を含むＡｕもしくはＰｔをもって形成される層）を形成できれば、従来技術の課題を解決できるのではないかと考えた。
　このような考察の下、この発明に係る前述した構成に至ったとき、抵抗変化率および応答性が改善され、さらに、抵抗記憶特性および繰り返し耐性についても改善された、抵抗スイッチングデバイスが実現された。
　これは、比較的低温で酸素を吐き出す、ＡｕもしくはＰｔの酸化物または酸素を含むＡｕもしくはＰｔの特性により、比較的短い電圧パルス印加でも動きやすい酸素が第１の電極とｎ型酸化物半導体との間でやり取りされるようになり、半導体側に広がる空乏層の局所的リークパスを伝った電気伝導が変化し、高い応答性をもって高抵抗状態から低抵抗状態へスイッチングしたものと考えられる。また、界面に十分に酸素があるため、ｎ型酸化物半導体側から引き抜かれた／ｎ型酸化物半導体へと引き抜かれた酸素が安定化されるため、抵抗記憶特性が改善されたものと推測される。
　特に、第１の電極において、上記酸素含有層を下層とし、この下層上に形成されるＡｕまたはＰｔからなる上層をさらに備える構造を採用しながら、下層の厚みを１ｎｍ以上かつ５０ｎｍ以下と制御すれば、応答速度がより高められ、かつ抵抗記憶特性がより改善されることができる。
この発明の第１の実施形態による抵抗スイッチングデバイス１を図解的に示す断面図である。 図１Ａに示したｎ型酸化物半導体２と第１の電極３とを示す断面図であり、第１の電極３における酸素分布状態のいくつかの典型例（１）～（９）を模式的に示している。 この発明の第２の実施形態による抵抗スイッチングデバイス１ａを図解的に示す断面図である。 この発明の第３の実施形態による抵抗スイッチングデバイス１ｂを図解的に示す断面図である。 この発明の第４の実施形態による抵抗スイッチングデバイス１ｃを図解的に示す断面図である。 この発明の第５の実施形態による抵抗スイッチングデバイス１ｄを図解的に示す断面図である。 実験例１において作製した、従来例としての試料１の電流－電圧特性を示す図である。 実験例１において作製した、この発明の範囲内の試料４の電流－電圧特性を示す図である。 実験例１において作製した、従来例としての試料１の応答性評価結果を示す図である。 実験例１において作製した、この発明の範囲内の試料４の応答性評価結果を示す図である。 実験例１において作製した、従来例としての試料１における第１の電極のラザフォード後方散乱分光法による状態分析結果を示す図である。 実験例１において作製した、この発明の範囲内の試料５における第１の電極のラザフォード後方散乱分光法による状態分析結果を示す図である。 実験例１において作製した試料の第１の電極の光電子分光法による状態分析結果を示す図であり、（Ａ）は、従来例としての試料１およびこの発明の範囲内の試料４の各々の状態分析結果を対比して示す図であり、（Ｂ）は、試料４について、ＰｔとＰｔＯの成分をピーク分離した結果を示す図である。 実験例１において作製した従来例としての試料１と、実験例２において作製した試料１２および試料１５とについて、抵抗記憶特性を対比して示す図である。 実験例４において作製した、比較例としてのＲｕＯｘ／Ｎｂ：ＳｒＴｉＯ３構造の試料の電流－電圧特性を示す図である。 実験例４において作製した、比較例としてのＲｕ（２００ｎｍ）／ＲｕＯｘ（１ｎｍ）／Ｎｂ：ＳｒＴｉＯ3構造の試料のオン／オフ・スイッチング耐性の評価結果を示す図である。 実験例２において作製した、この発明の範囲内の試料１２のオン／オフ・スイッチング耐性の評価結果を示す図である。 （Ａ）はショットキー障壁を模式的に示すもの図であり、（Ｂ）は、（Ａ）に示したショットキー障壁において、ＸＰＳを使って電極界面近傍の情報を得るため、Ｘ線が薄い電極を通過し、界面近傍のｎ型酸化物半導体の電子状態を反映した光電子が放出される状態を説明するための図である。 実験例５において作製したＰｔ／Ｎｂ：ＳｒＴｉＯ３素子、およびＰｔＯｘ／Ｎｂ：ＳｒＴｉＯ３素子についての光電子分光法による状態分析結果を対比して示す図である。 実験例６において作製した、比較例としての試料３３の電流－電圧特性を示す図である。 実験例６において作製した、比較例としての試料４３の電流－電圧特性を示す図である。 実験例６において作製した、この発明の範囲内の試料３６の電流－電圧特性を示す図である。 実験例６において作製した、比較例としての試料４５の電流－電圧特性を示す図である。 実験例６において作製した試料３３および試料３６の各々と同じ条件でそれぞれ作製した各素子についてのＴｉ2p軌道の光電子分光法による状態分析結果を対比して示す図である。 図２３に示した各素子についてのＡｕ4f軌道の光電子分光法による状態分析結果を対比して示す図である。
　図１Ａを参照して、この発明の第１の実施形態による抵抗スイッチングデバイス１について説明する。
　抵抗スイッチングデバイス１は、ｎ型酸化物半導体２と、ｎ型酸化物半導体２の少なくとも一部を介在させ、かつｎ型酸化物半導体２に接する状態で配置された第１および第２の電極３および４とを備えている。この実施形態では、第１および第２の電極３および４は、ｎ型酸化物半導体２の一部を介して互いに対向するように配置されている。
　この抵抗スイッチングデバイス１では、第１および第２の電極３および４間に極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示すショットキー接合がｎ型酸化物半導体２と第１の電極３との界面で形成されている。
　この実施形態の特徴とするところは、第１の電極３が、ＡｕもしくはＰｔの酸化物または酸素を含むＡｕもしくはＰｔをもって形成される酸素含有層を有することである。
　たとえばＰｔの酸化物としては、少なくともＰｔＯ、Ｐｔ２Ｏ３、およびＰｔＯ２が存在することが知られている。しかし、ＰｔＯとＰｔ２Ｏ３との中間の状態、あるいはＰｔ２Ｏ３とＰｔＯ２との中間の状態が存在するのかどうかは明らかではない。Ｐｔについて言えば、上述の第１の電極３が、「Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層を有する」としたのは、以下の理由による。たとえば、第１の電極３を構成する膜全体を組成分析すれば、ＰｔＯ0.8となるが、これが、ＰｔＯ0.8で表わされるＰｔとＰｔＯとの中間の状態の酸化物から構成された状態であるのか、ＰｔとＰｔＯとが単に混ざってＰｔＯ0.8となる組成となっている状態であるのか、が明らかでない。Ａｕについても同様のことが言える。よって、いずれの状態の場合であっても、この発明の範囲内に含めるため、上述のような表現を用いている。
　上述のことからわかるように、「ＰｔＯ0.8」とは、Ｐｔ：Ｏ＝１：０．８の比率で酸素を含んでいることを意味する。よって、以下、この明細書において採用されている「ＰｔＯｘ」のような表現は、Ｐｔ：Ｏ＝１：ｘの比率で酸素を含んでいることを意味するものと理解すべきである。
　また、第１の電極３に存在する酸素は必ずしも均一に分布していなくてもよい。図１Ｂに、第１の電極３における酸素分布状態のいくつかの典型例（１）～（９）が模式的に示されている。図１Ｂには、図１Ａに示したｎ型酸化物半導体２と第１の電極３とが示されている。図１Ｂにおいて、第１の電極３中の酸素分布状態が濃淡によって示され、図１Ｂの左下のスケールで示したように、濃淡表示がより濃いほど、酸素量が多いことを示している。
　図１Ｂに示した酸素分布状態からわかるように、酸素量は、電極３の厚み方向に均一でなくても、電極３の面方向に均一でなくても、さらには、電極３中に酸素が存在しない領域が存在していてもよい。このように、電極３における酸素分布が不均一であることが許容されるのは、抵抗スイッチングデバイス１による抵抗スイッチング現象は、電極３全体で起こっているのではなく、電極３の一部において局所的に起こっているためである。なお、電極３における酸素分布は、均一ではなく、むしろ不均一である方が特性改善に寄与している可能性もあると考えられる。
　他方、第２の電極４は、たとえばＩｎのように、ｎ型酸化物半導体２に対してオーミックな接合が得られる材料から構成される。また、本来ならショットキー障壁が形成されるＰｔのような金属でも、プロセス条件によっては比較的オーミックに近い接触が得られるので、そのような金属を第２の電極４の材料として用いてもよい。
　また、ｎ型酸化物半導体２は、第１の電極３との界面においてショットキー障壁を形成するものであれば、どのような材料からなるものでもよいが、たとえば、酸化チタン（ＴｉＯ２）、チタン酸ストロンチウム（ＳｒＴｉＯ３）もしくはチタン酸バリウム（ＢａＴｉＯ３）またはそれらの固溶体から構成される。半導体化するために、それらにドナーとして働く添加物を添加しても、また、還元処理などで酸素欠損を生成させることによって半導体化させてもよい。一例として、ｎ型酸化物半導体２として、Ｎｂ添加のＳｒＴｉＯ３単結晶基板が用いられる。
　このような抵抗スイッチングデバイス１によれば、後述する実験例から明らかになるように、抵抗変化率および応答性が改善され、さらに、抵抗記憶特性および繰り返し耐性についても改善され得る。
　上述した抵抗スイッチングデバイス１を製造するにあたっては、ｎ型酸化物半導体２を用意する工程と、このｎ型酸化物半導体２の少なくとも一部を介在させた状態で配置される第１および第２の電極３および４を形成する工程と、が実施される。第１の電極３を形成するため、ＡｕターゲットまたはＰｔターゲットを用いて、たとえばＤＣスパッタによる成膜工程が実施されるが、後述する実験例からわかるように、この成膜工程において、酸素分圧が０．０１～０．２２Ｐａとなる雰囲気が適用されることが好ましい。なお、ＤＣスパッタに代えて、たとえば、ＲＦスパッタ法や蒸着法、分子線エピタキシー法等を適用することも可能である。
　次に、図２を参照して、この発明の第２の実施形態による抵抗スイッチングデバイス１ａについて説明する。図２において、図１Ａに示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
　図２に示した抵抗スイッチングデバイス１ａは、第１の電極３がｎ型酸化物半導体２に接するように位置する下層５とその上に形成される上層６とを備え、下層５は前述したＡｕもしくはＰｔの酸化物または酸素を含むＡｕもしくはＰｔをもって形成される酸素含有層からなり、上層６がＡｕまたはＰｔからなることを特徴としている。この場合、下層５の厚みは１ｎｍ以上かつ５０ｎｍ以下であることが好ましい。この実施形態における下層５においても、前述の図１Ｂに示したような酸素分布状態を有している。
　この抵抗スイッチングデバイス１ａによれば、後述する実験例から明らかになるように、応答速度がより高められ、かつ抵抗記憶特性がより改善されることができる。
　次に、図３を参照して、この発明の第３の実施形態による抵抗スイッチングデバイス１ｂについて説明する。図３において、図１Ａに示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
　図３に示した抵抗スイッチングデバイス１ｂでは、ｎ型酸化物半導体２として、たとえばＢａＴｉＯ３薄膜のようなｎ型酸化物半導体薄膜７が、たとえばＮｂ添加のＳｒＴｉＯ３単結晶基板のようなｎ型酸化物半導体基板８上に形成されたものが用いられる。ここで、ｎ型酸化物半導体とＮｂ添加のＳｒＴｉＯ３単結晶基板間では、ほぼオーミックな接合が形成される。第１の電極３は、ｎ型酸化物半導体薄膜７に接するように形成され、第２の電極４は、ｎ型酸化物半導体基板８に接するように形成される。
　次に、図４を参照して、この発明の第４の実施形態による抵抗スイッチングデバイス１ｃについて説明する。図４において、図１Ａに示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
　図４に示した抵抗スイッチングデバイス１ｃは、簡単に言えば、図１Ａに示した抵抗スイッチングデバイス１全体を、たとえばＳｉ基板からなる保持基板９上に形成した構造を有している。保持基板９は、抵抗スイッチングデバイス１ｃに対して十分な機械的強度を与えるように作用する。したがって、ｎ型酸化物半導体２は薄膜から構成されてもよい。また、第２の電極４は、ｎ型酸化物半導体２と保持基板９との界面から、保持基板９の露出した表面上にまで延びるように形成される。
　次に、図５を参照して、この発明の第５の実施形態による抵抗スイッチングデバイス１ｄについて説明する。図５において、図１Ａに示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
　図５に示した抵抗スイッチングデバイス１ｄは、第１および第２の電極２および３が、ｎ型酸化物半導体２の一方主面上に並んで形成されることを特徴としている。第１および第２の電極２および３の間には、ｎ型酸化物半導体２の一部が介在している。
　以下に、実験例に基づき、この発明をより具体的に説明する。
　［実験例１］
　実験例１では、図１Ａに示した構造の抵抗スイッチングデバイス１を作製した。
　図１Ａに示したｎ型酸化物半導体２として、フルウチ化学製のＮｂ０．５wt％添加ＳｒＴｉＯ３（１００）単結晶基板（以下、「Ｎｂ：ＳｒＴｉＯ３単結晶基板」）を用いた。
　上記Ｎｂ：ＳｒＴｉＯ３単結晶基板をＤＣスパッタ装置の基板ホルダーにセットして、真空引きを開始し、１.３３×１０-4Ｐａの真空に達したのち、アルゴン（Ａｒ）ガスの流量を１０sccmに固定しながら、酸素（Ｏ２）ガスの流量を０～１０sccmの範囲で変化させて、後掲の表の「Ａｒ／Ｏ２比」の欄に示すように、雰囲気ガスを調整した。その後、バルブを制御して、０．６７Ｐａまたは０．２５Ｐａになるように真空を制御した。
　他方、ショットキー接合を形成する図１Ａに示した第１の電極３のための電極材料として、白金（Ｐｔ）を用いた。より具体的には、上記ＤＣスパッタ装置に２インチＰｔターゲットを配置し、このターゲットに１００ＷのＤＣパワーを印加してプラズマを生成し、カソード前に取り付けてあるシャッターを開いて、Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層を有する、図１Ａに示した第１の電極３を形成した。次いで、この第１の電極が直径２００μｍとなるように、メタルマスクを用いてパターニングした。第１の電極の厚みは約２００ｎｍであった。
　また、Ｎｂ：ＳｒＴｉＯ３単結晶基板とオーミック接触する図１Ａに示した第２の電極４を、Ｉｎ金属を超音波はんだでｎ型酸化物半導体２上に塗布することによって形成した。なお、Ｎｂ：ＳｒＴｉＯ３に対して、Ｉｎ電極は良好なオーミック接触を示すことは確認されている。
　得られた各試料について、半導体パラメーター測定器（アジレント社製「Ｂ１５００Ａ」）、電流電圧発生装置（アドバンテスト社製「Ｒ６２４６」）およびマニュアルプローブシステムを用いて評価した。
　この実験例１では、電流－電圧（Ｉ－Ｖ）特性から抵抗変化比を算出するとともに、パルスソースメーターを用いてパルス電圧応答性を評価した。
　より詳細には、電流－電圧特性を求めるため、タングステンプローブ針を第１および第２の電極に接触させ、第１の電極をグラウンドとし、第２の電極側の電圧を１Ｖ／secの速度で掃引して電流－電圧特性を求めた。ここで、電圧はＥ１⇒０Ｖ⇒Ｅ２⇒０Ｖ⇒Ｅ１（たとえば、－５Ｖ⇒０Ｖ⇒５Ｖ⇒０Ｖ⇒－５Ｖ）のように掃引して、その際の電流を測定した。
　表１に示した試料１は、第１の電極がＰｔからなるもので、従来技術に相当するものであるが、この試料１の電流－電圧特性が図６に示されている。図６に示すように、電流－電圧特性には、電圧掃引の行きと帰りとでヒステリシスが生じ、矢印で示すように、プラス電圧側で低抵抗状態から高抵抗状態、マイナス電圧側で高抵抗状態から低抵抗状態への抵抗スイッチングが発現している。プラス電圧側で最も大きな抵抗変化を示す電圧での電流値に基づき、抵抗変化比ΔＲを次式を用いて算出した。
　ΔＲ＝ＩLRS／ＩHRS
　ここで、ＩLRSは低抵抗状態でのある電圧での電流値、ＩHRSは高抵抗状態でのある電圧での電流値を示す。
　次に、パルス電圧応答性の試験方法について説明する。パルスソースメーターを用いて、高抵抗状態にスイッチングさせるＨset電圧として、パルス幅１００μsecの＋７Ｖの電圧パルスを１回印加し、＋０．５Ｖで電流を測定した。次に、低抵抗状態にスイッチングさせるＬset電圧として、パルス幅１００μsecの－５Ｖの電圧パルスを１回印加した後、再度＋０．５Ｖで電流を測定した。その後、同じようにＨset電圧およびＬset電圧の大きさを固定し、パルス幅を１msec、１０msec、１００msecと長くして、印加後の電流値を＋０．５Ｖで測定した。Ｈset電圧印加後の電流値およびＬset電圧印加後の電流値から、抵抗変化比ΔＲを求め、１０以上になる最小のパルス幅を応答速度と定義した。
　表１において、抵抗変化比ΔＲが「ΔＲ」の欄に、応答速度が「応答性」の欄にそれぞれ示されている。
Figure JPOXMLDOC01-appb-T000001
　実験例１では、抵抗変化比ΔＲが１０００以上、応答速度が１００μsecであるものを合格と判定とした。試料２～５および７～１０が合格と判定され、これら試料では、「酸素分圧」が０．０１～０．２２Ｐａの範囲内となっている。
　表１から明らかであるように、従来から知られるＰｔ電極とＮｂ：ＳｒＴｉＯ３半導体とで構成される試料１に係る抵抗スイッチングデバイスでは、図６に示したように、電流－電圧特性については、３００００と確かに大きな抵抗変化比ΔＲを示すものが得られている。しかし、この発明の範囲内である試料２～５および７～１０に係る抵抗スイッチングデバイスでは、電流－電圧特性での抵抗変化比ΔＲが、試料１よりさらに大きく、抵抗変化特性が大きく改善されていることがわかる。代表して、試料４に係る抵抗スイッチングデバイスの電流－電圧特性が図７に示されている。
　図７を図６と比較すると明らかであるが、試料４に係る抵抗スイッチングデバイスによれば、プラス電圧側において、ヒステリシスが大きく、非常に大きな抵抗変化特性を示していることがわかる。
　次に、応答性に着目すると、従来から知られる試料１に係る抵抗スイッチングデバイスでは、図８に示すように、１００μsec～１０msecのパルス電圧を印加してもほとんど変化せず、１００msecと長いパルス電圧を印加してやっと１桁程度の差が得られた。したがって、電流－電圧特性で大きな抵抗変化比ΔＲが得られたとしても、パルス電圧印加で抵抗をスイッチングさせるためには非常に長いパルス電圧が必要になり、不揮発性メモリーなどの高速動作が必要なデバイスでは大きな問題となることがわかる。
　これに対して、図９に示すように、この発明の範囲内である試料４に係る抵抗スイッチングデバイスでは、１００μsecと比較的短いパルス電圧でも２桁近い変化（抵抗変化比ΔＲ＝１００）が得られ、劇的に応答性が改善されていることがわかる。
　この実験で使用した装置の関係で、１００μsec未満のパルスでの応答性に関しては評価できていないが、この発明の範囲内の試料２～５および７～１０に係る抵抗スイッチングデバイスのすべてにおいて、１００μsecのパルス電圧印加で抵抗変化比ΔＲが１００程度得られていることから、より短いパルス電圧にも応答し、抵抗変化比ΔＲが１０以上を示すものと推測される。
　また、試料６に係る抵抗スイッチングデバイスでは、表１に示すように、Ａｒ／Ｏ２＝１０／１０と酸素量を多くして第１の電極を形成した場合、電流－電圧特性に見られるヒステリシスが非常に小さくなり、抵抗変化比が極度に小さくなった。そのため、応答性も非常に悪い結果となった。これは、以下の理由によるものと推測される。
　ＰｔＯｘで示される酸化白金は酸化が進むに伴い（つまりｘが大きくなるに従い）、電気抵抗率が上昇することが知られており、ｘ＝１．５のＰｔ２Ｏ３では、ｘ＝１．０のＰｔＯより、電気抵抗率が２桁程度上昇する。したがって、試料６では、電極の抵抗が高いため、ショットキー障壁が形成されず、上記のように、優れた特性が得られなかったものと推測される。
　表１の「状態分析」の欄に、形成された第１の電極の状態分析の結果が示されている。これは、ラザフォード後方散乱分光法（ＲＢＳ）と光電子分光法（ＸＰＳ）とを用いて求めたものである。ＸＰＳでは、Ａｌ－Ｋα線を用いてＰｔ4fスペクトルを測定し、Ｐｔ２＋（ＰｔＯ酸化白金状態）およびＰｔ０＋（Ｐｔ金属状態）の確認を行なった。また、ＲＢＳ測定では、表１に示す試料と同じ電極厚みでは精度良く測定できないことから、表１に示す試料と同じ条件で電極厚みが２０～４０ｎｍとなるようなモデル試料を作製して評価を行なった。
　図１０に試料１のＲＢＳ測定結果が、図１１に試料５のＲＢＳ測定結果が代表して示されている。
　ＲＢＳ測定結果から、従来例としての試料１に係る抵抗スイッチングデバイスでは、第１の電極は金属Ｐｔ状態であり、また、後述するＸＰＳ測定からも一酸化白金ＰｔＯの存在を確認することはできなかった。また、試料６に係る抵抗スイッチングデバイスでは、ＲＢＳ分析でＰｔ：Ｏ＝２：３程度になり、Ｐｔ２Ｏ３の形成が示唆される結果を得た。他方、試料５に係る抵抗スイッチングデバイスでは、ＲＢＳ分析でＰｔ：Ｏ＝１：１の組成を有しており、一酸化白金ＰｔＯが形成されていることが明らかになった。
　なお、表１の「状態分析」の欄に、「部分酸化／ＰｔＯ－Ｐｔ混在」と表示されているのは、前述したように、これがＰｔＯとＰｔとの中間の部分酸化の酸化物から構成されたものであるのか、ＰｔＯとＰｔとが単に混ざっている状態であるのか、が明らかでないが、少なくともＰｔの酸化物または酸素を含むＰｔが存在することを示している。
　図１２に、代表して試料１と試料４とのＸＰＳ測定結果を示す。図１２（Ａ）からわかるように、ＲＢＳ測定でＰｔ金属であることがわかった試料１では、Ｐｔ4f軌道は約７１ｅＶに位置しているのに対し、試料４では、約７２ｅＶあたりに明瞭な肩を確認することができる。この肩のエネルギー位置は一酸化白金ＰｔＯ（Ｐｔ２＋）に対応し、試料４では、少なくともＰｔ金属とＰｔＯとが混在することがわかる。図１２（Ｂ）はＰｔとＰｔＯの成分をピーク分離した結果を示しているが、試料４では、ピーク強度比から、ＰｔＯとＰｔとが約６：４程度（ｘ＝０．６７）で存在していることがわかる。
　同様に、試料２および３でも、強度比は異なるが、ＸＰＳスペクトルからＰｔ２＋とＰｔ０＋のスペクトルが見られ、電極形成時のＡｒ／Ｏ２比が小さくなる（つまり酸素をたくさん流す）ほど、Ｐｔ２＋の強度が強くなる様子が見られ、ＰｔＯｘ（０＜ｘ≦１）の状態（つまり、Ｐｔ金属とＰｔＯとが混在した状態）が少なくとも存在することが明らかになった。
　以上のように、第１の電極を、Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層を有する構成とすることにより、抵抗変化比ΔＲが大きく、応答性に優れた、抵抗スイッチングデバイスを実現し得ることが確認される。この原理に関しては、未だ不明な点は多いが、比較的酸素が脱離しやすいＰｔの酸化物または酸素を含むＰｔを第１の電極の材料として用いることにより、ｎ型酸化物半導体と第１の電極間で酸素のやり取りが起こりやすくなり、抵抗変化現象が改善され、応答性が速くなるものと推測される。
　なお、本件発明者らの検証の結果、ショットキー接合素子にみられる抵抗スイッチング現象と電極の酸化もしくは電極の酸素含有との間に強い相関があることが明らかになっている。したがって、この実験例において実施した電流－電圧特性評価により、抵抗変化比ΔＲが３００００より大きな特性を示すデバイス、すなわち、試料２～５および７～１０では、電極の、少なくともｎ型酸化物半導体との界面近傍において、電極が酸化され、もしくは酸素を含む状態となっているとみなすことができる。
　［実験例２］
　実験例２では、図２に示した構造の抵抗スイッチングデバイス１ａを評価した。
　図２に示したｎ型酸化物半導体２として、実験例１の場合と同様に、Ｎｂ：ＳｒＴｉＯ３単結晶基板を用い、Ｎｂ：ＳｒＴｉＯ３単結晶基板上に、後掲の表２の「下層」における「Ａｒ／Ｏ２比」の欄に示したガス流量比の下で、同じく「膜厚」の欄に示す厚みの下層５を形成し、次いで、「上層」における「Ａｒ／Ｏ２比」の欄に示したガス流量比の下で、真空を０．６７Ｐａに調整しながら、同じく「膜厚」の欄に示す厚みの上層６を形成した。ここで、下層と上層との合計厚みが約２００ｎｍとなるようにした。成膜時のＤＣパワー、真空度などについては、実験例１の場合と同様の条件とした。
　なお、下層を形成した後、上層を構成するＰｔを成膜する際には、ガス流量比を変化させたのち、ＤＣパワー：１００Ｗで２分間プレスパッタを行ない、下層の形成時のターゲットの変化を無視できるようにした。
　また、比較のため、下層のみを形成したもの、すなわち、試料１５および２０についても同様の評価を行なった。なお、試料１５および２０は、それぞれ、実験例１における試料２および５に相当する。
　また、実験例１の場合と同様の方法で、Ｎｂ：ＳｒＴｉＯ３単結晶基板とオーミック接触する図２に示した第２の電極４を形成した。
　得られた試料について、実験例１の場合と同様の方法で、抵抗変化比およびパルス電圧応答性について評価した。
　さらに、実験例２では、表２の「抵抗記憶特性」の欄に示すように、抵抗記憶特性の評価を室温で行なった。抵抗記憶特性は、電圧を印加して高抵抗状態および低抵抗状態の各々にスイッチングさせた後に、＋０．５Ｖで１０秒毎にそれぞれの抵抗状態での電流を１時間測定した。高抵抗状態と低抵抗状態とにおいて、１時間後の＋０．５Ｖで測定した抵抗変化比ΔＲが２０以上の場合を合格と判定し、２０未満の場合を不合格であると判定した。表２の「抵抗記憶特性」の欄には、合格と判定した試料のうち、抵抗変化比ΔＲが１００以上のものを「◎」と表示し、抵抗変化比Δが２０以上かつ１００未満のものを「○」と表示し、不合格と判定した抵抗変化比Δが２０未満の試料を「×」と表示した。
Figure JPOXMLDOC01-appb-T000002
　表２には、実験例１において作製した従来例としての試料１についての評価結果も示されている。
　表２から明らかなように、２００ｎｍ膜厚の全体を同じＡｒ／Ｏ２流量比で作製したＰｔの酸化物が存在する第１の電極を有する試料１５および２０の場合、１０００以上の大きい抵抗変化比ΔＲおよび良好な応答性を実現し、さらに、抵抗記憶特性についても「○」の評価となった。
　しかし、試料１１～１４および１６～１９のように、Ｐｔからなる層／Ｐｔの酸化物または酸素を含むＰｔが存在する層／ｎ型半導体の構造を有する試料では、抵抗変化比ΔＲが２０００００以上とさらに改善され、また、抵抗記憶特性についても「◎」と非常に優れた評価結果が得られた。
　これらに対して、試料１では、抵抗変化比ΔＲおよび応答性が劣るのに加え、抵抗記憶特性が「×」の評価となり、実用にあたっては多くの課題を有することがわかる。
　図１３に、従来例としての試料１と、この発明の範囲内の試料１２および１５とについての抵抗記憶特性が代表して示されている。
　試料１では、この発明が解決しようとする課題として前述したように、低抵抗状態が時間とともに高抵抗状態の抵抗値に近づき、室温でも１時間後に抵抗変化比ΔＲが１０程度と小さくなる問題があった。つまり、メモリーデバイスとして使用した場合、時間とともに低抵抗状態として記憶したデータが消去されることを示している。
　一方、この発明の範囲内にある試料１５では、１時間後も抵抗変化比ΔＲが約６０であり、また、Ｐｔからなる層／Ｐｔの酸化物または酸素を含むＰｔが存在する層／ｎ型半導体の構造を有する試料１２では、さらに改善されて、ΔＲが１５０程度もあった。このことから、この発明によれば、抵抗記憶特性が改善され、特に、Ｐｔからなる層／Ｐｔの酸化物または酸素を含むＰｔが存在する層／ｎ型半導体の構造が採用されれば、抵抗記憶特性がより改善されることがわかる。
　上記の現象をもたらす原理に関しては不明であるが、Ｐｔの酸化物または酸素を含むＰｔでは比較的酸素が通りやすいのに対し、Ｐｔは酸素を通すことができない。したがって、Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層上にＰｔ電極が形成されることにより、Ｐｔの酸化物または酸素を含むＰｔからの酸素が、酸素含有層とＮｂ：ＳｒＴｉＯ３単結晶基板との界面に留まり、特性改善に寄与していると推測される。
　上記のことは、Ｐｔに代えて、Ａｕを用いた場合にも言える。
　［実験例３］
　実験例３では、まず、試料２１～２４として、図１Ａまたは図２に示した構造の抵抗スイッチングデバイス１または１ａにおいて、ｎ型酸化物半導体２として、ルチル型ＴｉＯ２、より具体的には、信光社製のＮｂ：０．５wt％添加ＴｉＯ２（１００）単結晶基板を用いたものを作製した。ここで、試料２２および２４は、図１Ａに示した第１の電極３のように単層構造の電極を有し、試料２３および２５は、図２に示した第１の電極３のように、下層５および上層６からなるものであった。
　さらに、実験例３では、試料２５～３２として、図３に示した構造の抵抗スイッチングデバイス１ｂにおいて、ｎ型酸化物半導体薄膜７の材料として、試料２５～２８ではアナターゼ型ＴｉＯ２を使用し、または、試料２９～３２ではＢａＴｉＯ３を使用し、その薄膜を、実験例１で用いたのと同様のＮｂ：ＳｒＴｉＯ３単結晶基板からなるｎ型酸化物半導体基板８上に、パルスレーザーアブレーション法を用いて成膜したものを作製した。ここで、図３に示した第１の電極３としては、図１Ａに示した第１の電極３のように単層構造のもの（試料２６、２８、３０、３２）と、図２に示した第１の電極３のように、下層５および上層６からなるもの（試料２５、２７、２９、３１）との２種類の試料を作製した。
　上記ＢａＴｉＯ３からなる薄膜、および上記アナターゼ型ＴｉＯ２からなる薄膜のそれぞれの成膜条件は表３に示すとおりとした。
Figure JPOXMLDOC01-appb-T000003
　また、実験例１または２の場合と同様の方法で、ルチル型ＴｉＯ２基板またはＮｂ：ＳｒＴｉＯ３単結晶基板とオーミック接触する図１Ａ、図２および図３に示した第２の電極４を形成した。
　そして、実験例２の場合と同様の評価を行なった。その結果が表４に示されている。
Figure JPOXMLDOC01-appb-T000004
　表４から明らかなように、表１および表２に示したＮｂ：ＳｒＴｉＯ３単結晶基板を用いた試料と比較すると、電流－電圧特性から求められる抵抗変化比ΔＲは低下しているが、いずれの試料も、１０００以上の良好な抵抗変化比ΔＲおよび１００μsecの優れた応答性、ならびに優れた抵抗記憶特性を示していることがわかる。
　このことから、この発明は、Ｎｂ：ＳｒＴｉＯ３単結晶に限らず、Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層とショットキー障壁を形成する、ここで示した材料にも適用可能であると言える。本抵抗変化現象の動作原理は不明なままであるが、ｎ型酸化物半導体とショットキー障壁を形成する電極との界面で発現することはよく知られており、ｎ型酸化物半導体ショットキー障壁は電極の仕事関数が半導体の仕事関数より大きいときに形成される。一般的に、ｎ型の酸化物半導体と比較してＰｔの仕事関数が大きいため、ほぼすべてのｎ型酸化物半導体でショットキー障壁が形成され、変化の大きさに違いがあるが、それらの多くのデバイスで抵抗変化現象が見られる。実際に、他にもいくつかのｎ型酸化物半導体とＰｔ電極のショットキー接合デバイスで抵抗変化現象が報告されており、動作原理は同じであることから、それらのものにも同様の効果が期待できる。適用可能なｎ型酸化物半導体としては、たとえば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯやそれらの化合物などが考えられる。
　［実験例４］
　実験例４では、この発明の特徴となるＰｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層を有する電極の形成による特性改善の起源を調べるために、Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層を有する電極に代えて、酸化ルテニウム（ＲｕＯｘ）電極をＤＣスパッタで形成し、特性評価を行なった。
　ＲｕＯｘ電極の形成にあたっては、Ｒｕ金属ターゲットを用い、Ａｒ／Ｏ２＝１０／５、５ｍＴｏｒｒの条件でＤＣスパッタを実施し、厚み２００ｎｍになるように成膜した。ＲｕＯｘを選択したのは、ＲｕがＰｔと比べて非常に酸化しやすい材料であり、Ｐｔの酸化物が４００℃程度からＰｔ金属と酸素とに分離分解するのに対し、ＲｕＯｘは１０００℃くらいでも非常に安定であるためである。
　図１４に示すように、ＲｕＯｘ電極を形成したＲｕＯｘ／Ｎｂ：ＳｒＴｉＯ３構造の試料では、ヒステリシスが非常に小さくなり、抵抗変化比が極度に小さくなった。理由については、動作原理がまだ明確でないため明らかではないが、この抵抗変化現象の原理を説明するためにいくつかのモデルが提案されており、その中に、酸素欠損が動く、もしくは電極と半導体間で酸素が移動するモデルがある。これから、ＲｕＯｘ形成時にＮｂ：ＳｒＴｉＯ３表面の酸素欠損が埋められたため、もしくはＲｕＯｘ自体が酸素と強く結合しすぎることにより酸素が移動できないため、抵抗変化度合いが大きく低下したと推測される。
　また、実験例２に示した試料構造に倣って、Ｒｕ（２００ｎｍ）／ＲｕＯｘ（１ｎｍ）／Ｎｂ：ＳｒＴｉＯ3構造のデバイスのように、多層構造の電極を形成した場合、この発明に係る試料のようにヒステリシスが大きく現れ、応答性の良い優れた特性が得られた。しかし、電圧パルスの繰り返しオン／オフ・スイッチング耐性の評価を行なったところ、図１５に示すような結果が得られた。比較のため、この発明の範囲内の試料として、実験例２における試料１２についてのオン／オフ・スイッチング耐性が図１６に示されている。
　この発明の範囲内の試料１２では、図１６に示すように、５０００回までのオン／オフ・スイッチングで抵抗変化比ΔＲ＝１００程度の優れた変化率と耐性を示しているのに対し、Ｒｕ／ＲｕＯｘ／Ｎｂ：ＳｒＴｉＯ3構造のデバイスでは、図１５に示すように、２０００回程度のオン／オフ・スイッチングで抵抗変化特性が劣化し始め、安定したスイッチングと耐性を得ることはできなかった。これは、ＲｕＯｘが、Ｐｔの酸化物と比較して酸素と非常に結びつきやすく安定であるため、繰り返しスイッチングで特性劣化が引き起こされているためであると推測される。
　［実験例５］
　この発明の効果の起源を調べるために、ＸＰＳ装置を用いて、Ｐｔの酸化物または酸素を含むＰｔをもって形成される酸素含有層を有する電極（以下、「ＰｔＯｘ電極」という。）とＮｂ：ＳｒＴｉＯ３との界面に形成されているショットキー障壁高さについて評価を行なった。
　抵抗変化現象の起源は、諸説あるが、ショットキー障壁を通過する電流量が変化していることに起因していることは間違いないと考えられるため、Ｐｔ電極からＰｔＯｘ電極とすることにより、ショットキー障壁高さ等が変化していることが考えられる。
　そこで、実験例１において作製した試料１（本発明の範囲外）および試料４（本発明の範囲内）の各々の成膜条件（Ａｒ／Ｏ２比、全圧）と同じ成膜条件で、それぞれ、Ｐｔ／Ｎｂ：ＳｒＴｉＯ３素子、およびＰｔＯｘ／Ｎｂ：ＳｒＴｉＯ３素子を作製した。ここでは、Ｎｂ：ＳｒＴｉＯ３基板の表面全面に、約３ｎｍの厚みとなるように電極を形成し、Ａｌ－Ｋα線を電極表面から照射して、電極とＮｂ：ＳｒＴｉＯ３との界面の電子状態について評価を行なった。
　評価は、“Barrier height at (Ba,Sr)TiO3/Pt interfaces studied by photoemission,” PHYSICAL REVIEW B 77, 195310 (2008）に記載のものと同様の方法で行なった。
　図１７（Ａ）に示すように、電極とｎ型酸化物半導体（Ｎｂ：ＳｒＴｉＯ３）との界面にはショットキー障壁が形成されているため、界面付近ではＮｂ：ＳｒＴｉＯ３のバンドが曲がっている。ＸＰＳを使った本評価では、Ａｌ－ＫαのＸ線を、図１７（Ｂ）に示すように、薄い電極で覆われたＮｂ：ＳｒＴｉＯ３基板へ照射すると、Ｘ線が薄い電極を通過し、Ｎｂ：ＳｒＴｉＯ３側にも照射され、界面近傍のＮｂ：ＳｒＴｉＯ３の電子状態を反映した光電子が放出される。それをアナライザーで計測することにより界面のバンドの曲がりの情報を得ることが可能である。Ａｌ－Ｋα線ではそれほど奥までの情報を得ることができないため、約３ｎｍ厚の電極を通して得られたＮｂ：ＳｒＴｉＯ３の情報は、ほぼ電極界面近傍の情報である。
　この実験例では、Ｔｉ2p軌道のエネルギー位置を評価し、電極を形成していないＮｂ：ＳｒＴｉＯ３単結晶のＴｉ2p軌道の位置と比較することにより、障壁高さを評価した。なお、本評価では、フェルミ位置、価電子体位置、Ｃ1s軌道位置も測定し、チャージアップの影響がないことを確認している。
　図１８に、電極を形成していないＮｂ：ＳｒＴｉＯ３単結晶と、試料１および４の各々の成膜条件（Ａｒ／Ｏ２比、全圧）と同じ成膜条件でそれぞれ作製した、Ｐｔ／Ｎｂ：ＳｒＴｉＯ３素子、およびＰｔＯｘ／Ｎｂ：ＳｒＴｉＯ３素子の各々のＸＰＳスペクトルが示されている。
　図１８から、Ｐｔ／Ｎｂ：ＳｒＴｉＯ３素子（試料１に相当）では、Ｔｉ2p軌道のピークトップが約０．７ｅＶだけ低エネルギー側にシフトしており、ショットキー障壁高さが約０．７ｅＶであることがわかる。一方、この発明の範囲内であるＰｔＯｘ／Ｎｂ：ＳｒＴｉＯ３素子（試料４に相当）では、シフト量が約１．３ｅＶと大きくなっており、ＰｔＯｘとなることにより、ショットキー障壁が高くなっていることがわかる。
　実験例１において、ＸＰＳでＰｔ4f軌道を評価した結果では、電極を形成する際の酸素流量比（酸素分圧）に比例し、Ｐｔの酸化が進み、酸素流量比が大きくなるに従って、ＰｔＯｘが多く生成する傾向が見られた。一方、本評価では、この発明の範囲内の試料であれば、見積もられる障壁高さはほとんど変化せず、約１．３ｅＶ程度であり、酸素流量比との相関はあまり見られなかった。
　現時点では、これらの理由は不明であるが、障壁高さは接合界面の電極とｎ型酸化物半導体との仕事関数により決まり、ｎ型酸化物半導体に接する電極面が極薄く酸化もしくは酸素が吸着しただけでも仕事関数が変化し、それにより障壁高さが変化するため、酸素流量比が小さいときでも接合界面のＰｔ電極のみは十分酸化もしくは酸素が吸着されており、ショットキー障壁高さは、この発明の範囲内の試料ではほぼ同じであった可能性が考えられる。実験例１の評価では、比較的厚い電極をＸＰＳで評価しているため、界面付近の情報を十分反映されていない可能性がある。
　以上の結果から、ＰｔＯｘ電極とすることにより、著しく抵抗変化特性を改善できた理由の１つとして、ショットキー障壁が高くなっていることが関係している可能性があることがわかる。
　［実験例６］
　実験例６では、Ｐｔターゲットに代えて、ＡｕターゲットおよびＩｒターゲットをそれぞれ用いたことを除いて、実験例１の場合と同様の方法を適用し、フルウチ化学製のＮｂ０．５ｗｔ％添加ＳｒＴｉＯ３（１００）単結晶基板に、ＤＣスパッタ装置でショットキー接合を形成する電極を有する試料を作製した。Ａｕターゲットを用いた場合の電極形成条件が表５に、Ｉｒターゲットを用いた場合の電極形成条件が表６にそれぞれ示されている。
　作製した試料については、実験例２の場合と同様の方法で特性試験を行なった。実験例６でも、実験例２の場合と同様、抵抗変化比ΔＲが１０００以上、応答速度が１００μsecであり、高抵抗状態と低抵抗状態とにおいて、１時間後の＋０．５Ｖで測定した抵抗変化比ΔＲが２０以上の場合を合格と判定し、２０未満の場合を不合格であると判定した。試料３４～３７および３９～４２が合格と判定され、これら試料では、「酸素分圧」が０．０１～０．２２Ｐａの範囲内となっている。
　表５および表６の「抵抗記憶特性」の欄には、実験例２の場合と同様、合格と判定した試料のうち、抵抗変化比ΔＲが１００以上のものを「◎」と表示し、抵抗変化比Δが２０以上かつ１００未満のものを「○」と表示し、不合格と判定した抵抗変化比Δが２０未満の試料を「×」と表示した。
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
　図１９および図２０に、代表して試料３３および試料４３の電流－電圧特性がそれぞれ示されている。
　十分プレスパッタを行った後、Ａｒ雰囲気（Ａｒ／Ｏ２＝１０／０）において電極を成膜した場合、Ａｕ電極を有する試料３３では、ヒステリシスは確認できず、また、整流性についても非常に低い特性しか得られなかった。一方、Ｉｒ電極を有する試料４３では、Ｐｔ電極と比較して非常に小さいが、ヒステリシスを示し、抵抗変化比は４０であった。これらのことから、Ａｕ電極またはＩｒ電極では、十分な抵抗変化特性を得ることができないことがわかる。
　次に、図２１および図２２には、それぞれ、試料３６および試料４５の電流－電圧特性が示されている。
　試料３６（Ａｒ／Ｏ２＝１０／３）のように、Ａｕ電極の成膜時に酸素を導入すると、図２１に示すように、非常に大きなヒステリシスを示すようになり、大きな抵抗変化特性を得ることができた。一方、Ｉｒ電極の場合、酸素を導入して成膜すると、図２２に示すように、ヒステリシスはほぼ消滅し、抵抗変化現象を示さなくなった。これらのことから、Ａｕ電極の場合には、スパッタ時に酸素を導入することにより、非常に大きな抵抗変化特性が得られることがわかる。
　また、Ａｕ電極の場合には、応答性、抵抗記憶特性についても、ＰｔＯｘ電極の場合と同等以上の特性が得られている。
　なお、表５の試料３８は、酸素流量比が大きい（酸素分圧が高い）条件で電極を形成した試料であるが、抵抗変化比が３１０と小さくなった。原因は不明であるが、電極の緻密性が低下したこと、もしくは電極形成時に酸素プラズマによりｎ型酸化物半導体表面（Ｎｂ：ＳｒＴｉＯ３）がダメージを受けた可能性が考えられる。
　次に、試料３３および試料３６の各々と同じ条件で、約３ｎｍ厚のＡｕ電極を形成し、実験例１または５の場合と同様の方法で、ＸＰＳを用いて、障壁高さとＡｕの酸化状態の評価を行なった。結果を図２３および図２４に示す。
　図２３を参照すれば、Ｐｔ電極またはＰｔＯｘ電極の場合と同様に、Ａｒ雰囲気（Ａｒ／Ｏ２＝１０／０）で成膜したＡｕ電極では、その障壁高さは０．５ｅＶと、Ｐｔの場合より少し小さい値となったが、酸素を導入して（たとえば、Ａｒ／Ｏ２＝１０／３）成膜することにより、障壁高さが約１．５ｅＶと非常に大きくなっていることがわかる。
　一方、図２４を参照して、Ａｕ4f軌道のＸＰＳスペクトルに着目すると、酸素導入して成膜したＡｕ電極では、若干ブロードになっており、差分スペクトルからＡｕ２Ｏ３が形成された場合に現れるピーク位置（約８５ｅＶと約８９ｅＶ）付近の強度が極少しだけ大きくなっていることがわかり、酸素とＡｕの結合が起きている可能性が示唆される結果を得た。しかし、ＰｔとＰｔＯｘとの関係ほどの明瞭な違いを確認することができなかった。
　これは、ＡｕがＰｔと比較して酸化されにくいためであると考えられるが、図２３からわかるように、ＰｔとＰｔＯｘとの関係と同様、酸素導入により障壁高さが高くなっていることから、界面近傍にのみＡｕＯｘが形成されている、もしくは酸素の吸着が起きていると考えられる。これは、実験例５でも述べたように、ショットキー障壁高さは、接合された界面近傍の電子状態（仕事関数）に大きく影響されるため、界面の電極の極薄い領域が酸化もしくは酸素を含む状態となるだけで、障壁高さが変化し、ＸＰＳで求められる障壁高さは、より敏感に接合されたＡｕの界面酸化を検出できているものと推測される。
　一方、ＸＰＳでＡｕの4f軌道を評価すると、Ａｕ電極の平均的な情報を取得するため、界面のみ極薄く酸化している場合は、Ａｕの酸化を検出することが困難となる。
　以上のことから、Ｐｔの場合と同じように、Ａｕでも、そこに酸素を導入して電極を形成することにより、優れた抵抗変化特性を得ることができたのは、界面近傍のＡｕが酸化もしくは酸素を含む状態となったためであると考えられる。ただし、Ｐｔの場合とは異なり、酸素導入で成膜したＡｕ電極では、界面のみ酸化されているため、擬似的にＡｕ／ＡｕＯｘ／Ｎｂ：ＳｒＴｉＯ３のような多層膜のような構造となっているものと推測され、実験例２で示したように、電極形成時に酸素流量比を変えて成膜する必要はない。
　以上の結果から、Ｐｔと同様にＡｕでも酸素を導入してＡｕ電極を形成することにより、抵抗変化比、応答性および抵抗記憶特性に優れた抵抗スイッチングデバイスを実現することが可能であることがわかった。
１，１ａ，１ｂ，１ｃ，１ｄ　抵抗スイッチングデバイス
２　ｎ型酸化物半導体
３　第１の電極
４　第２の電極
５　下層（酸素含有層）
６　上層
７　ｎ型酸化物半導体薄膜
８　ｎ型酸化物半導体基板
９　保持基板

Claims (5)

  1. 　ｎ型酸化物半導体と、前記ｎ型酸化物半導体の少なくとも一部を介在させて配置された第１および第２の電極とを備え、少なくとも前記第１の電極は前記ｎ型酸化物半導体に接しており、前記第１および第２の電極間に極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示すショットキー接合が前記ｎ型酸化物半導体と前記第１の電極との界面で形成される、抵抗スイッチングデバイスであって、
    　前記第１の電極は、前記ｎ型酸化物半導体に接するように位置し、かつ金（Ａｕ）もしくは白金（Ｐｔ）の酸化物または酸素を含む金もしくは白金をもって形成される酸素含有層を有することを特徴とする、抵抗スイッチングデバイス。
  2. 　前記第１の電極は、前記酸素含有層を下層とし、前記下層上に形成されるＡｕまたはＰｔからなる上層をさらに備えることを特徴とする、請求項１に記載の抵抗スイッチングデバイス。
  3. 　前記下層は厚みが１ｎｍ以上かつ５０ｎｍ以下であることを特徴とする、請求項２に記載の抵抗スイッチングデバイス。
  4. 　前記ｎ型酸化物半導体は、酸化チタン（ＴｉＯ２）、チタン酸ストロンチウム（ＳｒＴｉＯ３）もしくはチタン酸バリウム（ＢａＴｉＯ３）またはそれらの固溶体からなることを特徴とする、請求項１ないし３のいずれかに記載に抵抗スイッチングデバイス。
  5. 　ｎ型酸化物半導体と、前記ｎ型酸化物半導体の少なくとも一部を介在させて配置された第１および第２の電極とを備え、少なくとも前記第１の電極は前記ｎ型酸化物半導体に接しており、前記第１および第２の電極間に極性の異なる電圧を印加することにより抵抗変化・メモリー特性を示すショットキー接合が前記ｎ型酸化物半導体と前記第１の電極との界面で形成される、抵抗スイッチングデバイスの製造方法であって、
    　前記ｎ型酸化物半導体を用意する工程と、
    　前記ｎ型酸化物半導体の少なくとも一部を介在させた状態で配置される前記第１および第２の電極を形成する工程と、
    を備え、
    　前記第１の電極を形成する工程は、酸素分圧が０．０１～０．２２Ｐａの雰囲気中で、白金または金を成膜する工程を含む、
    抵抗スイッチングデバイスの製造方法。
PCT/JP2013/053457 2012-02-21 2013-02-14 抵抗スイッチングデバイスおよびその製造方法 WO2013125421A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014500677A JP5877445B2 (ja) 2012-02-21 2013-02-14 抵抗スイッチングデバイスおよびその製造方法
US14/458,808 US9496492B2 (en) 2012-02-21 2014-08-13 Resistance switching device and process for producing thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012034589 2012-02-21
JP2012-034589 2012-02-21
JP2012136453 2012-06-16
JP2012-136453 2012-06-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/458,808 Continuation US9496492B2 (en) 2012-02-21 2014-08-13 Resistance switching device and process for producing thereof

Publications (1)

Publication Number Publication Date
WO2013125421A1 true WO2013125421A1 (ja) 2013-08-29

Family

ID=49005608

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/053457 WO2013125421A1 (ja) 2012-02-21 2013-02-14 抵抗スイッチングデバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US9496492B2 (ja)
JP (1) JP5877445B2 (ja)
WO (1) WO2013125421A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070417A1 (ja) * 2016-10-11 2018-04-19 出光興産株式会社 構造物、その製造方法、半導体素子及び電子回路
CN111129166A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 氧化镓基半导体结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808291A (zh) * 2019-10-25 2020-02-18 甘肃省科学院传感技术研究所 一种多功能器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340769A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp キャパシタの電極構造
WO2010147073A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 抵抗スイッチング・メモリー素子
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135998A (en) * 1978-04-26 1979-01-23 International Business Machines Corp. Method for forming pt-si schottky barrier contact
US6114620A (en) * 1999-05-04 2000-09-05 Neokismet, L.L.C. Pre-equilibrium chemical reaction energy converter
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
JP5251506B2 (ja) * 2006-07-14 2013-07-31 株式会社村田製作所 抵抗記憶素子
JP5012891B2 (ja) * 2007-03-26 2012-08-29 株式会社村田製作所 抵抗記憶素子
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
JP5369518B2 (ja) * 2008-06-30 2013-12-18 富士通株式会社 抵抗素子及びその製造方法
WO2010095295A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095296A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
KR20110021405A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 저항성 메모리 소자
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8951829B2 (en) * 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
US8686386B2 (en) * 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340769A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp キャパシタの電極構造
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
WO2010147073A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 抵抗スイッチング・メモリー素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070417A1 (ja) * 2016-10-11 2018-04-19 出光興産株式会社 構造物、その製造方法、半導体素子及び電子回路
JPWO2018070417A1 (ja) * 2016-10-11 2019-08-15 出光興産株式会社 構造物、その製造方法、半導体素子及び電子回路
US11018238B2 (en) 2016-10-11 2021-05-25 Idemitsu Kosan Co., Ltd. Structure, method for manufacturing same, semiconductor element, and electronic circuit
JP7145077B2 (ja) 2016-10-11 2022-09-30 出光興産株式会社 構造物、その製造方法、半導体素子及び電子回路
CN111129166A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 氧化镓基半导体结构及其制备方法

Also Published As

Publication number Publication date
JPWO2013125421A1 (ja) 2015-07-30
US20150028282A1 (en) 2015-01-29
JP5877445B2 (ja) 2016-03-08
US9496492B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
Lin et al. Modified resistive switching behavior of ZrO2 memory films based on the interface layer formed by using Ti top electrode
CN100477225C (zh) 电阻变化元件及其制造方法
JP3383188B2 (ja) 強誘電体キャパシタデバイスおよびその製造方法
US10186660B2 (en) Memristor device
Park et al. Resistance switching characteristics for nonvolatile memory operation of binary metal oxides
JP2007300100A (ja) 可変抵抗物質を含む不揮発性メモリ素子
CN108831992A (zh) 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法
US20130082230A1 (en) Method of manufacturing nonvolatile memory element, and nonvolatile memory element
Hudec et al. Interface engineered HfO2-based 3D vertical ReRAM
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
JP5877445B2 (ja) 抵抗スイッチングデバイスおよびその製造方法
Hardtdegen et al. Tuning the performance of Pt/HfO2/Ti/Pt ReRAM devices obtained from plasma-enhanced atomic layer deposition for HfO2 thin films
Dueñas et al. Memory maps: Reading RRAM devices without power consumption
Shahrabi et al. Chip-level CMOS co-integration of ReRAM-based non-volatile memories
CN102208346B (zh) 非易失性电荷捕获型存储器件、其制备方法及应用
KR101046725B1 (ko) 저항성 메모리 장치
Song et al. Properties of Resistive Switching in TiO₂ Nanocluster-SiO x (x< 2) Matrix Structure
Kim et al. Resistive Switching Characteristics of HfO~ 2 Grown by Atomic Layer Deposition
TWI458077B (zh) 電阻式隨機存取記憶體及其製造方法
Lee et al. Variation of electrical conduction phenomena of Pt/(Ba, Sr) TiO3/Pt capacitors by different top electrode formation processes
JP2009295941A (ja) 記憶素子およびその製造方法
Gutsche et al. Disentangling ionic and electronic contributions to the switching dynamics of memristive Pr 0.7 Ca 0.3 MnO 3/Al devices by employing a two-resistor model
Blasco et al. Modeling of the switching IV characteristics in ultrathin (5 nm) atomic layer deposited HfO2 films using the logistic hysteron
Capulong et al. Effect of crystallinity on endurance and switching behavior of HfO x-based resistive memory devices
Muller et al. Resistance change in memory structures integrating CuTCNQ nanowires grown on dedicated HfO2 switching layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13751675

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014500677

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13751675

Country of ref document: EP

Kind code of ref document: A1