CN100477225C - 电阻变化元件及其制造方法 - Google Patents

电阻变化元件及其制造方法 Download PDF

Info

Publication number
CN100477225C
CN100477225C CNB2005800013655A CN200580001365A CN100477225C CN 100477225 C CN100477225 C CN 100477225C CN B2005800013655 A CNB2005800013655 A CN B2005800013655A CN 200580001365 A CN200580001365 A CN 200580001365A CN 100477225 C CN100477225 C CN 100477225C
Authority
CN
China
Prior art keywords
electro
resistance
layer
lower electrode
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800013655A
Other languages
English (en)
Other versions
CN1898798A (zh
Inventor
小田川明弘
杉田康成
菅野勉
酒井章裕
足立秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1898798A publication Critical patent/CN1898798A/zh
Application granted granted Critical
Publication of CN100477225C publication Critical patent/CN100477225C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种具有与现有技术元件不同的结构，电阻变化特性优良的电阻变化元件。其存在电阻值不同的两种以上的状态，通过施加规定电压或者电流，可以从在上述两种以上的状态中选择的一种状态向另一种状态变化的电阻变化元件，其中，包括上部电极和下部电极以及由上述双方电极夹持的电阻变化层的多层构造体被配置在基板上，电阻变化层具有尖晶石结构，上述下部电极的上述电阻变化层的表面被氧化。这种电阻变化元件可在400℃以下的制造过程中制造。

Description

电阻变化元件及其制造方法
技术领域
本发明涉及通过施加电压或者电流来改变电阻值的电阻变化元件及其制造方法。
背景技术
存储元件作为支撑信息化社会的重要基本电子部件而被应用于广泛的领域中。近年来，随着便携式信息终端的普及，存储元件微细化的要求变高，即使在非易失性存储元件中也不例外。但是，随着元件的微细化涉及到毫微米(nanometer)领域，在现有技术的电荷蓄积型存储元件(代表例为动态随机存储器(DRAM：Dynamic Random AccessMemory))中，每个信息单位(比特)的电荷容量C的低下成为问题，虽然为了避免这个问题而提出各种改善，但是，担心将来技术的界限。
不是通过电荷容量C而是通过电阻R的变化来记录信息的非易失性存储元件(电阻变化型存储元件)作为不易受微细化影响的存储元件而进入人们的视野。作为这种电阻变化型存储元件，在日本专利特表2002-512439号公报中公开有使用硫属化合物(TeGesb)的元件，在美国专利第6204139号中公开有使用钙钛矿氧化物(Pr0.7Ca0.3MnO3：PCMO)的元件，在日本专利特表2002-537627号公报中公开有使用含有钙钛矿(perovskite)氧化物的各种氧化物的元件(例如段落编号【0025】)。
但是，对于在日本专利特表2002-512439号公报中所揭示的元件来说，其是利用随着上述硫属化合物的结晶-非结晶(amorphous)相变化而使电阻变化的元件(也称为相变化型存储元件，硫属化合物的相变化可通过对元件所施加的热量来控制)，在元件的微细化或者响应速度方面存在问题。
在美国专利第6204139号中所揭示的元件，在其动作稳定性或者特性再现性方面存在问题。此外，为了使用该元件构成存储器单元阵列，而必需将该元件与信息记录时和读出时选择元件用的半导体元件(晶体管，二极管等)组合，在PCMO那样的钙钛矿氧化物的结晶化中，通常需要650℃～850℃的高温，产生与半导体制造过程的亲和性的问题。特别是，为了实现随着元件微细化的存储器高集成化，而期望元件的制造过程的温度比上述温度范围低。
在日本专利特表2002-537627号公报中，揭示有一种使用含有钙钛矿氧化物的各种氧化物的元件。
除了这些先行例之外，作为与本发明相关的先行例，还列举有日本专利特开2002-280542号公报。
发明内容
本发明的目的在于提供一种具有与这些现有技术的元件不同的结构，并且电阻变化特性优良的电阻变化元件及其制造方法。
本发明的电阻变化元件，存在电阻值不同的两种以上的状态，通过施加规定电压或者电流，而能够从在上述两种以上的状态中选择的一种状态向另一种状态变化，其特征在于：包括上部电极和下部电极以及由上述两电极夹持的电阻变化层的多层结构体被配置在基板上，上述电阻变化层具有尖晶石(spinel)结构，上述下部电极的上述电阻变化层一侧的表面被氧化。
在本发明的电阻变化元件中，优选在上述下部电极的上述表面上形成有构成上述下部电极的元素的氧化膜。
在本发明的电阻变化元件中，优选上述下部电极含有Ru(钌)、Ti(钛)、Al(铝)、Ta(铊)、Cu(铜)、W(钨)和Ni(镍)中的至少一种元素
在本发明的电阻变化元件中，优选上述电阻变化层包括具有由式MM2O4所示组成的氧化物，其中，上述M和M’为Mn(锰)、Fe(铁)、Co(钴)、Ni(镍)、Cu(铜)和Zn(锌)中的至少一种元素，上述M和M’既可以互不相同，也可以相同。
在本发明的电阻变化元件中，优选上述M’为Fe。
在本发明的电阻变化元件中，通过选择元件的结构，而可以使其电阻变化率为400％以上或者850％以上。
优选施加在本发明的电阻变化元件上的上述规定的电压或者电流为脉冲状。
本发明的电阻变化元件的制造方法，是上述本发明的电阻变化元件的制造方法，其中，在基板上形成下部电极，对上述形成的下部电极的表面进行氧化处理，在上述处理的下部电极上顺序形成具有尖晶石结构的电阻变化层和上部电极。
在本发明的制造方法中，优选使上述基板的温度为400℃以下形成上述下部电极、上述电阻变化层和上述上部电极。
附图说明
图1是示意性地表示本发明的电阻变化元件的一个例子的截面图。
图2是示意性地表示本发明的电阻变化元件的另一个例子的截面图。
图3是表示具有本发明的电阻变化元件的电阻变化型存储器的一个例子的示意图。
图4是表示意性地表示具有本发明的电阻变化元件的电阻变化型存储器的一个例子的截面图。
图5是用于说明具本发明的电阻变化元件的电阻变化型存储器的信息记录和读出方法的一个例子的图。
图6是用于说明具有本发明的电阻变化元件的电阻变化型存储器的信息读出方法的一个例子的图。
图7是表示具有本发明的电阻变化元件的电阻变化型存储器(阵列)的一个例子的示意图。
图8是表示具有本发明的电阻变化元件的电阻变化型存储器(阵列)的另一个例子的示意图。
图9A是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9b是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9C是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9D是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9E是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9F是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9G是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图9H是示意性地表示本发明的电阻变化元件的制造方法的一个例子的工序图。
图10A是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10B是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10C是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10D是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10E是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10F是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10G是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图10H是示意性地表示本发明的电阻变化元件的制造方法的另一个例子的工序图。
图11A是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图；
图11B是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图；
图11C是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11D是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11E是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11F是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11G是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11H是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11I是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
图11J是示意性地表示本发明的电阻变化元件的制造方法的再一个例子的工序图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。在以下的说明中，对相同的部件标注相同的符号，并省略重复说明。
对本发明的电阻变化元件进行说明。
图1所示的电阻变化元件1包括：基板12，由下部电极2和上部电极4构成的一对电极，以及由下部电极2和上部电极4夹持的电阻变化层3。对于下部电极2、电阻变化层3和上部电极4来说，作为多层结构体(层积体)11而按上述顺序被配置在基板12上。电阻变化层3具有尖晶石结构，下部电极2中的电阻变化层3一侧的表面被氧化。
电阻变化元件1存在电阻值不同的两种以上的状态，通过将规定的电压或者电流施加在元件1上，使得元件1可以从在上述两种以上的状态中选择的一个状态向另一个状态变化。当存在电阻值不同的两种状态(使相对高的电阻状态为状态A，相对低的电阻的状态为状态B)的情况下，通过对元件1施加规定的电压或者电流，来使元件1从状态A向状态B，或者从状态B向状态A变化。
这种电阻变化元件的电阻变化特性优良。本发明的电阻变化元件的电阻变化率通常为400％以上，通过选择在下部电极2中使用的材料和电阻变化层3所包含的氧化物等，可达到850％以上。其中，所谓电阻变化率为元件的电阻变化特性的指标数值，具体地说，是取元件所示的最大电阻值为RMAX、最小电阻值为RMIN时，利用式(RMAX-RMIN)/RMIN×100(％)求出的值。
本发明的电阻变化元件，可通过400℃以下的制造过程来制造，与半导体制造过程的亲和性优良。因此，本发明的电阻变化元件很容易应用于与半导体元件组合形成的各种设备(例如电阻变化型存储器)中，通过上述组合，可以得到特性(例如电阻变化特性)和生产性良好的电子设备。此外，与使用PCMO那种钙钛矿氧化物的元件相比，能够在更低的制造过程温度下进行制造，对实现元件的微细化和伴随着元件微细化的电子设备的高集成化、高特性化等有利。
电阻变化层3的结构，其结晶结构只限于尖晶石结构，此外没有特别的限制。尖晶石结构是在具有由式MM’2O4所示组成的氧化物中见到的结构，其是以M’为中心的氧(O)的四面体和以M为中心的氧的八面体周期地配置的结构。在元件1中，上述M和M’优选为Mn(锰)、Fe(铁)、Co(钴)、Ni(镍)、Cu(铜)和Zn(锌)中的至少一种。可以作出电阻变化率更好的电阻变化元件1，上述M和M’可以互不相同，也可以相同。
特别是，上述M’优选为Fe(即，优选电阻变化层3含有由式MFe2O4所示组成的氧化物，M为Mn、Fe、Co、Ni、Cu和Zn中的至少一种元素)。不但可以作成电阻变化率更好的电阻变化元件1，而且比另一元素M’(Mn、Co、Ni、Cu和Zn)便宜，给与环境的负荷小这方面也优秀。
电阻变化层3的厚度通常为1nm～1000nm的范围。
下部电极2具有导电性，只要其电阻层3的表面被氧化即可，例如，在下部电阻2的上述表面上形成构成下部电极2的元素的氧化膜(图1所示的被膜5)，在被膜5上配置电阻变化层3也可以。下部电极2的被膜5的部分和被膜5以外的部分(下部电极本体2a)的边界也可以不一定清楚。
下部电极2代表性地由金属构成，具体地说，优选含有Ru(钌)、Ti(钛)、Al(铝)、Ta(钽)、Cu(铜)、W(钨)和Ni(镍)中的至少一种元素。在下部电极2为由该至少一种元素构成的情况下，被膜5为该至少一种元素的氧化膜。
下部电极2优选由电阻变化层3在其表面上可以结晶化成长的材料所构成。在这种情况下，可以在下部电极2上形成具有稳定的结晶结构的电阻变化层3。此外，因为比较容易在下部电极2上形成电阻变化层3，所以可以作出生产性良好，具有稳定的电阻变化特性的电阻变化元件1。
上部电极4基本上只要具有导电性即可，例如，由Au(金)、Pt(白金)、Ru(钌)、Ir(铱)、Ti(钛)、Al(铝)、Cu(铜)、Ta(钽)、或者它们的合金(例如，依-钽合金(Ir-Ta))、氧化物(例如添加锡的铱氧化物(ITO))、氮化物、氟化物、碳化物，硼化物等构成也可以。
基板12例如可以为硅基板，在这种情况下，本发明的电阻变化元件和半导体元件的组合变得容易。与基板12的下部电极2接触的表面也可以氧化(也可以在基板12的表面上形成氧化膜)。
本发明的电阻变化元件的结构，只限于在基板12上形成含有下部电极2、电阻变化层3和上部电极4的多层结构体11，电阻变化层3由下部电极2和上部电极4所夹持，除此之外没有特别的限制。例如，如图2所示，也可以在下部电极2和上部电极4之间配置夹持中间电极6的一对电阻变化层3a、3b。在这种情况下，通过在下部电极2和中间电极6之间，上部电极4和中间电极6之间，和/或者下部电极2和上部电极4之间施加规定的电压或者电流，而能够形成可得到电阻值不同的至少三种状态(即实现多值化)的电阻变化元件1。其中，在图2所示的元件1中，中间电极6的电阻变化层3a一侧(上部电极2一侧)的表面被氧化。
规定的电压或者电流可以经由下部电极2和上部电极4而施加在电阻变化元件1上。通过施加规定的电压或者电流，元件1的上述状态发生变化(例如从状态A向状态B变化)，保持变化后的状态(例如状态B)直到再将规定的电压或者电流施加在元件1上，并通过施加上述电压或者电流，使上述状态再次发生变化(例如从状态B向状态A变化)。其中，对于施加在元件1上的规定电压或者电流，当元件1在状态A时和在与状态B时之间，也可以不一定相同，其大小、极性、流动方向等也可以因元件1的状态而不同。即，所谓本说明书的“规定电压或者电流”，是元件1在某一状态时，只要是能够向与该状态不同的另一状态变化的“电压或电流”即可。
这样，对于电阻变化元件1来说，由于可以保持其电阻值直至规定的电压或者电流施加在元件1上为止，因此可通过将元件1和检测元件1的上述状态的机构(即，检测元件1的电阻值的机构)组合，相对于上述各状态来分配位(bit)(例如，以状态A为“0”，以状态B为“1”)，构造非易失性的电阻变化型存储器(存储元件或者配置两个上的存储元件的存储器阵列)。此外，通过在上述各状态上分配接通(ON)或者断开(OFF)，而可以将元件1应用在开关元件中。
优选施加在电阻变化元件1上的电压或者电流为脉冲状。在这种情况下，在利用元件1构造存储器等电子设备时，可以降低电子设备的消耗电力并提高切换效率。脉冲的形状没有特别限制，例如只要是正弦波状、矩形波状和三角波状中的至少一种形状即可。脉冲的宽度通常只要在数毫微秒～数毫秒的范围内即可。
为了进一步降低电子设备的消耗电力，优选脉冲的形状为三角波状。为了使元件1的响应更高速，优选脉冲的形状为矩形波，可达到数毫微秒～数微秒左右的响应。为了兼顾消耗电力的降低和元件1的响应速度两者，优选脉冲的形状为正弦波状。正弦波状的脉冲适用于元件1的响应速度为数百毫微秒～数百微秒左右的情况，三角波状的脉冲适用于元件1的响应速度为数十微秒～数毫秒左右的情况。
优选将电压施加在电阻变化元件1上，在这种情况下，比较容易实现元件1的微细化或者利用元件1构成的电子设备的小型化。在存在上述状态A和状态B的两种状态的电阻变化元件1的情况下，使在下部电极2和上部电极4之间产生电位差的电位差施加机构与元件1连接，例如，通过对元件1施加使上部电极4的电位相对于下部电位2的电位为正的偏压(正偏压)，可使元件1从状态A向状态B变化。通过对元件1施加使上部电极4的电位相对于下部电极2的电位为负的偏压(负偏压)(即，通过在从状态A向状态B变化时，施加使极性相反的电压)，使元件1从状态B向状态A变化也可以。
图3表示将本发明的电阻变化元件和作为一种半导体元件的晶体管(MOS电场效果晶体管(MOS-FET))组合的电阻变化型存储器(元件)的一个例子。
图3所示的电阻变化型存储元件31具有电阻变化元件1和晶体管21，电阻变化元件1与晶体管21和比特(bit)线32电气连接。晶体管21的栅极电极与字符(word)线33电气连接，晶体管21的剩下一个电极接地。在这种存储元件31中，将晶体管21作为开关元件，可以检测电阻变化元件1的上述状态(即检测元件1的电阻值)以及将规定的电压或者电流施加在元件1上。例如，在取元件1的电阻值为不同的两种状态的情况下，可使图3所示的存储元件31成为1位(bit)的电阻变化型存储元件。
在图4中，表示具有本发明的电阻变化元件的电阻变化型存储器(元件)的具体结构的一个例子。在图4所示的存储元件31中，在硅基板(基板12)上形成有晶体管21和电阻变化元件1，使晶结管21和电阻变化元件成为一体。具体地说，在基板12上形成源极(source)24和漏极(drain)25，在源极24上形成源极电极26，在漏极25上形成兼作漏极电极27的下部电极2。在基板12的源极24和漏极25之间，在其表面上通过栅极绝缘膜22而形成栅极电极23，在下部电极2上，按顺序配置电阻变化层3和上部电极4。栅极电极23与指令线(图中没有示出)电气连接，上部电极4兼作比特线32。在基板12上配置层间绝缘层28，以覆盖基板12的表面、各个电极和电阻变化层3，来防止在各电极之间发生电气泄漏。
晶体管21作为MOS-FET只要是一般的结构即可。
层间绝缘层28可以由SiO2或者Al2O3等绝缘材料制成。也可以是两种以上材料的层积体，在绝缘材料中，除了SiO2或者Al2O3以外，也可以使用抗蚀剂材料。在使用抗蚀剂材料的情况下，由于可以利用旋涂法等简单地形成层间绝缘层28，因此即使在不平坦的表面形成层间绝缘层28的情况下，也很容易形成自身表面平坦的层间绝缘层28。
在图4所示的例子中，通过组合电阻变化元件和MOS-FET而构成电阻变化型存储器，但是具有本发明的电阻变化元件的电阻变化型存储器的结构没有特别的限制，例如，将本发明的电阻变化元件与其他种类晶体管或者二极管等任意的半导体元件组合也可以。
此外，图4所示的存储元件31是直接将电阻变化元件1配置在晶体管21的结构，但是，也可以将晶体管21和电阻变化元件1配置在互相离开处，并引出下部电极2和漏极电极27，利用电极来电气连接。虽然为了使存储元件31的制造过程变得容易，优选将电阻变化元件1和晶体管21互相分开来配置，但是，如图4所示，在将电阻变化元件1直接配置在晶体管21上的情况下，由于存储元件31的占有面积小，因此可以实现更高密度的电阻变化型存储器阵列。
向存储元件31上记录信息的过程可以通过将规定的电压或者电流施加在电阻变化元件1上来进行。读出记录于元件1上的信息的过程例如可以通过改变记录时施加在元件1上的电压或者电流的大小来进行。利用图5说明作为信息的记录和读出方法，将脉冲电压施加在元件1上的方法的一个例子。
在图5所示的例子中，电阻变化元件1具有下述电阻变化特性，即，通过施加具有某个阈值(V0)以上大小的正偏压，而从电阻相对较大的状态(状态A)向电阻相对较小状态(状态B)变化；通过施加具有某个阈值(V0’)以上大小的负偏压，而从电阻相对较小状态(状态B)向电阻相对较大的状态(状态A)变化。其中，正偏压是相对于下部电极2的电位，上部电极4的电位为正的电压；负偏压是相对于下部电极2的电位，上部电极4的电位为负的电压。各偏压的大小相当于在下部电极2和上部电极4之间的电位差的大小。
电阻变化元件1的初期状态为状态A。当将脉冲状的正偏压VS(|VS|≥V0)施加在下部电极2和上部电极4之间时，元件1从状态A向状态B变化(图5所示的SET)。取此时所施加的正偏压为SET电压。
这里，如果将比SET电压小，大小不到V0的正偏压施加在元件1上，则可以作为元件1的电流输出而检测出元件1所具有的电阻值(图5所示的READ1和OUTPUTI)。通过将大小不到V0的负偏压施加在元件1上来进行电阻值的检测，取用于检测元件1的电阻值所施加的电压为READ电压(VRE)。如图5所示，READ电压可以是脉冲状。在这种情况下，与脉冲状的SET电压时相同，可以减少存储元件31的消耗电力以及提高切换效率。在施加READ电压时，由于元件1的状态(状态B)不变化，因此，即使在多次施加READ电压的情况下，也可以检测出相同的电阻值。
其次，当在下部电极2和上部电极4之间施加脉冲状的负偏压VPS(|VRS|≥V0)时，元件1从状态B向状态A变化(图5所示的RESET)，这时所施加的负偏压为RESET电压。
这里，如果将READ电压施加在元件1上，则可以作为元件1的电流输出检测元件1具有的电阻值(图5所示的READ2和OUTPUT2)。在这种情况下，在施加READ电压时，由于元件1的状态(状态A)不变化，因此即使在多次施加READ电压的情况下，也可以检测出相同电阻值。
这样，能够通过施加脉冲状电压来进行在存储元件31上的信息记录和读出，由读出所得到的元件1的输出电流的大小，与元件1的状态对应而不同。这里，如果将输出电流相对较大的状态(图5的OUTPUT1)取为“1”，输出电流相对较小的状态(图5的OUTPUT2)取出为“0”，则存储元件31可以成为利用SET电压记录信息“1”，利用RESET电压记录信息“0”(消去信息“1”)的存储元件。
在图4所示存储元件31中，由于将脉冲状的电压施加在电阻变化元件1上，利用指令线使晶体管21成为接通(ON)状态，通过比特线32施加电压也可以。
READ电压的大小，通常优选为相对于SET电压和RESET电压大小的1/4～1/1000左右。SET电压以及RESET电压的具体值由电阻变化元件1的结构决定，通常在0.1～20V的范围内，优选为1～12V的范围内。
对于元件1的电阻值的检测来说，优选准备与检测元件不同的参照元件，将READ电压同样施加在参照元件上，通过检测得出参照电阻值(例如参照输出电流值)和检测元件的电阻值(例如输出电流值)的差分来进行。在图6所示的方法中，将利用负反馈放大电路44a放大的从存储元件31发出的输出42的输出45和利用反馈放大电路44b放大的从参照元件41发出的输出43的输出46，输入至差动放大电路47，检测从差动放大电路47得到的输出信号48。
如图7所示，在将两种以上的存储元件31排列成矩阵状的情况下，可以构成非易失性且随机存取型的电阻变化型存储器(阵列)34。在存储器阵列34中，通过从两条以上的比特线32中选出的一条比特线(Bn)，和从两条以上的指令线33选出的一条指令线(Wn)，而可以将信息记录在位于坐标(Bn，Wn)的存储元件31a上以及从存储元件31a读出信息。
如图7所示，在将两个以上的存储元件31配置成矩阵状的情况下，只要将至少一个存储元件31作为参照元件即可。
如图8所示，通过使用旁路晶体管(pass transistor)35，将两个以上的电阻变化元件1配置成矩阵状，可以构成非易失性且随机存取型的电阻变化型存储器(阵列)36。在存储器36中，比特线32与元件1的下部电极2，指令线33与元件1的上部电极4分别连接。在存储器36中，通过选择性地使与从两条以上比特线32中选出的一条比特线(Bn)连接的旁路晶体管35a，和与从两条以上的指令线35中选出的一条指令线(Wn)连接的旁路晶体管35成为接通(ON)状态，而能够将信息记录在位于坐标(Bn，Wn)上的电阻变化元件1a上和从电阻变化元件1a读出信息(为了读出信息，例如可以测定作为与元件1a的电阻值对应的电压的、图8所示的电压V)。其中，在图8所示的例子中，在存储器36上配置参照元件群37，通过选择性地使与参照元件群37连接的比特线(B0)所对应的旁路晶体管35C处于接通(ON)状态，来测定图8所示的电压VREF，可检测元件1a的输出和参照元件群37的输出的差分。
作为组合本发明的电阻变化元件的存储元件的制造方法的一个例子，在图9A～9H中表示本发明的电阻变化元件的制造方法的一个例子。
最初，准备形成有作为MOS-FET的晶体管21的基板12(图9A)。在基板12上形成源极24、漏极25、栅极绝缘膜22和栅极电极23。在基板12上配置由SiO2等绝缘材料制成的绝缘氧化膜51，以覆盖基板12的表面、栅极绝缘膜22和栅极电极23全体。
其次，在绝缘氧化膜51上形成通往晶体管21的源极24和漏极25的接触孔52a、52b(图9B)，将导电体堆积在接触孔52a、52b中，形成源极电极26和兼作漏极电极27的下部电极2(图9C)。当形成源极电极26和下部电极2时，优选对堆积导电体的表面进行平坦化处理，形成图9C所示的埋入电极。
其次，对形成有下部电极2的露出面(与基板12一侧相反一侧的表面)进行氧化处理，不使下部电极2的全体氧化(图9D)。在图9D所示的例子中，在与下部电极2的基板12一侧相反一侧的表面上，形成被膜5(氧化膜)。
即，在下部电极2由金属制成的情况下，其表面由金属氧化物构成以作为被膜5，下部电极2的该表面以外的部分(下部电极本体2a)由金属制成。换句话说，下部电极2是通过由金属制成的下部电极本体2a和由金属氧化物制成的被膜5所构成，在下部电极2的表面上形成被膜5。而且，如以后的图9H等所示，被膜5由下部电极本体2a和电阻变化层3所夹持。这不仅限于图9D所示的例子，在以后的图10D和图11E所示的例子中也同样。
其次，在包括下部电极2的全体上堆积具有尖晶石结构的氧化物53(图9E)后，将氧化物53微细加工成台面型晶体管型等的规定形状，形成电阻变化层3(图9F)。在图9F所示的例子中，由于在微细加工中使用光刻法，所以在形成的电阻变化层3上残留抗蚀剂55。其次，在电阻变化层3上残留抗蚀剂55的情况下，在绝缘氧化膜51、源极电极26、下部电极2和电阻变化层3的全体(露出的部分的全体)上堆积绝缘层54。其次，利用升高法(lift off)除去抗蚀剂55(图9G)，在除去的部分上形成上部电极4，形成放入有本发明的电阻变化元件1的存储元件31(图9H)。
与图9A～9H所示例子同样，作为存储元件制造方法的一个例子，在图10A～10H中表示本发明的电阻变化元件的制造方法的另一个例子。
最初，准备形成有作为MOS-FET的晶体管21的基板12(图10A)。图10A所示的基板12与图9所示的基板12相同。
其次，在绝缘氧化膜51上形成通往晶体管21的源极24和漏极25的接触孔52a、52b(图10B)，将导电体堆积在接触孔52a、52b中，形成源极电极26和兼作漏极电极27的下部电极2(图10C)。
其次，对形成的下部电极2的露出面(与基板12一侧相反一侧的表面)进行氧化处理，不使下部电极2的全体氧化(图10D)。在图10D所示的例子中，在与下部电极2的基板12一侧相反一侧的表面上，形成被膜5(氧化膜)。
其次，在下部电极2、源极电极26和绝缘氧化膜51的全体(露出部分全体)上，堆积绝缘层54(图10E)，在配置绝缘层54的电阻变化层3的部分上形成接触孔52c(图10F)。其次，在接触孔52c中，堆积具有尖晶石结构的氧化物53，对表面进行平坦化处理，形成电阻变化层3(图10G)。最后，在电阻变化层3上形成上部电极4，形成放入本发明的电阻变化元件1的存储元件31(图10H)。
与图9A～9H所示的例子同样，作为存储元件的制造方法的一个例子，在图11A～11J中表示本发明的电阻变化元件的制造方法的再一个例子。
最初，准备形成有作为MOS-FET的晶体管21的基板12(图11A)。图11A所示的基板12与图9所示的基板12相同。
其次，在绝缘氧化膜51上形成通向晶体管21的源极24以及漏极25的接触孔52a、52b(图11B)，在接触孔52a、52b上堆积导电体，形成源极电极26和漏极电极27(图11C)。
其次，在源极电极26和漏极电极27上分别形成引出电极56和下部电极2(图11D)，以确保与各电极电气连接。以不氧化下部电极2全体的方式对与形成的下部电极2的基板12相反一侧的表面进行氧化处理(图11E)。在图11E所示的例子，在与下部电极2的基板12一侧相反一侧的表面上，形成被膜5(氧化膜)。
其次，在包括下部电极2的全体上堆积具有尖晶石结构的氧化物53(图11F)后，将氧化物53微细加工成台面型晶体管型等的规定形状，形成电阻变化层3(图11G)。
其次，在绝缘氧化膜51、引出电极56、下部电极2和电阻变化层3的全体(露出部分全体)上堆积绝缘层54(图11H)后，在配置绝缘层54的上部电极4的部分上形成接触孔52d(图11I)。最后，在形成的接触孔52d中堆积导电体，形成上部电极4(图11J)，形成放入本发明的电阻变化元件1的存储元件31。
图9A～图11J所示的各个工序，应用半导体的制造过程，可通过一般的薄膜形成过程和微细加工过程实现。在各层的形成中，例如可以使用脉冲激光沉积(PLD)、离子束沉积(IBD)、离子团束和RF、DC、电子回旋共振(ECR)，螺旋波(helicon)、感应结合等离子体(ICP)、对向目标等各种飞溅法、分子线外延法(MBE)、离子喷镀法等。除了这些PVD(物理气相沉积)法以外，还可以使用CVD(化学气相沉积)法、MOCVD(金属有机化学气相沉积)法、电镀法、MOD(金属有机分解)法或者溶胶凝胶法等。
在各层的微细加工中，例如也可以将在半导体制造过程或者磁性设备(GMR或者TMR等磁阻元件等)制造过程中使用的离子磨碎、RIE(反应离子蚀刻)、FIB(聚焦离子束)等物理或者化学蚀刻法，和使用用于微细图形的步进机(stepper)、EB(电子束)法等光蚀刻技术组合使用。层间绝缘层或者堆积在接触孔中的导电体的表面平坦化可以使用CMP(化学机械抛光)、离子团束蚀刻等。
下部电极2的表面的氧化，例如可将形成的下部电极2放置包含氧(O)分子、离子、等离子体或者原子团等的气氛下，使构成下部电极2的元素与氧反应来进行。这时，通过对下部电极2的温度或者将下部电极2放在该气氛下的时间等进行控制，而可以控制下部电极2的表面的氧化状态。具体地说，在Ar气氛下或者包含O2的Ar气氛下，利用飞溅法，进行由Al构成下部电极2的成膜，接着，在O2气氛下或者包含惰性气体的O2气氛下，通过使Al与O反应，形成表面经氧化处理的Al层(Al-AlOx)层构成的下部电极2。此外，氧的等离子或者原子团等可利用ECR的放电、发光(glow)放电、RF放电、螺旋波或者ICP等一般的方法发生。
具有本发明的电阻变化元件的电子设备，可用同样的方法实现。
实施例
以下，利用实施例，更详细地说明本发明。本发明不是仅限于以下所示的实施例。
在实施例1～4中，制造图1所示的电阻变化元件1，评价其电阻变化特性。
(实施例1)
在实施例1中，使用MFe2O4(M＝Fe：以下称为FFO)层作为具有尖晶石结构的电阻变化层3。
首先，使用在表面上形成热氧化膜(SiO2膜)的Si基板作为基板，在该Si基板上，配置具有长方形(宽为0.5mm，长度为10mm)的开口部的金属掩模A后，层积Al层(厚度为400nm)作为下部电极2。在除去金属掩模A时，层积的Al层的尺寸与上述开口部对应，为0.5mm×10mm。Al层的层积，是利用磁控管飞溅(magnetron sputtering)法，在压力为0.7Pa的氩气氛下，取Si基板温度在0～400℃范围内(主要为27℃)，使施加的电力为100W的条件下来进行的。
其次，不将Si基板和Al层的层积体曝露在大气中，将其从进行Al层的层积的真空装置搬送至另一个真空装置中，在压力为25kPa的氧气氛下暴露1分钟，对与Al层的Si基板一侧相反一侧的表面进行氧化处理。利用俄歇(auger)电子分光法，在深度方向分析氧化处理的Al层的表面，如果与不氧化的部分的边界不清楚，则可确认在上述表面上形成Al的氧化膜。
俄歇电子分光法是对通过将电子线照射在试料表面上得到的俄歇电子的频谱(spectrum)进行分析的方法，从该频谱的峰值能量和峰值强度可以评价从锂至铀的元素种类及其量。此外，由于俄歇电子分光法是根据在表面附近的数个原子层中存在的电子激励的方法，因此作为表面组成的分析法而优良。本实施例的上述深度方向的分析是利用飞溅方法，向着基板12的方向削去氧化处理的Al层的表面，并且合并使用由俄歇电子分光法进行的组成分析来进行的。在上述氧化处理Al层中，随着削去表面量的增加(即成为距离表面更深的位置)，与氧的存在对应的信号强度减小。
其中，除了俄歇电子分光法以外，利用二次离子质量分析法、卢瑟福(rutherford)后方散射法等也可以确认Al氧化膜的形成。
其次，将上述层积体再次搬送至不曝露在大气中的原来的真空装置中，在对表面进行氧化处理的Al层(Al-AlOx层)上配置具有正方形(1×1mm)的开口部的金属掩模B，层积FFO层(厚度为200nm)作为电阻变化层3。电阻变化层3与下部电极2的氧化膜连接。除去金属掩模B时，层积的FFO层的尺寸，与上述开口部对应，为1mm×1mm。当配置金属掩模B时，使该开口部的中心(在矩形开口中，以连接相对的顶点间的两条直线的交点为中心)和配置金属掩模B的Al-AlOx层的中心一致。在层积后，利用X射线衍射测定来确认FFO层的结晶结构，FFO层为具有尖晶石结构的多晶体。
FFO层的层积是利用磁控管飞溅法，在压力为0.6Pa的氩气氛中，使Si基板的温度为250℃～400℃的范围(主要250℃)内，使所施加电力为50W的条件下来进行的。
其次，在层积的FFO层上配置金属掩摸A，使其开口部的中心和FFO层的中心一致，而且该开口部的长轴方向与作为下部电极2的Al-AlOx层的长轴方向正交，层积Pt层(厚度为300mm)作为上部电极4。在除去金属掩摸A时，层积的Pt层的尺寸与上述开口部对应，为0.5mm×10mm，这样，制成下部电极2的长轴方向和上部电极4的长轴方向正交的、FFO层的接合面积为0.5mm×0.5mm的电阻变化元件(样体1-1)。Pt层的层积是利用磁控管飞溅法在压力为0.7Pa的氩气氛下，使Si基板的温度为0～400℃的范围(主要27℃)，使所施加的电力为100W的条件下来进行的。
与样件1-1的制作不同，分别层积Ti层、Ru层、Ta层、Cu层、W层、Ni层、以及Ti-Al合金层(合金比6∶4)代替Al层作为下部电极2，在氧化处理样件(样件1-2～1-8)和样件1-1～1-6中，制作省略氧化处理工序的样件(参考例样件1-A～1-F)。此外，还可以另外制造层积Au层的样件(省略氧化处理工序，参考例样件1-G)作为下部电极2。在省略氧化处理工序的参考例样件中，在与下部电极2的电阻变化层3连接的表面上不形成氧化膜。各样件的制作基本上与样件1-1同样进行，利用X射线衍射测定来确认各个样件FFO层的结晶结构，全部FFO层均为具有尖晶石结构的多晶体。
此外，与这些样件的制作有区别，作为下部电极2可制作层积Pt层(省略氧化处理工序)和SrRuO3层的样件(比较例A1、A2)。在比较例样件A2中，下部电极2的全体由氧化物制成。各个比较例样件的制作基本上与样件1-1同样地进行，但在SrRuO3层的层积中，由于必需650℃以上的基板温度，因此在样件A2中，使Si基板的温度为650℃，在氧-氩混合气体的气氛下(压力3Pa，氧分压20％)，施加电力为100W，来进行SrRuO3层的层积。
将图5所示的脉冲状的电压施加在这样制作的各个样件上，评价其电阻变化率。电阻变化率如以下这样进行评价。
利用脉冲发生器，将图5所示的作为SET电压的5V(正偏压)，作为RESET电压的-5V(负偏压，大小为5V)，作为READ电压的0.1V(正偏压)，随机地施加在各个样件的上部和下部电极之间(各电压的脉冲宽度为250ns)。在施加SET电压和RESET电压后，从通过施加的READ电压读出的电流值计算出元件的电阻值，取算出的电阻值的最大值为RMax，最小值为RMin，根据用(RMax-RMin)/RMin×100(％)表示的式子，求出元件的电阻变化率。
评价结果表示在以下表1中。
表1
Figure C20058000136500211
如表1所示，与比较例样件A1、A2相比，在参考例样件1-A～1-G和实施例样件1-1～1-8的各样件中，得到较大的电阻变化率。特别是，在进行氧化处理工序的实施例样件中，可得到860％以的较大的电阻变化率。此外，在比较例样件中，通过施加102次左右的SET电压和RESET电压，没有发现元件的电阻变化，而在实施例样件中，通过加107次以上SET电压和RESET电压，得到的电阻变化率几乎不变化。
这样，以FFO层作为电阻变化层3的电阻变化元件，由于在400℃以下的基板温度下制作，例如在混合装载在系统LSI等的半导体元件上的情况下，可以使用Al线路，以及使用有机物系的层间绝缘体。此外，由于不需要650℃以上的高温的制造过程，所以能够以更低的成本生产，可以得到生产性良好的电阻变化元件。
在实施例的样件中，在制作元件时，通过使金属掩摸A和B的开口部面积变化，并合并使用光刻微细化方法，可使FFO层的接合面积在0.01μm2～10mm2的范围内变化，得到的电阻变化率几乎不变化。
其次，在与样件1-1相同的Si基板上，层积Al层作为下部电极，在层积的Al层上层积作为在日本特表2002-537627号公报中所揭示的氧化物的Cr、搀杂(Ba、Sr)TiO3层(BSTO层)。Al层的层积与样件1-1同样地进行，BSTO层的层积，按照日本特表2002-537627号公报所述的方式进行。利用X射衍射法评价层积的BSTO层的结晶结构时，在BSTO层中不存在具有钙钛矿结构的结晶相。其次，在BSTO层上层积Pt层作为上部电极，利用上述方法评价形成的元件的电阻变化特性，发现元件全部没有电阻变化特性。
取代BSTO层，在层积与BSTO层同样作为日本特表2002-537627号公报中所述的氧化物的、Cr搀杂SrZrO3层(SZO层)的情况下，可得到与层积BSTO层相同的结果。
此外，在使用Au层、Ru层、Ti层、Al层、Ta层、Cu层或者W层代替Al层作为下部电极2的情况下，或者对下部电极2的各层进行与样件1-1同样的氧化处理的情况下，也可以得到与使用Al层作为下部电极2的情况同样的结果。
为了形成如日本特表2002-537627号公报所述的、具有钙钛矿结构的BSTO层或者SZO层(即，形成以BSTO层或者SZO层作为电阻变化层的电阻变化元件)，必需考虑具有日本特表2002-537627号公报所述的钙钛矿结构的SrRuO3层或者Pt层作为下部电极。
(实施例2)
首先，使用在表面上形成热氧化膜(SiO2膜)的Si基板作为基板12，与样件1-1相同，在该Si基板上层积Al层(厚度为400nm)，并且对与该Si基板一侧相反一侧的表面进行氧化处理。
其次，与样件1-1同样，在氧化处理表面的Al层(Al-AlOX层)上，层积MFe2O4(M＝Mn0.54Zn0.3Fe0.01：以下称为MZFFO)层(厚度200nm)作为具有尖晶石结构的电阻变化层3。MZFFO层的层积，是利用磁控管飞溅法，在压力为0.6Pa的氩气氛中，取Si基板的温度为250～400℃范围(主杰300℃)，使所施加电力为40W的条件下来进行的。层积后，利用X射线衍射测定来确认MZFFO层的结晶结构时，MZFFO层为具有尖晶石结构多晶体。此外，利用能量分散型X射线微型分析仪(EDX)鉴定MZFFO层的组成。其中，上述组成基于原子分率。
其次，与样件1-1同样，在层积的MZFFO层上层积Au层(厚度300mm)作为上部电极4。这样，制作下部电极2的长轴方向和上部电极4的长轴方向正交的、MEFFO层的接合面积为0.5mm×0.5mm的电阻变化元件(样件2-1)。Au层的层积是利用磁控管飞溅法，在压力为0.7Pa的氩气氛下，取Si基板的温度为0～400℃范围(主要为27℃)，使所施加电力为100W的条件下来进行的。
与样件2-1的制作有区别，制作分别层积有下表2所示组成的样件(样件2-2～2-4)和在样件2-1～2-4中，省略Al层氧化处理工序的样件(参考例样件2-A～2-D)代替MZFFO层，作为电阻变化层3。各个样件的制作基本与样件2-1同样地进行。在利用X射线衍射测定确认各个样件的电阻变化层的结晶结构时，全部电阻变化层为具有尖晶石结构的多晶体。
与实施例1相同，对这样制作的各个样件评价其电阻变化率，评价结果表示在以下表2中。
表2
如表2所示，在全部样件中，可得到700％以上的较大的电阻变化率，特别是实施例样件的电阻变化率(850％以上)存在比参考例样件的电阻变化率(700％以上)大的倾向。此外，各个实施例的样件也可在400℃以下的基板温度下制作。
(实施例3)
首先，作为基板12，使用在表面上形成热氧化膜(SiO2膜)的Si基板，与样件1-1同样，在该Si基板上层积Ti层(厚度400nm)，而且对与Si基板相反的表面进行氧化处理。
其次，与样件2-1相同，在氧化处理表面的Ti层(Ti-TiOx层)上层积MZFFO层(厚度200nm)作为具有尖晶石结构的电阻变化层3。层积后，在利用X射线衍射测定确认MZFFO层的结晶结构时，MZFFO层为具有尖晶石结构的多晶体。
其次，与样件1-1同样，在层积的MZFFO层上层积Pt层(厚度300nm)作为上部电极4。这样，制作下部电极2的长轴方向和上部电极4的长轴方向正交的、MZFFO层的接合面积为0.5mm×0.5mm的电阻变化元件(样件3-1)。
与样件3-1的制作有区别，分别层积Ru层、Al层、Ta层、Cu层、W层和Ni层代替Ti层，在氧化处理的样件(样件3-2～3-7)和样件3-1～3-2以及3-4～3-6中，制作省略氧化处理工序的样件(参考例样件1-A～1-E)作为下部电极2。此外，制作层积Au层的样件(省略氧化处理工序：参考例样件3-F)作为下部电极2。在省略氧化处理工序的参考例样件中，在与下部电极2的电阻变化层3连接的表面上，不形成氧化膜。各样件的制作基本上与样件3-1同样地进行。在利用X射线衍射测定确认各样件的MZFFO层的结晶结构时，全部MZFFO层为具有尖晶石结构的多晶体。
此外，与这些样件的制作有区别，制作层积Pt(省略氧化处理工序)和SrRuO3层的样件(比较例B1，B2)作为下部电极2。各层的层积与样件A1和A2同样地进行。
与实施例1相同，对这样制作的各个样件，评价其电阻变化率。评价结果表示在以下的表3中。
表3
Figure C20058000136500251
如表3所示，与比较例样B1，B2比较，在考例样件3-A～3-F和实施例样件3-1～3-7的各个样件中，得到较大的电阻变化率。特别是，在进行氧化处理工序的实施例样件中，可以得到850％以上，利用下部电极2的结构，可以得到1000％以下或者1500％以上的较大电阻变化率。此外，在比较例样件中，通过施加102次左右的SET电压和RESET电压，没有发现元件的电阻变化，而在实施例样件中，通过加107次以上SET电压和RESET电压，得到的电阻变化率几乎不变化。此外，各个实施例样件还可在400℃以下的基板温度下制造。
(参考例1)
最初，作为基板12，使用在表面上形成热氧化膜(SiO2膜)的Si基板，与样件1-1同样，在该Si基板上层积Al层(厚度为400nm)。
其次，不进行Al层的氧化处理，在层积的Al层上层积CoFe2O4(以下称为CFO)层(厚度为200nm)作为具有尖晶石结构的电阻变化层3。CFO层的层积，是利用磁控管飞溅法，在压力为0.6Pa的氩的气氛下，使Si基板的温度为250-400℃的范围(主要350℃)，使施加电力100W下来进行的。层积后，当利用X射线衍射测定确认CFO层的结晶结构时，CFO层为具尖晶石结构的多晶体。
其次，在样件1-1相同，在层积的(CFO)层上层积Ag层(厚度300nm)作为上部电极4。这样，制作下部电极2的长轴方向和上部电极4的长轴方向垂直的、CFO层的接合面积为0.5mm×0.5mm的电阻变化元件。Ag层的层积，是利用磁控管飞溅法，在压力为0.7Pa的氩气氛下，取Si基板的温度为0～400℃范围(主要为27℃)，施加电力为100W下来进行的。
与实施例1相同，对这样制作的元件评价其电阻变化率，得到180％的电阻变化率。
其次，层积上述MZFFO层，代替CFO层，同样地制作电阻变化元件，与实施例1同样，对制作的元件，评价其电阻变化率，得到250％的电阻变化率。
产业上利用的可能性
如上所述，本发明的电阻变化元件的电阻变化特性好。另外，由于本发明电阻变化元件可利用400℃以下的制造过程制造，制造时的半导体制造过程的应用容易。例如，通过与半导体元件组合可以在各种电子设备中应用。此外，本发明的电阻变化元件，可将信息作为电阻值不挥发地保持，与现有技术的电荷蓄积型存储元件比较，元件的微细化容易。作为使用本发明的电阻变化元件电子设备，可举出在信息通信终端等中使用的非易失性存储器，开关元件，传感器，图象显示装置等。

Claims (10)

1.一种电阻变化元件，
其是存在电阻值不同的两种以上的状态，
并且通过施加规定的电压或者电流，可以从在所述两种以上的状态中选择的一种状态向另一种状态变化的电阻变化元件，其特征在于：
将包括上部电极和下部电极以及由所述上部电极和所述下部电极夹持的电阻变化层的多层结构体配置在基板上，
所述电阻变化层具有尖晶石结构，
所述下部电极的与所述电阻变化层相对的一侧表面被氧化。
2.如权利要求1所述的电阻变化元件，其特征在于：
在所述下部电极的所述表面上形成构成所述下部电极的元素的氧化膜。
3.如权利要求1所述的电阻变化元件，其特征在于：
所述下部电极含有Ru、Ti、Al、Ta、Cu、W和Ni中的至少一种元素。
4.如权利要求1所述的电阻变化元件，其特征在于：
所述电阻变化层包括具有由式MM’2O4所示组成的氧化物，
其中，所述M和M’是Mn、Fe、Co、Ni、Cu和Zn中的至少一种元素，既可以互相不同，也可以互相相同。
5.如权利要求4所述的电阻变化元件，其特征在于：
所述M’为Fe。
6.如权利要求1所述的电阻变化元件，其特征在于：
电阻变化率为400％以上。
7.如权利要求1所述的电阻变化元件，其特征在于：
电阻变化率为850％以上。
8.如权利要求1所述的电阻变化元件，其特征在于：
所述规定的电压或者电流为脉冲状。
9.一种电阻变化元件制造方法，其是如权利要求1所述的电阻变化元件的制造方法，其特征在于：
在基板上形成下部电极，
对所述形成的下部电极的表面进行氧化处理，
在所述处理的下部电极上依次形成：具有尖晶石结构的电阻变化层；和上部电极。
10.如权利要求9所述的电阻变化元件的制造方法，其特征在于：
使所述基板的温度为0℃～400℃来形成所述下部电极和所述上部电极，使所述基板的温度为250℃～400℃来形成所述电阻变化层。
CNB2005800013655A 2004-09-09 2005-09-07 电阻变化元件及其制造方法 Active CN100477225C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004261920 2004-09-09
JP261920/2004 2004-09-09

Publications (2)

Publication Number Publication Date
CN1898798A CN1898798A (zh) 2007-01-17
CN100477225C true CN100477225C (zh) 2009-04-08

Family

ID=36036398

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800013655A Active CN100477225C (zh) 2004-09-09 2005-09-07 电阻变化元件及其制造方法

Country Status (4)

Country Link
US (1) US7446391B2 (zh)
JP (1) JP3919205B2 (zh)
CN (1) CN100477225C (zh)
WO (1) WO2006028117A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
JP4854233B2 (ja) 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子
US7733684B2 (en) * 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
JP5049491B2 (ja) 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
JP2007258533A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置及びその駆動方法
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US20080078983A1 (en) * 2006-09-28 2008-04-03 Wolfgang Raberg Layer structures comprising chalcogenide materials
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100846502B1 (ko) * 2006-11-21 2008-07-17 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
WO2008081742A1 (ja) * 2006-12-28 2008-07-10 Panasonic Corporation 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置
CN101501851B (zh) * 2006-12-28 2010-11-17 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
JP4366448B2 (ja) * 2007-02-23 2009-11-18 パナソニック株式会社 不揮発性メモリ装置、および不揮発性メモリ装置におけるデータ書込方法
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
WO2008126166A1 (ja) * 2007-03-09 2008-10-23 Fujitsu Limited 不揮発性半導体記憶装置及びその読み出し方法
WO2008132899A1 (ja) * 2007-04-17 2008-11-06 Nec Corporation 抵抗変化素子及び該抵抗変化素子を含む半導体装置
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
JP4792006B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
DE102007032865A1 (de) * 2007-07-13 2009-01-15 Qimonda Ag Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Speicherzellenarray sowie Speichermodul
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR101261008B1 (ko) * 2007-08-14 2013-05-06 삼성전자주식회사 3-레벨 비휘발성 메모리 셀을 포함하는 비휘발성 메모리장치의 구동 방법 및 그 방법을 사용하는 비휘발성 메모리장치
JP5291905B2 (ja) * 2007-08-24 2013-09-18 株式会社半導体エネルギー研究所 記憶装置
KR100909537B1 (ko) * 2007-09-07 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
WO2010026664A1 (ja) * 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
KR20100060323A (ko) * 2008-11-27 2010-06-07 삼성전자주식회사 가변저항 메모리 장치 및 그 형성 방법
JP4795485B2 (ja) * 2008-12-05 2011-10-19 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US7785978B2 (en) 2009-02-04 2010-08-31 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
KR101519363B1 (ko) * 2009-02-16 2015-05-13 삼성전자 주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
JP2010192800A (ja) 2009-02-20 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置
JP4908555B2 (ja) * 2009-08-05 2012-04-04 株式会社東芝 情報記録再生装置
JP5390631B2 (ja) 2009-10-27 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
WO2011064801A1 (en) 2009-11-30 2011-06-03 Andrea Redaelli Memory including a low thermal budget selector switch on a variable resistance memory cell
JP5420436B2 (ja) * 2010-01-15 2014-02-19 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US9553132B1 (en) 2015-09-09 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor memory device
CN105679785B (zh) * 2016-01-18 2018-11-27 苏州大学 一种基于多层氮化硼的rram器件及其制备方法
US10580977B2 (en) * 2018-07-24 2020-03-03 International Business Machines Corporation Tightly integrated 1T1R ReRAM for planar technology

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
JP2002280542A (ja) * 2001-03-21 2002-09-27 Shuichi Iida 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置
WO2004068604A1 (ja) * 2003-01-30 2004-08-12 Matsushita Electric Industrial Co., Ltd. 熱スイッチ素子およびその製造方法
JP4367346B2 (ja) * 2005-01-20 2009-11-18 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
CN1898798A (zh) 2007-01-17
JP3919205B2 (ja) 2007-05-23
US7446391B2 (en) 2008-11-04
JPWO2006028117A1 (ja) 2008-05-08
US20060120205A1 (en) 2006-06-08
WO2006028117A1 (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
CN100477225C (zh) 电阻变化元件及其制造方法
US7781230B2 (en) Electro-resistance element, electro-resistance memory using the same and method of manufacturing the same
JP4857014B2 (ja) 抵抗変化素子とそれを用いた抵抗変化型メモリ
US20080048164A1 (en) Electro-resistance element, method of manufacturing the same and electro-resistance memory using the same
US6949435B2 (en) Asymmetric-area memory cell
US8258038B2 (en) Method of manufacturing semiconductor memory
CN101000892B (zh) 可编程电阻存储器及其制造方法
JP2008192995A (ja) 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ
US20060050549A1 (en) Electro-resistance element and electro-resistance memory using the same
WO2006075574A1 (ja) 抵抗変化素子とその製造方法
JP2009021524A (ja) 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US20100019215A1 (en) Mushroom type memory cell having self-aligned bottom electrode and diode access device
JP3903323B2 (ja) 抵抗変化素子及びそれを用いた不揮発性メモリ
JP2006080259A (ja) 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法
JP2010199348A (ja) 半導体メモリとその製造方法
JP2008244397A (ja) 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JPWO2010073897A1 (ja) 抵抗変化素子
US9245923B2 (en) Method of fabricating a semiconductor device having a colossal magneto-capacitive material being formed close to a channel region of a transistor
WO2007007608A1 (ja) 半導体記憶装置及びその製造方法
JP2008028248A (ja) 抵抗変化素子とこれを用いた抵抗変化型メモリ
JP2008171870A (ja) 抵抗変化型メモリとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant