JP3383188B2 - 強誘電体キャパシタデバイスおよびその製造方法 - Google Patents

強誘電体キャパシタデバイスおよびその製造方法

Info

Publication number
JP3383188B2
JP3383188B2 JP18413197A JP18413197A JP3383188B2 JP 3383188 B2 JP3383188 B2 JP 3383188B2 JP 18413197 A JP18413197 A JP 18413197A JP 18413197 A JP18413197 A JP 18413197A JP 3383188 B2 JP3383188 B2 JP 3383188B2
Authority
JP
Japan
Prior art keywords
layer
metal
ferroelectric
metal oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18413197A
Other languages
English (en)
Other versions
JPH10173142A (ja
Inventor
ビー． デス セシュ
ディー． ビハット ヘマンシュ
ピー． ビジェ ディリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH10173142A publication Critical patent/JPH10173142A/ja
Application granted granted Critical
Publication of JP3383188B2 publication Critical patent/JP3383188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体メモリデ
バイスに関し、より詳細には、不揮発性ランダムアクセ
スメモリへの応用に特に適切な強誘電体キャパシタデバ
イスの製造方法に関する。
【０００２】
【従来の技術】強誘電体は、以前から、情報の不揮発性
記憶のための潜在的な材料であると考えられてきた（J.
F. Scottら、「強誘電体メモリ」、Science、1989を参
照）。これらの材料は、適切な電界の印加により反転さ
れ得る自発分極を示す。これらの材料の分極Ｐは、ヒス
テリシス様式で外部から印加された電界Ｅに応答し、こ
れにより、材料は、電界の除去後も同等に安定性の２種
の異なる分極状態を示す。強誘電体を情報の不揮発性記
憶に適したものにするのが、このヒステリシス特性であ
る。この種の物性を用いることにより、これらの分極状
態のいずれかがメモリデバイスの「１」または「０」と
してコード化される強誘電体キャパシタデバイス（電極
/強誘電体/電極）の形態での二値デバイスを可能とし得
る。強誘電体キャパシタデバイスは、既存のSiまたはGa
Asトランジスタ構造中に一体化され、１トランジスタ−
１キャパシタメモリセルデバイスを形成する。トランジ
スタは情報の読み出し/書き込みをするための強誘電体
（ON/OFFスイッチ）キャパシタデバイスへのアクセスを
提供する。
【０００３】
【発明が解決しようとする課題】しかし、商業的に発展
し得る製品が利用可能になる前に、克服する必要のある
いくつかの信頼性の問題および加工性の問題が存在す
る。信頼性の問題としては、疲労、エージング、高リー
ク電流およびインプリント(implint)のようなキャパシ
タデバイス特性の低下が挙げられる。これらの特性低下
のほとんど共通の原因は、材料における欠陥と、強誘電
体キャパシタデバイスにおける電極−強誘電体界面およ
び/または粒界/ドメイン境界における欠陥とが相互に影
響し合うことであると一般的に考えられている（Desu
ら、"Electrochemical Models of Failure in Oxide Pe
rovskites"、Physica Staus Solidi、1992を参照）。従
って、電極−強誘電体界面の性質が、疲労、リーク電
流、インプリントなどのような強誘電体キャパシタデバ
イスのいくつかの特性低下を決定する際に重要である。
強誘電体キャパシタデバイスの処理において、強誘電体
薄膜材料を電極薄膜の上部に成長させる。次いで、電極
材料を基板材料上に成長させる。今日の不揮発性メモリ
応用に対する強誘電体材料の候補としては、その優れた
強誘電特性および高キュリー温度という点で、チタン酸
ジルコン酸鉛（PZT)がある。メモリ応用のための最も広
範囲に検討されている電極材料は、白金（Pt)である。
半導体基板材料は、通常、単結晶Si(100)である。
【０００４】Si基板上へPt/PZTキャパシタデバイスを製
造することは、独自の問題を有する。白金は、Si上に直
接形成されると、低温度でも基板材料と反応して、所望
でないPt-ケイ化物層を形成する。このため、中間層と
してSiO2バリア層の成長が必要である。しかし、PtのSi
O2への接着性が非常に低いので、通常、薄いTi中間層が
PtとSiO2との間に用いられる。Ti中間層を用いても、Pt
膜の表面上に、高さ50nm〜100nmのヒロック形成が見ら
れることがよくある。これは、薄層'(約100nm)に形成さ
れる場合、Pt膜の上部の強誘電体膜の特性に極めて有害
となり得る。さらに、Pt電極を備えたPZTキャパシタデ
バイスが、スイッチサイクル（分極疲労）の増加に伴っ
てスイッチ電荷の連続的減少を示すことは周知である。
Pt電極をRuO2、La-Sr-Co-Oなどのような導電酸化物と置
き換えることによって、この問題が非常に小さくなる。
さらに、酸化物電極はまたSiO2にもよく接着するので、
中間層の必要がない。しかし、酸化物電極キャパシタデ
バイスの真性のリーク電流密度は、商業的応用にはかな
り高すぎる。
【０００５】多層金属/導電酸化物電極が、PZT薄膜にお
ける疲労およびリーク電流の両方を同時に減少させるた
めの可能な手段として提案されてきた。行われたいくつ
かの研究において、Pt/LA-SR-CO-OおよびPt/RuO2電極の
両方は、PZT薄膜における疲労およびリーク電流の両方
を同時に減少させることが示されてきた。しかし、リー
ク電流レベルは、依然としてメモリ応用のための許容可
能な値より高いので、改善する必要がある。さらに、こ
れらのデバイス構造体において、酸化物電極の薄層（＜
100nm）が予め形成されたSi/SiO2/Ti/Pt基板上にコーテ
ィングされるので、上記のヒロック形成の問題が依然と
して残り、しばしば、非常に薄いPZT膜において高リー
ク電流となる。上記の議論から、強誘電体キャパシタデ
バイスの信頼性は、強誘電体キャパシタのデバイス構
造、使用される材料の性質およびこれらの材料の加工に
よって決定的に決定される。この開示において、本発明
者は、（ａ）電極材料の基板への接着問題および（ｂ）
強誘電体薄膜キャパシタデバイスにおける疲労およびリ
ーク電流のような特性低下問題を同時に解決し得る強誘
電体キャパシタデバイスの加工方法を記載する。さら
に、この方法はまた、これらのデバイスの大規模応用に
極めて有益なインサイチュ(その場)プロセスであるとい
う利点を有する。
【０００６】本発明の一般的な目的は、薄膜強誘電体キ
ャパシタデバイスの製造方法を提供することである。本
発明のキャパシタデバイスは、キャパシタデバイスの下
の基板への接着問題を克服する。さらに、本発明のキャ
パシタデバイスは、公知の強誘電体キャパシタデバイス
の欠点である、疲労、リーク電流、エージング、低電圧
破壊およびインプリント問題という特性低下問題を克服
し得る。
【０００７】このように、本発明は上記従来の問題点を
解決するものである。
【０００８】
【課題を解決するための手段】本発明は、（ａ）基板表
面上に金属酸化物層を形成して接着層を提供する工程
と、（ｂ）該接着層上に金属層を形成する工程と、
（ｃ）工程（ｂ）で形成された該金属層の上部に該金属
層の金属酸化物を形成する工程と、（ｄ）工程（ｃ）で
形成された該上部酸化物層上に強誘電体材料からなる層
を形成する工程と、（ｅ）該強誘電体層上に金属酸化物
を形成する工程と、（ｆ）工程（ｅ）で形成された該金
属酸化物層上に金属層を形成する工程とを包含する強誘
電体キャパシタデバイスの製造方法を提供し、これによ
り上記目的が達成される。
【０００９】本発明の好適な実施態様では、前記金属層
が、遷移元素からなる群から選択される。
【００１０】本発明のさらに好適な実施態様では、前記
金属層が、PtおよびPdからなる群から選択される。
【００１１】本発明のさらに好適な実施態様では、前記
金属酸化物層が、遷移金属、Pt、Pd、ペロブスカイト、
Rh、Ir、Ru、Os、Pt、ReおよびAgの酸化物からなる群か
ら選択される。
【００１２】本発明のさらに好適な実施態様では、前記
金属酸化物層が、前記金属層の金属酸化物である。
【００１３】本発明のさらに好適な実施態様では、前記
強誘電体材料が、ペロブスカイト酸化物、パイロクロア
酸化物、積層ペロブスカイトおよびタングステンブロン
ズからなる群から選択される。
【００１４】本発明のさらに好適な実施態様では、前記
基板が、シリコン、二酸化シリコン、酸化シリコンでコ
ーティングされたシリコンおよびヒ化ガリウムからなる
群から選択された材料からなる。
【００１５】本発明のさらに好適な実施態様では、前記
金属層、金属酸化物層および強誘電体層が、膜物理蒸着
プロセスによって形成される。
【００１６】本発明のさらに好適な実施態様では、前記
金属層、金属酸化物層および強誘電体層が、化学析出プ
ロセスによって形成される。
【００１７】本発明のさらに好適な実施態様では、前記
工程（ｂ）の層が、前記工程（ｆ）の層と同一材料から
なる。
【００１８】本発明のさらに好適な実施態様では、前記
工程（ｂ）の層が、前記工程（ｆ）の層と異なる材料か
らなる。
【００１９】本発明のさらに好適な実施態様では、前記
金属層、金属酸化物層および強誘電体層が、インサイチ
ュで形成される。
【００２０】本発明のさらに好適な実施態様では、前記
金属酸化物層の少なくとも１つがまず、前記金属層の１
つを形成し、次いで、該金属層をO2雰囲気中でアニール
することによって形成される。
【００２１】本発明のさらに好適な実施態様では、
（ｇ）前記工程（ｆ）で形成された金属層上に金属酸化
物層を形成する工程をさらに包含する。
【００２２】本発明はまた、基板と、該基板上に形成さ
れた第１金属酸化物層と、該金属酸化物層上に形成され
た第１金属層と、該金属層上に形成された第２金属酸化
物層と、該第２金属酸化物層上に形成された強誘電体層
と、該強誘電体層上に形成された第３金属酸化物層と、
該第３金属酸化物層上に形成された第２金属層とを備え
る強誘電体キャパシタデバイスを提供し、これによって
上記目的が達成される。
【００２３】本発明の好適な実施態様では、少なくとも
１つの金属層が、遷移金属、Pt、Pd、Agまたはペロブス
カイトを含み、そして前記金属酸化物層の少なくとも１
つが少なくとも１つの金属層の酸化物である。
【００２４】本発明のさらに好適な実施態様では、前記
第１金属層および前記第２金属層が、同一材料からな
る。
【００２５】本発明のさらに好適な実施態様では、前記
第１金属層および前記第２金属層が異なる材料からな
る。
【００２６】以下、作用について説明する。
【００２７】本発明の１つの実施態様によれば、電極の
インサイチュ処理により、酸化されたSi(Si/SiO2)基板
上に導電酸化物/金属（および/または合金）/導電酸化
物ヘテロ構造が得られる。酸化物の第１層が、キャパシ
タデバイスと基板との間に必要な接着性を提供する。次
の金属(および/または合金）/導電酸化物が、疲労、リ
ーク電流、低電圧破壊、エージングおよびインプリント
のような特性低下問題を同時に克服するために必要な多
層電極構造を提供する。
【００２８】本発明の１つの特定の実施態様において、
強誘電体膜が、Si/SiO2/Rh2O3/Pt-Rh(またはRh)/Rh2O3
ヘテロ構造上に配置される。下部電極構造の出発材料
は、Pt-Rh(またはRh)合金ターゲットからなる。電極シ
ステムは、インサイチュ３工程スパッタリングプロセス
を用いて、Si/SiO2基板上に製造される。第１工程は、A
r+ O2雰囲気中において合金ターゲットの反応性スパッ
タリングを行って、SiO2層の上部に薄いRh2O3層を形成
する。次いで、純Ar雰囲気中で金属Pt-Rh層自体のスパ
ッタリングを行う（第２工程）。第３工程もまた、反応
性O2 + Ar雰囲気中において合金ターゲットのスパッタ
リングを行って、表面RhxOy層を形成する。次いで、PZT
のような強誘電体層が、薄膜形成のための公知の物理的
または化学的プロセスのいずれかによってこの構造上に
形成される。キャパシタデバイス構造は、所定の手順に
よって、再度、多層Rh2O3/Pt-Rh(またはRh)および/また
はRh2O3のインサイチュスパッタリングを行い、上部電
極を形成することによって完成する。PZTキャパシタデ
バイス応用のためにこの種のデバイス構造を用いること
には、以下の幾つかの利点がある：（ａ）Tiのような任
意の種の金属中間層の必要がなくなり、これにより、付
随するヒロック形成問題が防止されること；（ｂ）多層
電極構造が、インサイチュプロセスによって作製される
こと；および（ｃ）下の接着層もまた拡散バリアとして
作用し、電極元素および基板元素の相互拡散を防止する
こと。
【００２９】
【発明の実施の形態】図１において、本発明の一実施態
様による強誘電体デバイスが示される。基板１０は、そ
の上に形成される下部電極構造（１２および１３）を有
し、集積回路において他の回路素子と接続するためのコ
ンダクタとして作用する。基板１０は、シリコンチップ
を覆う二酸化シリコンの層であり得る。当然、基板はま
た、裸(bare)シリコン、ヒ化ガリウム、または、複雑な
集積回路を形成するための、二酸化シリコン、ポリシリ
コン、注入された(implanted)シリコン層などの層を有
するシリコンチップに形成された様々な回路素子を有す
る多層構造であり得る。層１１は、接着目的および/ま
たは拡散バリア目的のために、基板１０と下部電極構造
１２および１３との間に形成される。層１１は、金属
（および/または合金）電極層１２の１つまたはそれ以
上の成分の酸化物である。従って、この層１１が、下の
基板材料に対して金属が必要とする接着性を提供する。
層１３もまた、金属電極層１２の１つまたはそれ以上の
成分の導電酸化物である。層１２および１３は、強誘電
体膜における特性低下を最少にするための多層金属/導
電金属酸化物電極構造を形成する。電極層１２は、Rh、
Ir、Ru、Os、Pt、Reなど（すべての遷移元素を含む）の
ような金属およびAg、または これらの金属の１つまた
はそれ以上の合金（例えば、Pt-Rh、Pt-Ir、Rh-Irな
ど）であり得る。この応用に用いられるように、用語
「金属」は、すべての合金または１つ以上の金属を含む
他の組成物を包含する。用語「合金」は、さらに、上記
の金属の定義から逸脱することなく用いられ得る。層１
１および１３は、Rhに対してはRh2O3、Irに対してはIrO
2、Ruに対してはRuO2などのような、層１２の１つまた
はそれ以上の成分の酸化物である。層１１、１２および
１３は、スパッタリング、蒸着、レーザーアブレーショ
ン、ゾル−ゲル法、金属有機析出法、化学析出プロセス
またはこれらのプロセスのいかなる他の変形のような薄
膜の形成のための公知の物理的または化学的プロセスの
いずれかによって形成され得る。本発明の別の実施態様
において、層１２は、基板材料上に直接、上記の方法の
いずれかによって形成され、そして酸化物層１１および
１３は、Ｏ2雰囲気中でのアニールによって形成され
る。
【００３０】強誘電体材料１４は、膜において良好な均
一性および化学量論比を提供し得る任意の実行可能な薄
膜形成技術によって下部電極１３の上部に形成される。
強誘電体材料は、一般に、酸化物であり、そして以下の
クラスのいずれかに属する結晶構造を有する：ペロブス
カイト（例えば、PZT)、パイロクロア（例えば、Sr2Nb2
O7)、積層ペロブスカイト酸化物（例えば、SrBi2Ta2O9)
またはタングステンブロンズ。これらの材料は、スパッ
タリング、蒸着、レーザーアブレーション、ゾル−ゲル
法、金属有機析出法、化学析出プロセスまたはこれらの
プロセスのいかなる他の変形のような、薄膜の形成のた
めのいかなる物理的または化学的プロセスによっても形
成され得る。上部電極１５および１６はそれぞれ、下部
電極の層１３および１２と同一材料、または異なる金属
酸化物/金属多層のいずれかからなり得る。例えば、層
１５は、Rh、Ir、Ru、Os、Pt、Reなどの酸化物または P
t-Rh、Pt-Ir、Rh-Irなどのようなこれらの金属の１つま
たはそれ以上の合金の酸化物であり得る。層１５は、金
属層１６の酸化物成分である。層１５および１６は、ス
パッタリング、蒸着、レーザーアブレーション、ゾル−
ゲル法、金属有機析出法、化学析出プロセスまたはこれ
らのプロセスのいかなる他の変形のような、薄膜の形成
のためのいかなる物理的または化学的プロセスによって
も形成され得る。
【００３１】本発明の別の実施態様において、層１６を
強誘電体材料上に直接、上記の方法のいずれかによって
形成し、かつ酸化物層１５および１７をO2雰囲気中でア
ニールすることによって形成することが可能である。酸
化物１７は、デバイス構造に必要のない任意の層であ
る。
【００３２】本発明の一例の実施態様は、PZTを強誘電
体材料とし、Rh2O3を接着層とし、Pt-Rh合金ターゲット
を金属電極層とし、そしてRh2O3を導電酸化物電極層と
して用いる。接着層および多層下部電極層をスパッタリ
ングプロセスによってインサイチュで形成した。Pt-10%
Rhを合金ターゲットとして用い、450℃の基板温度でRF
スパッタリングチャンバ内でスパッタリングプロセスを
行った。形成の３段階すべての間、全ガス圧を5mTorrで
維持し、RFパワーを50Wに維持した。形成プロセスの第
１および第３段階に用いたO2：Arの流速比は１：４であ
った。Pt-10%Rhスパッタリングターゲットは、直径が２
インチおよび厚さが0.125であった。用いた基板は、熱
酸化によってその上に成長させた100nmのSiO2酸化物層
を有する(100)Siであった。全形成時間は、これらの条
件下において22分を維持した。第１層（接着層）および
第３層（酸化物層）の形成時間は、それぞれ３分であ
り、第２層（合金層）の形成時間は１６分であった。各
段階に対する形成時間を変化させて、任意の所望の厚さ
の酸化物層および金属層を得ることが可能である。
【００３３】形成された膜の下の基板への接着性をテー
プ剥離試験によって質的に試験した。いずれの膜もいか
なる剥離も示さなかった。形成されたばかりの膜のＸ線
回折分析は、図２に見られるようなこれらの形成条件の
下で結晶性Pt-Rh構造の形成を示した。ラザフォード後
方散乱分光法（RBS)を用いて、形成された層の組成およ
び厚さを分析した。分析は、接着層が15nmの厚さを有
し、そして主にRh2O3からなり、それにPtが少量（５%)
含まれていることを示した。中間の合金層は、Rhが20%
合金化されたPtからなっていた。これは、Rhが、Ptと比
較して選択的にスパッタリングされることを示してい
る。この層の厚さは、約50nmであった。RBSによれば、
表面酸化物層（第３層）もまた、本質的に、主に少量の
Pt(5%)を含む15nmのRh2O3からなっていた。実際、これ
らの結果は、本発明のプロセスが所望の下部電極構造お
よび基板への必要な接着性を得ることに成功したことを
示す。
【００３４】PZT膜（10%過剰鉛、Zr/Ti比 ＝ 50/50）を
ゾル−ゲルスピンコーティングプロセスによってこれら
の電極上に300nmの厚さに形成した。形成されたばかり
の膜を30分間O2雰囲気中で650℃の温度でアニールし、
所望の強誘電体ペロブスカイト相を形成した。図３は、
上記の下部電極構造上にこれらの条件下でアニールされ
たPZT膜のＸ線回折パターンを示す。明らかに、ペロブ
スカイト相形成は、(100)、(110)および(111)ピークか
らの回折ピークによって示されるようにこの温度で完成
する。
【００３５】下部電極の条件と同様の条件下、反応性ス
パッタリングによって、上部Rh2O3/Pt-Rh多層電極を再
び形成した。合金ターゲットとしてPt-10%Rh（直径２イ
ンチ、厚さ0.125インチ）を用いて、室温でRFスパッタ
リングチャンバ内で再びスパッタリングプロセスを行っ
た。全ガス圧を5mTorrで維持し、RFパワーを50Wに維持
した。酸化物層形成のために用いたO2：Ar流速比は１：
４であった。上部合金層を純アルゴン中で形成した。上
部の酸化物層および合金層の形成時間は、それぞれ、３
分間および１６分間であった。上部電極のためのスパッ
タリングプロセスは、面積2.1×10-4cm2の円形穴部を含
んだステンレス鋼から作製されたコンタクトシャドウマ
スクを通して行った。円形穴部間の直線距離は約0.5
（中心から中心）であった。
【００３６】5Vの印加電圧で、標準的な「Padiant Tech
nologies Ferroelectric」テスターを用いてヒステリシ
ス測定を行った。膜は35(μC/cm2)の残留分極および75k
V/cmの抗電界値を示した（図４）。5Vの印加電圧および
0.5MHZの周波数で試料に対して疲労測定を行った。図５
に示すように、膜は、1011サイクルの測定サイクルまで
何の疲労特性低下も示さなかった。さらに、試料は、10
0kV/cmの印加電界において極めて低いリーク電流密度値
を示した（図６）。特に、厚さ300nmのPZT膜は、PZT薄
膜で得られる最低値の１つである10-9A/cm2範囲のリー
ク電流密度を示した。図６は、本発明のプロセスによっ
て製造された（100kV/cmにおける)PZT試料デバイスの時
間依存性誘電破壊特性（TDDB)を示す。明らかに、試料
は、非常に良好なTDDB特性を示す。すなわち、100kV/cm
において104秒後にのみ破壊が起こる。
【００３７】特性低下性の測定結果は、明らかに、本発
明のプロセスが、強誘電体キャパシタデバイスが有する
既存の特性低下問題を克服することに成功したことを示
す。本発明は、特定の実施態様に関して記載したが、こ
の記載は制限された意味において解釈されることを意図
していない。開示された実施態様の様々な改変、および
本発明の他の実施態様は、この記載を参照すると当業者
には明らかである。従って、添付の請求項およびそれら
の法的な同等物は、本発明の真の範囲内にある任意のこ
のような改変および実施態様を包含する。
【００３８】
【発明の効果】本発明によれば、（ａ）電極材料の基板
への接着問題および（ｂ）強誘電体薄膜キャパシタデバ
イスにおける疲労およびリーク電流のような特性低下問
題を同時に解決し得る強誘電体キャパシタデバイスの製
造方法が提供される。本発明の製造方法は、これらのデ
バイスの大規模応用に極めて有益なインサイチュプロセ
スであるという利点を有する。
【００３９】本発明によればまた、キャパシタデバイス
の下の基板への接着性問題を克服する強誘電体キャパシ
タデバイスが提供される。本発明のキャパシタデバイス
は、公知の強誘電体キャパシタデバイスの欠点である、
疲労、リーク電流、エージング、低電圧破壊およびイン
プリント問題という特性低下問題を克服し得る。
【図面の簡単な説明】
【図１】本発明の一実施態様の模式的な断面図である。
【図２】本発明の一実施態様による代表的なキャパシタ
デバイスのＸ線回折分析を示すグラフである。
【図３】本発明の一実施態様による下部電極構造上にア
ニールされたPZT膜のＸ線回折分析パターンを示す図で
ある。
【図４】本発明によるキャパシタデバイスのヒステリシ
ス結果を示すグラフである。
【図５】多数のサイクルの結果としての、本発明のキャ
パシタデバイスの疲労による特性低下を示すグラフであ
る。
【図６】本発明の一実施態様によるキャパシタデバイス
のリーク電流密度値対時間のグラフである。
【符号の説明】
１０ 基板 １１ 接着層 １２、１３ 下部電極層 １４ 強誘電体層 １５、１６ 上部電極層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セシュ ビー． デス アメリカ合衆国 バージニア 24061, ブラックスバーグ， マックレーン コート 3006 (72)発明者 ヘマンシュ ディー． ビハット アメリカ合衆国 バージニア 24060, ブラックスバーグ， ナンバー６， ペン ストリート 300 (72)発明者 ディリップ ピー． ビジェ アメリカ合衆国 カリフォルニア 94539， フレモント， ウエスティン グハウス ドライブ 47633 (56)参考文献 特開 平６−68529（ＪＰ，Ａ) 特開 平８−213560（ＪＰ，Ａ) 特開 平７−93969（ＪＰ，Ａ) 特開 平８−222711（ＪＰ，Ａ) 特開 平９−102591（ＪＰ，Ａ) 国際公開96／16447（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/105 H01G 7/06 H01L 21/822 H01L 27/04

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 強誘電体キャパシタデバイスの製造方法
    であって、 （ａ）基板表面上に金属酸化物層を形成して接着層を提
    供する工程と、 （ｂ）該接着層上に該金属酸化物層の金属と同じ金属に
    よる金属層を形成する工程と、 （ｃ）工程（ｂ）で形成された該金属層上に該金属酸化
    物の金属と同じ金属による金属酸化物層を形成する工程
    と、 （ｄ）工程（ｃ）で形成された該金属酸化物層上に強誘
    電体材料からなる層を形成する工程と、 （ｅ）該強誘電体層上に金属酸化物層を形成する工程
    と、 （ｆ）工程（ｅ）で形成された該金属酸化物層上に金属
    層を形成する工程と、 を包含する製造方法。
  2. 【請求項２】 前記金属層が、遷移元素からなる群から
    選択される、請求項１に記載の製造方法。
  3. 【請求項３】 前記金属層が、PtおよびPdからなる群か
    ら選択される、請求項１に記載の製造方法。
  4. 【請求項４】 前記強誘電体材料が、ペロブスカイト酸
    化物、パイロクロア酸化物、積層ペロブスカイトおよび
    タングステンブロンズからなる群から選択される、請求
    項１に記載の製造方法。
  5. 【請求項５】 前記基板が、シリコン、二酸化シリコ
    ン、酸化シリコンでコーティングされたシリコンおよび
    ヒ化ガリウムからなる群から選択された材料からなる、
    請求項１に記載の製造方法。
  6. 【請求項６】 前記金属層、金属酸化物層および強誘電
    体層が、膜物理蒸着プロセスによって形成される、請求
    項１に記載の製造方法。
  7. 【請求項７】 前記金属層、金属酸化物層および強誘電
    体層が、化学析出プロセスによって形成される、請求項
    １に記載の製造方法。
  8. 【請求項８】 前記工程（ｂ）の層が、前記工程（ｆ）
    の層と同一材料からなる、請求項１に記載の製造方法。
  9. 【請求項９】 前記工程（ｂ）の層が、前記工程（ｆ）
    の層と異なる材料からなる、請求項１に記載の製造方
    法。
  10. 【請求項１０】 前記金属層、金属酸化物層および強誘
    電体層が、インサイチュで形成される、請求項１に記載
    の製造方法。
  11. 【請求項１１】 前記金属酸化物層の少なくとも１つが
    まず、前記金属層の１つを形成し、次いで、該金属層を
    O2雰囲気中でアニールすることによって形成される、請
    求項１に記載の製造方法。
  12. 【請求項１２】 以下の工程をさらに包含する、請求項
    １に記載の製造方法： （ｇ）前記工程（ｆ）で形成さ
    れた前記金属層上に金属酸化物層を形成する工程。
  13. 【請求項１３】 基板と、 該基板上に形成された第１金属酸化物層と、該第１金属酸化物層の金属と同じ金属によって 該第１金
    属酸化物層上に形成された第１金属層と、該第１金属酸化物層の金属と同じ金属によって 該第１金
    属層上に形成された第２金属酸化物層と、 該第２金属酸化物層上に形成された強誘電体層と、 該強誘電体層上に形成された第３金属酸化物層と、 該第３金属酸化物層上に形成された第２金属層と、 を備える強誘電体キャパシタデバイス。
  14. 【請求項１４】 前記第１金属層および前記第２金属層
    のうちの少なくとも１つの金属層が、遷移金属、Pt、P
    d、Agまたはペロブスカイトを含み、そして前記第１金
    属酸化物層、前記第２金属酸化物層、および前記第３金
    属酸化物層のうちの少なくとも１つの金属酸化物層が該
    少なくとも１つの金属層の酸化物である、請求項１３に
    記載の強誘電体キャパシタデバイス。
  15. 【請求項１５】 前記第１金属層および前記第２金属層
    が、同一材料からなる、請求項１３に記載の強誘電体キ
    ャパシタデバイス。
  16. 【請求項１６】 前記第１金属層および前記第２金属層
    が異なる材料からなる、請求項１３に記載の強誘電体キ
    ャパシタデバイス。
JP18413197A 1996-12-06 1997-07-09 強誘電体キャパシタデバイスおよびその製造方法 Expired - Fee Related JP3383188B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/761,804 1996-12-06
US08/761,804 US5807774A (en) 1996-12-06 1996-12-06 Simple method of fabricating ferroelectric capacitors

Publications (2)

Publication Number Publication Date
JPH10173142A JPH10173142A (ja) 1998-06-26
JP3383188B2 true JP3383188B2 (ja) 2003-03-04

Family

ID=25063311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18413197A Expired - Fee Related JP3383188B2 (ja) 1996-12-06 1997-07-09 強誘電体キャパシタデバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US5807774A (ja)
JP (1) JP3383188B2 (ja)
KR (1) KR100314489B1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454058B2 (ja) * 1996-12-11 2003-10-06 富士通株式会社 半導体メモリおよびその製造方法
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
US6188120B1 (en) * 1997-02-24 2001-02-13 International Business Machines Corporation Method and materials for through-mask electroplating and selective base removal
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3209175B2 (ja) 1998-02-23 2001-09-17 日本電気株式会社 薄膜キャパシタの製造方法
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) * 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JP2000022105A (ja) 1998-06-30 2000-01-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
KR100321714B1 (ko) * 1998-12-30 2002-05-09 박종섭 반도체메모리소자의캐패시터제조방법
US6075264A (en) 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
US6420740B1 (en) * 1999-05-24 2002-07-16 Sharp Laboratories Of America, Inc. Lead germanate ferroelectric structure with multi-layered electrode
JP2000349254A (ja) * 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法
KR100333667B1 (ko) * 1999-06-28 2002-04-24 박종섭 강유전체 메모리 소자의 캐패시터 제조 방법
KR100333661B1 (ko) * 1999-06-30 2002-04-24 박종섭 강유전체 캐패시터의 전극 형성 방법
KR100343287B1 (ko) 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
US6460243B1 (en) 1999-11-22 2002-10-08 International Business Machines Corporation Method of making low stress and low resistance rhodium (RH) leads
US6429088B1 (en) * 1999-12-20 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used
US6339527B1 (en) 1999-12-22 2002-01-15 International Business Machines Corporation Thin film capacitor on ceramic
KR100362198B1 (ko) * 1999-12-28 2002-11-23 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
US6475854B2 (en) * 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6524867B2 (en) 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US6709875B2 (en) 2001-08-08 2004-03-23 Agilent Technologies, Inc. Contamination control for embedded ferroelectric device fabrication processes
US6734477B2 (en) 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
KR20030025671A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 커패시터의 제조방법
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
KR100601959B1 (ko) * 2004-07-28 2006-07-14 삼성전자주식회사 Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터
JP2006108291A (ja) * 2004-10-04 2006-04-20 Seiko Epson Corp 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
US7298018B2 (en) * 2004-12-02 2007-11-20 Agency For Science, Technology And Research PLT/PZT ferroelectric structure
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
CN101919055A (zh) * 2007-10-26 2010-12-15 首尔市立大学教产学协力团 Mfms-fet和铁电体存储设备及其制造方法
WO2009054707A2 (en) * 2007-10-26 2009-04-30 University Of Seoul Industry Cooperation Foundation Mfms-fet, ferroelectric memory device, and methods of manufacturing the same
JP5845866B2 (ja) 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US11039695B2 (en) 2018-04-19 2021-06-22 Wonderland Switzerland Ag Child carrier
KR20210075401A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
EP0478799B1 (en) * 1990-04-24 1996-12-04 Ramtron International Corporation Semiconductor device having ferroelectric material and method of producing the same
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates
JPH0783061B2 (ja) * 1993-01-05 1995-09-06 日本電気株式会社 半導体装置
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
JP3197782B2 (ja) * 1994-04-29 2001-08-13 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 半導体集積回路コンデンサおよびその電極構造
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
JPH0870107A (ja) * 1994-08-30 1996-03-12 Fujitsu Ltd 半導体装置及びその製造方法
US5555486A (en) * 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors
KR0147640B1 (ko) * 1995-05-30 1998-08-01 김광호 반도체 장치의 커패시터 및 그 제조방법
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces

Also Published As

Publication number Publication date
US5807774A (en) 1998-09-15
JPH10173142A (ja) 1998-06-26
KR100314489B1 (ko) 2002-02-28
KR19980063382A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JP3383188B2 (ja) 強誘電体キャパシタデバイスおよびその製造方法
JP3249496B2 (ja) 半導体装置及び半導体装置の製造方法
KR100187601B1 (ko) 반도체장치 및 그 제조방법
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
JP3319994B2 (ja) 半導体記憶素子
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
JPH10189881A (ja) 高温電極バリアを備えるキャパシタおよびその製造方法
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
JP3209175B2 (ja) 薄膜キャパシタの製造方法
US6759250B2 (en) Deposition method for lead germanate ferroelectric structure with multi-layered electrode
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JP2000040800A (ja) 強誘電体記憶素子及びその製造方法
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
KR100334354B1 (ko) 강유전체집적회로의 제조방법
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
US20020024074A1 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
JP2703206B2 (ja) 強誘電体キャパシタ及びその製造方法
JPH09162372A (ja) 電極材料及びこれを用いた容量素子
JP3468706B2 (ja) 半導体装置およびその製造方法
KR100335494B1 (ko) Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법
JPH1022463A (ja) 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ
JPH10189886A (ja) 誘電体キャパシタおよび強誘電体メモリ
JP2002124644A (ja) 半導体装置およびその製造方法
JP3514940B2 (ja) 強誘電体薄膜の形成方法
JPH11307733A (ja) 強誘電体集積回路の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees