KR100601959B1 - Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 - Google Patents

Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 Download PDF

Info

Publication number
KR100601959B1
KR100601959B1 KR1020040059399A KR20040059399A KR100601959B1 KR 100601959 B1 KR100601959 B1 KR 100601959B1 KR 1020040059399 A KR1020040059399 A KR 1020040059399A KR 20040059399 A KR20040059399 A KR 20040059399A KR 100601959 B1 KR100601959 B1 KR 100601959B1
Authority
KR
South Korea
Prior art keywords
lower electrode
alloy
electrode
ferroelectric
ferroelectric layer
Prior art date
Application number
KR1020040059399A
Other languages
English (en)
Other versions
KR20060010631A (ko
Inventor
신상민
김석필
박영수
이정현
구준모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040059399A priority Critical patent/KR100601959B1/ko
Priority to US10/978,795 priority patent/US7459736B2/en
Priority to CNA200410103884XA priority patent/CN1728399A/zh
Priority to JP2005219473A priority patent/JP2006041536A/ja
Publication of KR20060010631A publication Critical patent/KR20060010631A/ko
Application granted granted Critical
Publication of KR100601959B1 publication Critical patent/KR100601959B1/ko
Priority to US12/289,494 priority patent/US7745233B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한 강유전체 캐패시터에 관한 것이다. 하부 전극, 상기 하부 전극 상에 형성된 강유전체층 및 상기 강유전체층 상에 형성된 상부 전극을 포함하는 강유전체 캐패시터에 있어서, 상기 하부 전극은, 상온에서 Ir 및 Ru가 다상인 형태이며, 바람직하게는 Ir : Ru 조성비(at% 비)가 70:30 내지 30:70의 사이 범위인 Ir-Ru 다상 합금을 포함하는 강유전체 캐패시터를 제공하여, 강유전체층의 표면 거칠기를 감소시키고, 캐패시터의 피로 특성, 누설 전류 특성을 향상시킬 수 있다.

Description

Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한 강유전체 캐패시터{Ir-Ru alloy electrode and ferroelectric capacitor using the same as lower electrode}
도 1a는 종래 기술에 의한 일반적인 형태의 강유전체 캐패시터에 관한 도면이다.
도 1b는 종래 기술에 의한 강유전체 캐패시터에서 합금 형태로 형성된 하부 전극을 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 Ir-Ru 합금 전극을 하부 전극으로 사용한 강유전체 캐패시터를 나타낸 도면이다.
도 3a 내지 도 3e는 Ir-Ru 합금 전극을 조성을 달리하여 형성시킨 뒤, 그 표면을 나타낸 AFM 이미지이다.
도 4a 내지 도 4e는 조성을 달리하여 형성시킨 Ir-Ru 합금 전극 상에 PZT를 증착시킨 뒤, 그 표면을 나타낸 AFM 이미지이다.
도 5는 조성을 달리하여 형성시킨 Ir-Ru 합금 전극 상에 PZT를 증착시킨 뒤, 그 표면 거칠기를 나타낸 그래프이다.
도 6a 내지 도 6e는 조성을 달리하여 형성시킨 Ir-Ru 합금 전극 상에 PZT를 증착시킨 시편들에 대해, 열처리를 하지 않은 상태의 Voltage-Polarization 특성을 나타낸 그래프이다.
도 7a 내지 도 7e는 조성을 달리하여 형성시킨 Ir-Ru 합금 전극 상에 PZT를 증착시킨 시편들에 대해, 열처리를 실시한 상태의 Voltage-Polarization 특성을 나타낸 그래프이다.
도 8a 내지 도 8d는 Ir-Ru 합금 전극을 조성을 달리하여 형성시킨 뒤, 그 표면을 나타낸 AFM 이미지이다.
도 9a 내지 도 9d는 조성을 달리하여 형성시킨 Ir-Ru 합금 전극 상에 PZT를 증착시킨 시편들에 대해, 열처리를 하지 않은 상태의 Voltage-Polarization 특성을 나타낸 그래프이다.
도 10a 내지 도 10d는 조성을 달리하여 형성시킨 Ir-Ru 합금 전극 상에 PZT를 증착시킨 시편들에 대해, 열처리를 실시한 상태의 Voltage-Polarization 특성을 나타낸 그래프이다.
도 11은 Ir-Ru 합금을 조성을 달리하여 형성시킨 뒤, XRD(X-ray Diffraction : X 선 회절)를 분석한 그래프와 Ir 및 Ru 조성 변화와 온도에 따른 Ir-Ru 상변태도를 나타낸 도면이다.
도 12a 및 도 12b는 Ir-Ru 합금 전극을 조성을 달리하여 형성시킨 뒤, 각각의 조성별 시편에 대해 그 피로 특성을 나타낸 그래프이다.
도 13a 및 도 13b는 종래의 Ru 기판 및 본 발명의 실시예에 의한 Ir-Ru 전극 상에 PZT를 성장시킨 시편에 대해, XPS로 깊이에 따른 산소량의 프로파일을 측정한 결과를 나타낸 그래프이다.
도 14a 내지 도 14d는 Ir:Ru의 조성비를 조절하여 형성한 전극을 섭씨 약 600도의 산소 분위기에서 1분간 열처리를 실시하여 금속 산화물을 형성시킨 킨 전극 표면에 대한 AFM 이미지이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 하부 전극 12... 강유전체층
13... 상부 전극 21... 하부 전극
22... 강유전체층 23... 상부 전극
본 발명은 Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한 강유전체 캐패시터에 관한 것으로, 보다 상세하게는 Ir-Ru의 합금 조성을 조절하여 형성한 합금 전극 및 이를 하부 전극으로 사용한 반도체 메모리 소자의 캐패시터에 관한 것이다.
반도체 메모리 장치의 데이터 저장 용량은 단위 면적당 메모리 셀의 수, 곧 집적도에 비례한다. 일반적으로 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 트랜지스터와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM이나 FRAM(Ferroelectric Random Access Memory)과 같은 반도체 메모리 장치의 캐패시터의 유전체층으로 PZT(PbZrTiO3) 또는 BST(BaSrTiO3)와 같은 강유전성 물질이 사 용되고 있으며, 그 하부 전극으로 백금족 원소 또는 그 화합물이 주로 사용되어 왔다.
도 1a는 일반적인 캐패시터 구조를 나타낸 단면도이다. 도 1a를 참조하면, 일반적인 캐패시터는 하부 전극(11) 상에 강유전체층(12)이 형성되며, 강유전체층(12) 상부에 상부 전극(13)이 형성된 구조를 지니고 있다. 이는 가장 간단한 형태의 강유전체 캐패시터를 나타낸 것이다.
종래의 강유전체 캐패시터의 경우, 하부 전극(11)은 Pt나 Ir 또는 Ru 등의 단일 금속을 사용하거나, 이들의 산화물로 형성시켰다. 하부 전극(11)을 Pt로 형성하면 후속 열처리 과정에서 산소의 확산에 의해 하부 전극(11)이 산화되는 문제점이 있다.
하부 전극(11)을 Ir의 단일 금속으로 형성시킨 경우에는 Ir 하부 전극(11) 상에 형성시키는 PZT 등의 강유전체층(12)의 표면 거칠기(surface roughness)가 나쁘며, 공정 윈도우(window)가 좁은 단점이 있다. Ru를 단일 금속으로 하부 전극(11)을 형성시키는 경우에는 하부 전극(11)의 산화를 제어하기 어렵고 누설 전류가 커지는 문제점이 있다.
그리고, Ir 또는 Ru 등의 산화물(IrO2, RuO2)로 하부 전극(11)을 형성하는 경우에는 CVD(Chemical Vapor Deposition : 화학 기상 증착) 또는 ALD(Atomic Layer Deposition : 원자층 증착) 등에 의한 산화물 자체의 형성이 어려울 뿐만 아니라, 산화물 전극 패턴 형성시 식각 공정을 진행하기 어려운 문제점이 있다.
도 1b는 도 1a의 하부 전극(11)을 단일 금속이 아닌 합금 형태인 Noble alloy층(11a)으로 형성시키고, 그 상부를 산화시켜 Noble alloy 산화물층(11b)을 형성시킨 캐패시터 구조를 나타낸 것이다. 이때, Noble alloy층(11a)을 형성하는 물질은 Noble metal 군에 속하는 Pt(백금), Ir(이리듐), Ru(루데늄) 또는 Pd(팔라듐) 등의 다양한 금속을 이용하여 형성시켰으나, 정확한 조성을 제시하지 못하고 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위한 것으로, 캐패시터의 하부 전극을 조성 범위를 제어한 합금 전극으로 형성하여 캐패시터의 특성을 향상시키는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
Ir 및 Ru가 다상인 형태의 합금 전극을 제공한다.
본 발명에 있어서, Ir:Ru 조성비(at% 비)가 70:30 및 30:70의 사이 범위인 Ir-Ru 합금 전극을 포함한다.
여기서, Ir:Ru 조성비(at% 비)는 65:35 내지 55:45의 사이 범위인 것이 보다 바람직하다.
본 발명에 있어서, 상기 Ir-Ru 합금 전극 상부에 형성된 Ir-Ru 산화층;을 더 포함할 수 있다.
또한 본 발명에서는 하부 전극, 상기 하부 전극 상에 형성된 강유전체층 및 상기 강유전체층 상에 형성된 상부 전극을 포함하는 강유전체 캐패시터에 있어서,
상기 하부 전극은, Ir:Ru 조성비(at% 비)는 70:30 내지 30:70인 Ir-Ru 합금을 포함하는 강유전체 캐패시터를 제공한다.
본 발명에 있어서, 상기 강유전체층은 PZT(PbZrTiO3), BST(BaSrTiO3), SBT(SrBi2Ta2O9) 또는 BLT(Bi3.25La0.75Ti 3O12) 등의 강유전성 물질로 형성된 것을 특징으로 한다.
또한, 본 발명에서는,
(가) 기판 상에 Ir-Ru의 at% 비가 약 70:30 및 30:70 사이 범위의 합금으로 하부 전극을 형성하는 단계;
(나) 상기 하부 전극 상에 강유전체 물질을 도포하여 강유전체층을 형성하는 단계; 및
(다) 상기 강유전체층 상에 전도성 물질을 도포하여 상부 전극을 형성하는 단계;를 포함하는 강유전체 캐패시터의 제조 방법을 제공한다.
본 발명에 있어서, 상기 하부 전극은 CVD, ALD 또는 스퍼터링에 의해 형성하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 의한 강유전체 캐패시터에 대해 보다 상세하게 설명하고자 한다. 도 2는 본 발명에 의한 강유전체 캐패시터를 나타낸 도면이다. 도 2를 참조하면, 본 발명에 의한 강유전체 캐패시터는 Ir-Ru 합금으로 형성된 하부 전극(21), 하부 전극(21) 상에 형성된 강유전체층(22) 및 강유전체층(22) 상 에 형성된 상부 전극(23)을 포함하는 구조로 형성되어 있다.
도 1a의 종래 기술에 의한 강유전체 캐패시터와 비교하면, 본 발명에 의한 강유전체 캐패시터는 하부 전극(21)으로 Ir-Ru 합금 전극을 사용한 것을 특징으로 한다. 이때, Ir-Ru 합금의 각 Ir 및 Ru의 비율은 약 70:30 내지 30:70 at %(atomic percent)의 비로 조성된다. 도 2에서 강유전체층(22)을 PZT를 사용하여 형성시킨 것으로 나타내었으나, 이에 한정되지 아니하며, 기타 강유전성 물질 및 상유전성 물질을 사용할 수 있다.
본 발명에 의한 강유전체 캐패시터의 제조 방법을 설명하면 다음과 같다. 예를 들어, 기판(미도시) 상에 Ir-Ru 합금으로 형성된 하부 전극(21)은 CVD, ALD 또는 스퍼터링 등에 의해 그 조성비가 약 70:30 내지 30:70 at% 범위, 바람직하기로는 약 65:35 내지 55:45 at% 범위로 조절하여 형성시킬 수 있다. 이와 같은 조성 범위로 Ir-Ru 합금으로 하부 전극(21)으로 형성시키는 경우, Ir 및 Ru는 각각 독립적인 그레인(grain)을 이루며 Ir상(cubic)과 Ru상(hcp)의 2개상이 공존하는 다상(multi-phase)으로 형성된다. 다상(multi-phase)의 존재는 X-ray 회절 분석을 통해 확인할 수 있다. 그리고, 그 조성 범위는 Ir:Ru의 비가 약 60:40 at%에서 가장 좋은 의 특성을 얻을 수 있다. 다상의 형태로 분포하는 조성 범위는 Ir:Ru가 약 70:30 내지 30:70의 범위이며, 최적의 비률은 Ir:Ru의 비가 60:40 at%에서 약 5%의 범위 내, 즉 Ir:Ru의 비가 약 65:35 내지 55:45 at% 범위에 있는 것으로 추정된다. Ir:Ru의 비가 약 70:30 내지 30:70 at% 범위 외에서는 고용체(solid solution)의 결정 구조를 지니게 되는데, 다상으로 하부 전극(21)을 형성시킨 경우, 단일 고용 체상보다 우수한 특성을 지니게 된다. 이와 같은 하부 전극(21)의 두께는 사용되는 용도에 따라 조절할 수 있으며, 강유전체 캐패시터의 경우 약 50nm 미만 두께의 강유전체막을 성장시킬 경우 전극은 약 10 내지 30nm로 형성시킬 수 있다.
Ir-Ru 합금으로 형성된 하부 전극(21) 상에 순차적으로 형성된 강유전체층(22) 및 상부 전극(23)은 통상적으로 사용되는 강유전성 또는 상유전성 물질 및 전도성 물질을 사용하여 형성시킬 수 있다. 예를 들어, 강유전체층(22)은 PZT(PbZrTiO3), BST(BaSrTiO3), SBT(SrBi2Ta2O9 ) 또는 BLT(Bi3.25La0.75Ti3O12)와 같은 물질로 형성시킬 수 있다. Ir-Ru 합금의 하부 전극(21) 상에 PZT 등으로 강유전체층(22)을 형성시키게 되면, 강유전체층(22)의 표면 거칠기(surface roughness : 표면 조도)가 감소된 박막을 얻을 수 있다. 또한, 강유전체층(22)의 증착 시, 하부 전극(21)의 표면 산화를 제어하게 되어 리텐션(retention) 및 피로(fatigue) 특성이 향상된다.
이하, Ir-Ru 합금의 하부 전극(21) 및 그 상부에 강유전체층(22)을 형성시킨 경우의 특성 및 이를 통하여 Ir 및 Ru의 바람직한 합금 비율을 도출하는 실험 결과에 대해 보다 상세하게 설명하고자 한다.
도 3a 내지 도 3e는 기판 상에 Ir 및 Ru의 at% 비를 조절하여 제조한 하부 전극(21)들의 표면 AFM(Atomic Force Microscope) 이미지를 나타낸 도면이다. 도 3a의 경우 Ir:Ru의 조성비는 0:100, 도 3b는 10:90, 도 3c는 27:73, 도 3d는 58:42이며, 도 3e는 100:0이다. 즉, 도 3a 및 도 3e는 순수한 Ru 및 Ir로 하부 전극(21) 을 형성한 것이다. 도 3a 내지 도 3e를 상호 비교해 보면, Ir:Ru의 조성비가 58:42인 도 3d의 하부 전극(21) 표면의 결정 입자가 가장 조밀하게 형성된 것을 알 수 있다. 이에 반해, 순수한 Ir 단금속을 하부 전극으로 형성시킨 경우, 그 표면의 결정 입자가 조대하게 형성된 것을 확인할 수 있다.
도 4a 내지 도 4e는 상술한 도 3a 내지 도 3e의 하부 전극(21)들 상부에 PZT를 도포하여 형성한 강유전체층(22)들의 표면 AFM 이미지를 나타낸 도면이다. 도 4a 내지 도 4e의 하부 전극(21)인 Ir-Ru의 조성비는 도 3a 내지 도 3e와 같다. 이를 다시 설명하면, 도 4a의 Ir:Ru의 조성비는 0:100, 도 4b는 10:90, 도 4c는 27:73, 도 4d는 58:42 및 도 4e는 100:0이다. 도 4a 내지 도 4e를 상호 비교해 보면, Ir:Ru의 조성비가 58:42인 도 4d의 하부 전극(21) 상에 형성시킨 PZT 강유전체층(22) 표면이 가장 조밀한 것을 알 수 있다. 이와 같은 결정 입자들의 상대적인 크기 경향성은 도 3a 내지 도 3e의 결과와 유사하게 나타난다.
순수 Ru 또는 Ir 하부 전극 상에 형성된 PZT 강유전체층 표면을 나타낸 도 4a 및 4e의 AFM 이미지를 살펴보면, PZT는 상대적으로 큰 그레인의 크기로 성장한 것을 알 수 있다. Ir:Ru의 조성비가 58:42인 하부 전극 상에 형성된 PZT 강유전체층 표면을 나타낸 도 4d의 이미지를 살펴보면, Ir과 Ru의 합금 형태의 하부 전극 상에 형성된 PZT는 상대적으로 작은 그레인의 크기를 지닌 것을 알 수 있다. 이는 Ir 또는 Ru의 합금 형태의 하부 전극(21) 상에서 강유전체층(22) 물질은 조밀하게 형성되는 것을 의미한다.
도 5는 도 3a 내지 도 3e 및 도 4a 내지 도 4e에 나타낸 시편들의 전극 표면 및 PZT 표면의 표면 거칠기(roughness)를 나타낸 그래프이다. 여기서, 가로축은 Ir-Ru 하부 전극(21)의 Ru의 조성 비율을 나타낸 것이며, 가로축은 표면 거칠기를 (RMS : root-mean-square)nm 단위로 나타낸 것이다.
도 5를 참조하면, Ru의 조성에 따른 하부 전극(21)의 표면 거칠기는 5가지 시편 모두 거의 비슷한 결과를 나타내는 것을 알 수 있다. 그러나, 그 상부에 PZT 강유전체층(22)을 형성한 경우, 그 표면 거칠기는 차이를 나타내며, Ir:Ru의 조성비가 58:42인 경우 가장 낮은 표면 거칠기를 나타내는 것을 알 수 있다. 이러한 결과는 도 4d에서 Ir:Ru의 조성비 58:42인 하부 전극 상에 PZT를 형성시킨 경우, 그 결정립의 크기가 상대적으로 작게 나타났던 결과와 대응되는 것이다.
도 6a 내지 도 6e는 상술한 도 4a 내지 도 4e에 해당하는 Ir-Ru 하부 전극(21) 상에 PZT 강유전체층(22)을 형성시킨 시편들에 대해 열처리하지 않은 상태에서 전기적 특성(Polarization-Voltage)을 측정한 그래프를 나타낸 도면이다.
하부 전극(21)의 Ir:Ru 조성비를 나타내면 도 6a의 경우 0:100, 도 6b는 10:90, 도 6c는 27:73, 도 6d는 58:42 및 도 6e는 100:0이다. 여기서, 가로축은 인가 전압(V)을 나타낸 것이며, 세로축은 Polarization(μC/cm2) 값을 나타낸 것이다. 그리고, 도 7a 내지 도 7e는 상술한 도 4a 내지 도 4e에 해당하는 Ir-Ru 하부 전극(21) 상에 PZT 강유전체층(22)을 형성시킨 시편들에 대해, 열처리(annealing)한 뒤, 전기적 특성을 측정한 그래프를 나타낸 도면이다.
도 6a 내지 도 6e 및 도 7a 내지 도 7e를 살펴보면, Ir-Ru 하부 전극(21)의 Ir:Ru의 조성비가 58:42인 도 6d 및 도 7d의 P-V 이력 특성 곡선(Polarization-Voltage Hyteresis)의 형태가 잘 나오며, 누설 전류의 크기 또한 작은 것을 알 수 있다.
상술한 실험 결과를 바탕으로 최적의 Ir;Ru 조성비를 도출하기 위해 본 발명자는 Ir:Ru의 조성 범위 50:50 내지 100:0에서 하부 전극(21)을 제조하여 그 상부에 PZT 강유전체층(22)을 형성시켰다.
도 8a 내지 도 8d는 Ir:Ru의 조성비가 각각 99.2:0.8(도 8a), 72:28(도 8b), 62.6:37.4(도 8c) 및 51.5:48.5(도 8d)인 하부 전극(21) 상에 형성시킨 PZT 강유전체층(22) 표면의 AFM 이미지를 나타낸 도면이다. 도 8a 내지 도 8d를 살펴보면, 도 8c의 PZT 강유전체층(22)이 그 표면 결정립의 크기가 가장 균일하게 형성된 것을 알 수 있다.
도 8a 내지 도 8d에 해당하는 시편들에 대해 열처리 전후의 P-V 이력 특성 곡선을 도 9a 내지 도 9d 및 도 10a 내지 도 10d의 그래프에 나타내었다. 이들 그래프를 참조하면, Ir:Ru의 조성비가 62.6:37.4인 하부 전극(21)을 지닌 시편을 나타낸 도 9c 및 도 10c의 열처리 전후의 P-V 이력 특성 곡선의 모양이 가장 잘 나오고, 낮은 누설 전류를 나타냄을 알 수 있다.
상술한 실험의 결과로 본 발명자는 강유전체 캐패시터의 하부 전극(21)으로 Ir-Ru 합금을 사용하는 경우, 최적의 Ir:Ru 조성비는 약 60:40 정도인 것을 확인하였다. 즉, 하부 전극(21)을 구성하는 Ir:Ru의 조성비가 약 60:40 정도에서 하부 전극(21) 상에 형성되는 PZT 결정립의 크기가 작고 균일하게 성장하고, 표면 거칠기 도 감소하며, 누설 전류로 감소하는 것을 알 수 있다.
Ir-Ru 합금의 조성에 따른 결정 성장 방향을 분석하기 위해, Ir-Ru 합금의 조성을 변화시키면서 제조한 시편들에 대한 XRD(X-ray Diffraction : X선 회절) 분석을 하여 그 결과를 도 11의 그래프에 나타내었다. 그리고, 상 분석을 위해 Ir-Ru 합금의 조성 및 온도에 따른 상변태도(Phase Transformation Diagram)을 도 11에 함께 도시하였다.
도 11의 좌측 그래프는 Ir-Ru 합금의 조성에 따른 XRD 그래프이며, 도 11의 우측 그래프는 Ir-Ru 합금의 상변태도이다. XRD 그래프를 참조하면, 세로축은 Ir-Ru 합금에서 Ru의 조성비를 나타낸 것으로, Ru의 조성비를 0.8, 28.0, 37.4, 48.5, 75, 91 및 99로 조절한 시편들에 대한 XRD 곡선을 모두 한 그래프 상에 나타내었음을 알 수 있다.
Ir:Ru의 조성비가 약 62.6:37.4인 경우의 XRD 곡선을 살펴보면, 2θ=38도 부근에서 Ru(100) peak과 2θ=41도 부근의 Ir(111) peak이 본래의 위치에서 발견됨을 알 수 있다. 그러나, Ru의 조성 분율이 증가하게 되면, Ru(100) peak과 Ir(111) peak이 모두 본래의 위치(단일 금속에서의 peak의 위치)에서 벗어난 곳에서 발견되며, 이와 같은 현상은 2θ=78도 부근의 Ru(103) peak이 본래의 위치에서 크게 벗어나 있는 현상과 부합하는 것을 알 수 있다. 또한, Ru의 조성 분율이 작아지면, Ru 관련 paek이 점차 사라지게 되는 것을 알 수 있다. 이러한 현상은 도 11의 우측 그래프인 Ir-Ru 상변태도를 참조하여 설명할 수 있다.
도 11의 Ir-Pt 상변태도를 참조하면, 상변태 곡선에서 섭씨 약 800도에서 Ir:Ru 조성비가 약 62:38 내지 45:55 사이의 영역에서 Ir(cubic)과 Ru(hcp)의 상이 공존하는 다상(multi-phase)이 나타나는 것을 알 수 있다. 그 좌측 영역(Ru 분률이 0에서 약 30 at%)에서는 Ir 기지 내에 Ru가 고용된 고용체(solid solution)상이 나타나며, 그 우측 영역(Ru 분률이 약 70at% 이상)에서는 Ru 기지 내에 Ir이 고용된 고용체상이 나타난다. 즉, Ir-Ru 다상이 존재하는 조성 영역에서는 Ir 및 Ru 관련 peak을 모두 XRD 그래프에서 본래 위치에서 발견할 수 있으나, 고용체상에서는 Ir 또는 Ru peak만이 나타나며, 그 위치가 본래 위치에서 약간 벗어난(shift) 형태로 나타나는 것이다. 본 발명에서는 이와 같은 Ir-Ru 다상이 존재하는 조성 영역의 Ir-Ru 합금을 강유전체 캐패시터의 하부 전극으로 사용한 것을 특징으로 한다. 구체적으로는 상온에서의 Ir-Ru 다상이 존재하는 Ir:Ru의 at% 비 영역인 약 70:30 내지 30:70 조성비 영역이며, 또한 최적 비율은 65:35 내지 55:45 at%에 분포한다.
도 12a 및 도 12b는 Ir-Ru 합금의 조성을 조절하여 형성된 하부 전극(21) 상에 강유전체층(22)을 형성시킨 시편들에 대해 피로 특성(약 1011회 이상의 스위칭 사이클 이후에 자발 분극량이 남아 있는 정도)을 측정한 결과를 나타낸 그래프이다. 도 12a의 가로축은 강유전체층(22)에 대해 전압을 변화시켜 인가하여 스위칭시킨 사이클(swtching cycle)의 횟수의 로그(log) 값을 나타낸 것이며, 세로축은 잔류 분극(Polarization : Pr) 값을 나타낸 것이다. 도 12b의 가로축은 Ir:Ru의 조성비를 달리한 시편들에 대해 약 1011회의 스위칭 사이클을 거친 뒤, 그 잔류 분극량(Polarization)을 나타낸 것이다.
도 12a 및 도 12b를 참조하면, Ir:Ru의 조성비가 100:0인 순수 Ir을 하부 전극을 사용한 시편에 비해 Ir-Ru의 합금으로 하부 전극을 형성한 시편들이 전반적으로 보다 나은 피로 특성을 지니고 있음을 알 수 있다. 특히, 도 12b에서 순수 Ir을 하부 전극으로 사용한 시편의 경우 잔류 자화비가 90% 보다 낮게 형성되고 있으나, Ir-Ru 합금의 하부 전극들의 경우 약 93% 이상의 잔류 분극량을 나타내어 피로 특성이 향상됨을 직접적으로 확인할 수 있다.
도 13a는 Si 기판 상에 순수한 Ru를 하부 전극으로 형성시키고 그 상부에 PZT를 강유전체층에 형성시킨 시편에 대해 산소 분위기 하에서 열처리를 한 뒤, XPS(X-ray Phoelectron Spectroscopy)로 깊이에 따른 산소의 농도 프로파일을 분석한 그래프이다. 그리고, 도 13b는 Si 기판 상에 Ir:Ru 조성비가 62.6:37.4 at%인 Ir-Ru 합금으로 하부 전극(21)을 형성한 뒤, 그 상부에 PZT를 강유전체층(22)으로 형성시키고 산소 분위기 하에서 열처리하여 제조한 시편에 대해 XPS(X-ray Phoelectron Spectroscopy)로 깊이에 따른 산소의 농도 프로파일을 분석한 그래프이다.
도 13a를 참조하면, PZT 강유전체층 및 기판의 위치에서는 산화물이 발견되지만, 하부 전극 영역에서는 산화물이 발견되지 않은 것을 알 수 있다. 도 13b를 참조하여, 하부 전극에서 산화물로 인식되는 프로파일(점선 영역)을 발견할 수 있다.
도 13a 및 도 13b의 결과를 강유전체 캐패시터의 피로 특성을 나타낸 도 12a 및 도 12b와 관련하여 설명할 수 있다. 많은 보고에 따르면, 강유전체 캐패시터의 피로 특성은 하부 전극과 그 상부의 강유전체층 계면의 산소 결손(vacancy) 때문에 발생하는 것으로 알려져 있다. 이를 극복하기 위해 금속을 산화시켜 금속 산화물 형태로 하부 전극을 형성한 뒤, 그 상부에 강유전체층을 형성시킨 강유전체 캐패시터의 제조 방법이 소개되었다. 본 발명에서는 도 13b에 나타낸 바와 같이 Ir-Ru 하부 전극(21)을 형성시킨 뒤, 바로 열처리 공정을 하지 않고, 전체 캐패시터 구조체를 완성시킨 뒤 후열처리 과정에서 Ir-Ru 하부 전극(21)을 산화시켜 피로 특성을 개선할 수 있다.
본 발명자는 Ir-Ru 합금의 전극의 산화시 그 표면 물성을 변화를 살펴보기 위해, Ir:Ru의 조성비를 조절한 전극을 섭씨 약 600도의 산소 분위기에서 1분간 열처리를 실시하여 전극 상에 금속 산화물을 형성시키는 실험을 실시하였다. 도 14a는 순수한 Ir을 전극으로 형성시킨 시편의 AFM 표면 이미지를 나타낸 것이다. 도 14b는 도 11의 상변태도에서 Ir 기지 내에 Ru가 고용된 고용체상으로 형성시킨 전극 시편의 표면 AFM 이미지이며, 도 14c는 본 발명에 의한 Ir-Ru 다상으로 형성시킨 전극 시편의 표면 AFM 이미지이다. 그리고, 도 14d는 도 14b는 도 11의 상변태도에서 Ru 기지 내에 Ir이 고용된 고용체상으로 형성시킨 전극 시편의 표면 AFM 이미지이다.
도 14a를 참조하면, 산소 열처리 후의 Ir 전극 표면이 도 14c의 Ir-Ru 다상의 전극 표면에 비해 상대적으로 거친 것을 알 수 있다. 도 14b 및 도 14d를 참조하면, 비록 전극을 Ir-Ru의 합금으로 형성시켰다 하더라도 고용체상의 전극 시편들의 표면에는 매우 커다란 덩어리(밝은 점들)가 형성되며 매우 거칠어진 것을 알 수 있다. 14a 내지 도 14d에 나타낸 각 시편들의 표면 거칠기를 구체적으로 측정하여 그 결과를 하기 표 1에 나타내었다.
하부전극 물질 순수Ir Ir(Ru) 고용체상 Ir-Ru 다상 Ru(Ir) 고용체상
열처리전(Årms) 3.7 2.1 2.34 4.06
열처리후(Årms) 27.5 95.3 4.32 131.6
표 1을 참조하면, 각각 순수 Ir(도 14a), Ir 기지 내에 Ru가 고용된 고용체상(도 14b), Ir-Ru 다상(도 14c) 및 Ru 기지 내에 Ir이 고용된 고용체상(도 14d)으로 형성한 전극으로 형성시킨 경우 모두 열처리 전에는 거의 비슷한 표면 거칠기를 나타내는 것을 알 수 있다. 그러나, 산소 분위기에서 열처리하여 그 표면을 산화시킨 경우에는 Ir-Ru 다상 이외의 전극 시편들의 표면 거칠기는 상당히 증가하였고, 특히 고용체상의 경우에는 매우 크게 증가한 것을 알 수 있다. 반면, 본 발명의 특징인 Ir-Ru 다상을 하부 전극으로 형성시킨 시편의 경우, 그 표면 거칠기 증가는 상대적으로 매우 작았다. 이러한 결과는 도 14a 내지 도 14d의 AFM 이미지와 일치하는 것을 알 수 있다.
이같은 결과는 Ir-Ru 다상으로 형성된 합금 전극은 인위적인 산화 분위기에서 강력한 내성을 지니고 있다는 것을 나타낸다. 반도체 공정상 불가피하게 전극이 노출된 상태에서 산소 열처리를 해야할 필요성이 있으며 이때, 전극의 표면이 안정된 상태를 유지하는 것은 매우 바람직한 것이다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예 를 들어 본 발명에서 제시한 Ir-Ru 다상 합금의 전극은 강유전체 캐패시터의 하부 전극 뿐만 아니라, 기타 반도체 소자의 전극으로 사용될 수 있다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의한 Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한 강유전체 캐패시터는 다음과 같은 장점이 있다.
첫째, Ir-Ru 다상 합금을 하부 전극으로 사용하는 경우, 별도의 산화물 전극을 쓰지 않고 단일층으로 구성할 수 있다. 따라서, 캐패시터 등의 소자의 전체 두께를 감소시킬 수 있다.
둘째, Ir-Ru 다상 합금은 그 자체 및 합금 산화물 형태에서 표면 거칠기가 작고, 그 상부에 강유전체층을 형성시킨 경우, 강유전체층의 표면 거칠기도 크게 감소시킬 수 있다.
세째, 피로 특성이 순수 금속 전극을 사용한 경우에 비해 다소 향상되며, 누설 전류 특성도 향상되어 강유전체 캐패시터 등의 소자의 신뢰성을 향상시킬 수 있다.
네째, 제조 공정에 있어서도 순수 Ir 전극의 경우에 비해 Ir-Ru 합금 전극으로 하부 전극을 형성시키는 경우 비용을 크게 감소시킬 수 있으며, 공정 window를 넓히며, 하부 전극 형성 직후의 열처리 공정을 생략 할 수 있으므로, 증착 공정의 저온화를 이룰 수 있다.

Claims (12)

  1. 금속 전극에 있어서,
    상기 금속 전극은 Ir 및 Ru이 다상으로 형성된 것을 특징으로 하는 Ir-Ru 합금을 포함하는 것을 특징으로 하는 Ir-Ru 합금 전극.
  2. 제 1항에 있어서,
    상기 Ir:Ru의 조성비(at% 비)가 70:30 내지 30:70의 사이 범위인 Ir-Ru 합금을 포함하는 것을 특징으로 하는 Ir-Ru 합금 전극.
  3. 제 1항에 있어서,
    상기 금속 전극은 Ir:Ru의 조성비(at% 비)가 65:45 내지 55:45의 사이 범위인 Ir-Ru 합금을 포함하는 것을 특징으로 하는 Ir-Ru 합금 전극.
  4. 제 1항에 있어서,
    상기 Ir-Ru 합금 전극 상부에 형성된 Ir-Ru 산화층;을 더 포함하는 것을 특징으로 하는 Ir-Ru 합금 전극.
  5. 하부 전극, 상기 하부 전극 상에 형성된 강유전체층 및 상기 유전체층 상에 형성된 상부 전극을 포함하는 유전체 캐패시터에 있어서,
    상기 하부 전극은 Ir 및 Ru이 다상으로 형성된 것을 특징으로 하는 Ir-Ru 합금을 포함하는 것을 특징으로 강유전체 캐패시터
  6. 제 5항에 있어서,
    상기 하부 전극은, Ir:Ru 조성비(at% 비)가 70:30 내지 30:70 사이 범위인 Ir-Ru 합금을 포함하는 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 사용한 강유전체 캐패시터.
  7. 제 5항에 있어서,
    상기 하부 전극 및 상기 강유전체층 사이에 형성된 Ir-Ru 산화층;을 더 포함하는 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 사용한 강유전체 캐패시터.
  8. 제 5항에 있어서,
    상기 강유전체층은 PZT(PbZrTiO3), BST(BaSrTiO3), SBT(SrBi2Ta2 O9) 또는 BLT(Bi3.25La0.75Ti3O12) 등의 강유전성 물질 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 사용한 유전체 캐패시터.
  9. (가) 기판 상에 Ir-Ru의 at% 비가 70:30 내지 30:70 사이 범위의 합금으로 하부 전극을 형성하는 단계;
    (나) 상기 하부 전극 상에 강유전체 물질을 도포하여 강유전체층을 형성하는 단계; 및
    (다) 상기 강유전체층 상에 전도성 물질을 도포하여 상부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 이용한 강유전체 캐패시터의 제조 방법.
  10. 제 9항에 있어서,
    (라) 상기 상부 전극을 형성한 뒤, 산소 분위기 하에서 열처리 하는 단계;를 더 포함하는 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 사용한 강유전체 캐패시터의 제조 방법.
  11. 제 9항에 있어서,
    상기 강유전체층은 PZT(PbZrTiO3), BST(BaSrTiO3), SBT(SrBi2Ta2 O9) 또는 BLT(Bi3.25La0.75Ti3O12) 등의 강유전성 물질 중 적어도 어느 하나를 포함하여 형성하는 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 사용한 강유전체 캐패시터의 제조 방법.
  12. 제 9항에 있어서,
    상기 하부 전극은 CVD, ALD 또는 스퍼터링에 의해 형성하는 것을 특징으로 하는 Ir-Ru 합금을 하부 전극으로 사용한 강유전체 캐패시터의 제조 방법.
KR1020040059399A 2004-07-28 2004-07-28 Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 KR100601959B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040059399A KR100601959B1 (ko) 2004-07-28 2004-07-28 Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터
US10/978,795 US7459736B2 (en) 2004-07-28 2004-11-02 Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
CNA200410103884XA CN1728399A (zh) 2004-07-28 2004-11-20 具有Ir－Ru合金电极的铁电电容器和铁电存储器以及制造它们的方法
JP2005219473A JP2006041536A (ja) 2004-07-28 2005-07-28 Ｉｒ−Ｒｕ合金電極及びこれを下部電極として使用した強誘電体キャパシタ
US12/289,494 US7745233B2 (en) 2004-07-28 2008-10-29 Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059399A KR100601959B1 (ko) 2004-07-28 2004-07-28 Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터

Publications (2)

Publication Number Publication Date
KR20060010631A KR20060010631A (ko) 2006-02-02
KR100601959B1 true KR100601959B1 (ko) 2006-07-14

Family

ID=35731132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059399A KR100601959B1 (ko) 2004-07-28 2004-07-28 Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터

Country Status (4)

Country Link
US (2) US7459736B2 (ko)
JP (1) JP2006041536A (ko)
KR (1) KR100601959B1 (ko)
CN (1) CN1728399A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062699B1 (en) 2017-02-28 2018-08-28 Korea Institute Of Science And Technology Capacitor for semiconductor memory element and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
DE102013212933B3 (de) * 2013-07-03 2014-11-27 Schaeffler Technologies Gmbh & Co. Kg Lageranordnung in einem Elektromotor
JP6792156B2 (ja) * 2017-01-05 2020-11-25 富士通株式会社 Ｘ線分析装置及び強誘電体の分極特性評価方法
CN108328565B (zh) * 2018-02-07 2019-09-06 华中科技大学 一种基于可控纳米裂纹的器件及其制备方法和控制方法
CN115881702B (zh) * 2023-02-28 2023-06-02 北京大学 一种利用合金电极调控氧化铪基铁电材料铁电性的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189358A (en) * 1978-07-14 1980-02-19 The International Nickel Company, Inc. Electrodeposition of ruthenium-iridium alloy
JP3197782B2 (ja) 1994-04-29 2001-08-13 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 半導体集積回路コンデンサおよびその電極構造
JP3158052B2 (ja) 1996-06-14 2001-04-23 アロン化成株式会社 インバート部材の製造方法
JP2857750B2 (ja) 1996-06-18 1999-02-17 株式会社淀川製鋼所 開閉式溝蓋
KR19980028587A (ko) 1996-10-23 1998-07-15 구자홍 강유전체 커패시터 제조방법
KR100213263B1 (ko) 1996-11-20 1999-08-02 윤종용 강유전체 커패시터 제조방법
KR19980040642A (ko) 1996-11-29 1998-08-17 김광호 반도체 메모리 소자의 커패시터 제조 방법
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
KR100224729B1 (ko) 1996-12-10 1999-10-15 윤종용 반도체장치의 강유전체 커패시터 및 그 제조방법
JP3385889B2 (ja) 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
US6188120B1 (en) * 1997-02-24 2001-02-13 International Business Machines Corporation Method and materials for through-mask electroplating and selective base removal
JP3570153B2 (ja) 1997-04-28 2004-09-29 ソニー株式会社 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
KR100247479B1 (ko) 1997-06-30 2000-03-15 김영환 고집적 기억소자 및 그 제조방법
JPH11121702A (ja) 1997-10-14 1999-04-30 Sony Corp 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
KR100436059B1 (ko) 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
JP3183243B2 (ja) 1998-02-25 2001-07-09 日本電気株式会社 薄膜キャパシタ及びその製造方法
KR100284737B1 (ko) 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
JP3334605B2 (ja) 1998-05-07 2002-10-15 三菱電機株式会社 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
KR100269326B1 (ko) 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
US6075264A (en) 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6368910B1 (en) 2000-11-24 2002-04-09 Winbond Electronics Corp. Method of fabricating ruthenium-based contact plug for memory devices
JP2002270785A (ja) * 2001-03-09 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100389033B1 (ko) 2001-04-11 2003-06-25 삼성전자주식회사 강유전체 메모리소자 및 그 제조방법
KR100418570B1 (ko) 2001-06-30 2004-02-11 주식회사 하이닉스반도체 강유전체 메모리 소자 제조방법
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US6762445B2 (en) * 2001-07-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect
US6885570B2 (en) 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062699B1 (en) 2017-02-28 2018-08-28 Korea Institute Of Science And Technology Capacitor for semiconductor memory element and method for manufacturing the same
KR20180099197A (ko) 2017-02-28 2018-09-05 한국과학기술연구원 반도체 메모리 소자의 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
US20090098697A1 (en) 2009-04-16
US7459736B2 (en) 2008-12-02
KR20060010631A (ko) 2006-02-02
US20060022236A1 (en) 2006-02-02
US7745233B2 (en) 2010-06-29
CN1728399A (zh) 2006-02-01
JP2006041536A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100707201B1 (ko) 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자
US5508953A (en) Capacitor, electrode structure, and semiconductor memory device
KR100297210B1 (ko) 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
TW560047B (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
EP2166562B1 (en) Method for forming a capacitor having a strontium titanium oxide dielectric layer by means of ALD
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
KR20010013595A (ko) 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법
US5751540A (en) Ferroelectric capacitor with rhodium electrodes
US5793600A (en) Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
US7745233B2 (en) Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
JPH1041486A (ja) 半導体装置の強誘電体膜及びその形成方法
Shirvaliloo et al. Production of iridium metal thin films for application as electrodes in DRAMs and FRAMs
KR100269320B1 (ko) 유전체막의형성방법및이를이용한캐패시터의제조방법
KR100406092B1 (ko) 캐패시터 및 그 제조 방법
Yoon et al. Investigation of Pt/Ta diffusion barrier using hybrid conductive oxide (RuO 2) for high dielectric applications
Lee et al. Investigation of hydrogen-induced degradation in Pb (Zr x Ti 1− x) O 3 thin film capacitors for the application of memory devices
Lee et al. Ir and Ru bottom electrodes for (Ba, Sr) TiO3 thin films deposited by liquid delivery source chemical vapor deposition
US6885570B2 (en) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
US20040197576A1 (en) Adhesion layer for Pt on SiO2
JP4977289B2 (ja) キャパシタ誘電体膜及びスパッタリングターゲット
Duenas et al. Tantalum pentoxide obtained from TaNx and TaSi2 anodisation: an inexpensive and thermally stable high k dielectric
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
Srivastava et al. LaNiO3 as contact material for (Ba, Sr) TiO3 dielectric thin films
Vedula et al. New electrode-barrier structures for high density ferroelectric memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee