JP5845866B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5845866B2
JP5845866B2 JP2011268359A JP2011268359A JP5845866B2 JP 5845866 B2 JP5845866 B2 JP 5845866B2 JP 2011268359 A JP2011268359 A JP 2011268359A JP 2011268359 A JP2011268359 A JP 2011268359A JP 5845866 B2 JP5845866 B2 JP 5845866B2
Authority
JP
Japan
Prior art keywords
film
metal oxide
ferroelectric
transition metal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011268359A
Other languages
English (en)
Other versions
JP2013120860A (ja
Inventor
文生 王
文生 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011268359A priority Critical patent/JP5845866B2/ja
Priority to US13/654,751 priority patent/US8980647B2/en
Priority to CN201210428275.6A priority patent/CN103151314B/zh
Priority to KR1020120129202A priority patent/KR101397977B1/ko
Publication of JP2013120860A publication Critical patent/JP2013120860A/ja
Priority to US14/612,613 priority patent/US9679904B2/en
Application granted granted Critical
Publication of JP5845866B2 publication Critical patent/JP5845866B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置の製造方法に関する。
電源を切ってもデータが消失しない不揮発性メモリには様々なタイプのものがあるが、なかでも強誘電体キャパシタを備えたFeRAM(Ferroelectric Random Access Memory)はデータの書き込み速度が速く、かつ低電圧動作が可能という特徴を有する。
強誘電体キャパシタは、強誘電体を材料とするキャパシタ誘電体膜を有しており、下部電極と上部電極との間に電圧を印加することによりキャパシタ誘電体膜を分極させ、その分極の方向を「０」、「１」に対応させてデータを記憶する。
FeRAMの特性改善のために様々な構造の強誘電体キャパシタが提案されているが、いずれも改善の余地がある。
例えば、キャパシタ誘電体膜としてPZT(Lead Zirconium Titanate)膜を形成し、その上にRuO2を含む上部電極を形成する方法が提案されているが、この方法では上部電極のルテニウムがPZT膜に拡散してしまう。その結果、上部電極との界面付近のPZT膜に、強誘電体から常誘電体に変質した常誘電体層が形成され、PZT膜において強誘電体特性を示す部分の厚みが薄くなってしまう。
更に、常誘電体層が存在すると、強誘電体キャパシタに印加した電圧がその常誘電体層によって吸収され、PZT膜に効率的に電圧が印加できないという問題もある。
一方、キャパシタ誘電体膜としてPZT膜を形成した後、その上にSRO(SrRuO3)を形成し、当該SRO膜の上に上部電極を形成することも提案されている。この方法によれば、PZT膜と上部電極との界面の酸素欠損がSRO膜によって補償されるとされる。
しかし、SRO膜は吸湿性が高いため、SRO膜が大気中の水分を吸収し、その水分が原因でPZT膜が還元してその強誘電体特性が劣化するおそれがある。特に、この方法では、SRO膜を形成してから上部電極を形成するまでの間に基板が大気に曝されるので、SRO膜の吸湿によるPZT膜の劣化が顕著となる。
特開１０−１７３１４２号公報 特開２００８−２７０５９６号公報 特開２００６−３０２９７５号公報 特開２００９−９４２００号公報
半導体装置の製造方法において、強誘電体キャパシタが備える強誘電体膜の強誘電体特性が劣化するのを防止することを目的とする。
以下の開示の一観点によれば、半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第１の強誘電体膜を形成する工程と、前記第１の強誘電体膜の上に非晶質の第２の強誘電体膜を形成する工程と、前記第２の強誘電体膜の上に、ルテニウムを含む遷移金属酸化物材料膜を形成する工程と、前記遷移金属酸化物材料膜を大気に曝すことなしに、前記遷移金属酸化物材料膜の上に第１の導電性酸化金属膜を形成する工程と、前記第１の導電性酸化金属膜を形成した後、前記第２の強誘電体膜をアニールして結晶化する工程と、前記第１の導電性酸化金属膜をパターニングしてキャパシタの上部電極にする工程と、前記第１の強誘電体膜と前記第２の強誘電体膜とをパターニングして前記キャパシタのキャパシタ誘電体膜にする工程と、前記導電膜をパターニングして前記キャパシタの下部電極にする工程とを有し、前記遷移金属酸化物材料膜の材料は、結晶化したときにABO 3 型のペロプスカイト構造の遷移金属酸化物となる材料である半導体装置の製造方法が提供される。
以下の開示によれば、遷移金属酸化物材料膜を大気に曝すことなしに、その遷移金属酸化物材料膜の上に第１の導電性酸化金属膜を形成する。そのため、遷移金属酸化物材料膜が吸湿する機会が減り、遷移金属酸化物材料膜の中の水分によってキャパシタ誘電体膜が還元されてその強誘電体特性が劣化するのを防止できる。
図１は、強誘電体キャパシタの拡大断面図である。 図２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図８（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図９（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その８）である。 図１０（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その９）である。 図１１（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１０）である。 図１２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１１）である。 図１３は、第１実施形態に係る半導体装置の製造途中の断面図（その１２）である。 図１４は、第１実施形態に係る半導体装置の製造方法の基本ステップを示すフローチャートである。 図１５は、比較例に係る強誘電体キャパシタに含まれる元素の深さ方向の分布を二次イオン質量分析法で測定して得られたグラフ（その１）である。 図１６は、第１実施形態に従って作製された強誘電体キャパシタに含まれる元素の深さ方向の分布を二次イオン質量分析法で測定して得られたグラフ（その１）である。 図１７は、比較例に係る強誘電体キャパシタに含まれる元素の深さ方向の分布を二次イオン質量分析法で測定して得られたグラフ（その２）である。 図１８は、第１実施形態に従って作製された強誘電体キャパシタに含まれる元素の深さ方向の分布を二次イオン質量分析法で測定して得られたグラフ（その２）である。 図１９は、二次イオン質量分析法により強誘電体キャパシタにおけるルテニウムのみの分布を調査して得られたグラフである。 図２０は、第１実施形態に係る強誘電体キャパシタのキャパシタ誘電体膜と第１の導電性酸化金属膜との界面付近を走査型透過電子顕微鏡で観察して得られた像を元にして描いた図である。 図２１は、図２０と同一の部分におけるルテニウム原子の分布をエネルギー分散型X線分析で調査して得られた図である。 図２２は、二次イオン質量分析法により強誘電体キャパシタにおけるイリジウムのみの分布を調査して得られたグラフである。 図２３は、第１実施形態に係る強誘電体キャパシタの反転電荷量を調査して得られたグラフである。 図２４は、第１実施形態において、第１の導電性酸化金属膜の形成時の基板温度と強誘電体キャパシタの反転電荷量との関係を調査して得られたグラフである。 図２５は、第１実施形態と比較例の各々において、強誘電体キャパシタへの印加電圧と強誘電体キャパシタの反転電荷量との関係を調査して得られたグラフである。 図２６は、第１実施形態と比較例の各々において、強誘電体キャパシタの疲労特性を調査して得られたグラフである。 図２７は、第１実施形態と比較例の各々において、強誘電体キャパシタのインプリント特性を調査して得られたグラフである。 図２８は、第１実施形態と比較例の各々において、強誘電体キャパシタのQ3レートを計算して得られたグラフである。 図２９は、図２７におけるベーク時間を５０×１０3時間とした場合のQ3の予想値を示すグラフである。 図３０（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その１）である。 図３１（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その２）である。 図３２は、第２実施形態に係る半導体装置の製造途中の断面図（その３）である。 図３３（ａ）〜（ｃ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。 図３４（ａ）〜（ｃ）は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。 図３５（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。 図３６（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その４）である。 図３７（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その５）である。 図３８（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その６）である。 図３９（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その７）である。 図４０（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その８）である。
本実施形態の説明に先立ち、基礎となる予備的事項について説明する。
強誘電体キャパシタのキャパシタ誘電体膜に上部電極の材料が拡散すると、キャパシタ誘電体膜の強誘電体特性に寄与しない常誘電体層が形成される。以下に、そのような常誘電体が形成された強誘電体キャパシタについて説明する。
図１は強誘電体キャパシタの拡大断面図である。
この強誘電体キャパシタQ0は、下部電極１と、キャパシタ誘電体膜４と、上部電極７とを備える。
このうち、下部電極１としては、例えば（１１１）方向に配向したプラチナ膜を形成し得る。
また、キャパシタ誘電体膜４は、いずれもPZTを材料とする第１の強誘電体膜２と第２の強誘電体膜３とをこの順に形成してなる。
そして、上部電極７は、酸化イリジウムを材料とする第１の導電性酸化金属膜５と、第１の導電性酸化金属膜５よりも酸素の組成比が大きい酸化イリジウムを材料とする第２の導電性酸化金属膜６とをこの順に形成してなる。
なお、図１における点線は膜中の結晶粒を模式的に表すものである。
この強誘電体キャパシタQ0を作製にあたっては、第２の強誘電体膜３を非晶質の状態に形成し、その上に第１の導電性酸化金属膜５を形成した後、酸素含有雰囲気中で第１の導電性酸化金属膜５を通じて第２の強誘電体膜３をアニールする。
これによれば、アニール時の熱によって第２の強誘電体膜３が結晶化すると共に、第１の導電性酸化金属膜５を通じて第２の強誘電体膜３に酸素が供給され、第２の強誘電体膜３の酸素欠損が補われる。
更に、非晶質で均質な第２の強誘電体膜３の上に第１の導電性酸化金属膜５を形成するため、第１の導電性酸化金属膜５から拡散したイリジウムの大部分は第２の強誘電体膜３に吸収される。よって、第１の強誘電体膜２の結晶粒界にイリジウムが拡散するのを抑制し、そのイリジウムが原因でキャパシタ誘電体膜４にリークパスが形成されるのを防止することができる。
このように二層構造のキャパシタ誘電体膜４は強誘電体キャパシタQ0のリーク電流を抑制するのに有効である。
しかし、第２の強誘電体膜３において上部電極７のイリジウムが大量に拡散した部分は、強誘電体から常誘電体に変質して常誘電体層３ａとなる。その常誘電体層３ａは、デッドレイヤー（dead layer）とも呼ばれ、キャパシタ誘電体膜４の強誘電体特性に何ら寄与しない。むしろ、常誘電体層３ａが存在することで、キャパシタ誘電体膜４において強誘電体特性を示す部分の厚みがその常誘電体層３ａの厚さの分だけ薄くなり、強誘電体キャパシタQ0の反転電荷量等の強誘電体特性が低下してしまう。
FeRAMは動作電圧の低電圧化が進みつつある。低電圧化が進んでも下部電極１と上部電極７からキャパシタ誘電体膜４に印加される電界強度が低下しないようにするにはキャパシタ誘電体膜４を薄膜化するのが有効である。しかし、これではキャパシタ誘電体膜４において常誘電体層３ａが占める部分の割合が増え、強誘電体キャパシタQ0の強誘電体特性の劣化が一層顕著となる。
以下に、このような常誘電体層の形成を抑制し得る半導体装置の製造方法について説明する。
（第１実施形態）
図２〜図１３は、本実施形態に係る半導体装置の製造途中の断面図である。
この半導体装置は、プレーナ型のFeRAMであって、以下のようにして製造される。
最初に、図２（ａ）に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン基板１０の表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その溝に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜１１とする。なお、シリコン基板１０は半導体基板の一例である。
また、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜１１を形成してもよい。
次いで、シリコン基板１０の活性領域にp型不純物を導入してpウェル１２を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜１４となる熱酸化膜を形成する。
続いて、シリコン基板１０の上側全面に多結晶シリコン膜を約２００nmの厚さに形成し、その多結晶シリコン膜をフォトリソグラフィによりパターニングしてゲート電極１５を形成する。
pウェル１２上には２つのゲート電極１５が間隔をおいてほぼ平行に配置され、それらのゲート電極１５はワード線の一部となる。
ゲート電極１５は多結晶シリコン膜に限定されない。多結晶シリコン膜に代えて、厚さが約５０nmの非晶質シリコン膜と厚さが約１５０nmのタングステンシリサイド膜をこの順に形成してもよい。
次いで、ゲート電極１５をマスクにするイオン注入により、各ゲート電極１５の横のシリコン基板１０にリン等のn型不純物を導入し、第１〜第３のソースドレインエクステンション１６ａ〜１６ｃを形成する。
その後に、シリコン基板１０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１５の横に絶縁性サイドウォール１７として残す。その絶縁膜として、例えばCVD(Chemical Vapor Deposition)法により酸化シリコン膜を形成する。
続いて、絶縁性サイドウォール１７とゲート電極１５をマスクにしながら、シリコン基板１０に砒素等のn型不純物を再度イオン注入することにより、ゲート電極１５の側方のシリコン基板１０に第１〜第３のソースドレイン領域１８ａ〜１８ｃを形成する。
ここまでの工程により、シリコン基板１０の活性領域に、ゲート絶縁膜１４、ゲート電極１５、及び第１〜第３のソースドレイン領域１８ａ〜１８ｃ等を備えたMOSトランジスタTRが形成されたことになる。
次に、シリコン基板１０の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板１０上に高融点金属シリサイド層１９を形成する。その高融点金属シリサイド層１９はゲート電極１５の表層部分にも形成され、それによりゲート電極１５が低抵抗化される。
その後、素子分離絶縁膜１１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
続いて、シリコン基板１０の上側全面に、カバー絶縁膜２１として酸窒化シリコン膜を約２００nmの厚さに形成する。
次いで、このカバー絶縁膜２１の上にTEOS(Tetraethyl orthosilicate)ガスを使用するプラズマCVD法により第１の層間絶縁膜２２として酸化シリコン膜を約１０００nmに形成した後、第１の層間絶縁膜２２の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化して平坦化する。このように研磨した後の第１の層間絶縁膜２２の厚さは、シリコン基板１０の平坦面上で約７８５nmとなる。
次に、フォトリソグラフィにより第１の層間絶縁膜２２をパターニングして第１〜第３のソースドレイン領域１８ａ〜１８ｃのそれぞれの上にコンタクトホールを形成し、そのコンタクトホール内に第１〜第３のコンタクトプラグ２３ａ〜２３ｃを形成する。
第１〜第３のコンタクトプラグ２３ａ〜２３ｃの形成方法は特に限定されない。本実施形態では、コンタクトホール内にグルー膜とタングステン膜とをこの順に形成し、第１の層間絶縁膜２２の上面上の余分なこれらの膜をCMP法で研磨して除去することにより第１〜第３のコンタクトプラグ２３ａ〜２３ｃを形成する。そのグルー膜は、例えば、厚さ約３０nmのチタン膜と厚さ約２０nmの窒化チタン膜とをこの順にスパッタ法で形成してなる。
このようにして形成された第１〜第３コンタクトプラグ２３ａ〜２３ｃは、その下の第１〜第３のソースドレイン領域１８ａ〜１８ｃと電気的に接続されることになる。
ところで、第１〜第３のコンタクトプラグ２３ａ〜２３ｃの材料には前述のようにタングステンが含まれるが、タングステンは非常に酸化され易く、プロセス中で酸化されるとコンタクト不良を引き起こす。
そこで、次の工程では、図２（ｂ）に示すように、上記の第１〜第３のコンタクトプラグ２３ａ〜２３ｃを酸化雰囲気から保護するための酸化防止絶縁膜２５として、プラズマCVD法により酸窒化シリコン膜を形成する。その酸窒化シリコン膜は第１の層間絶縁膜２２と第１〜第３のコンタクトプラグ２３ａ〜２３ｃの上に形成され、その厚さは約１００nmである。
更に、この酸化防止絶縁膜２５の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約１３０nmに形成し、その酸化シリコン膜を第１の絶縁性密着膜２６とする。
なお、酸化シリコン膜に代えて窒化シリコン膜を第１の絶縁性密着膜２６として形成してもよい。
その後、第１の絶縁性密着膜２６に対して脱ガスを行うため、基板温度を６５０℃、処理時間を１０分とする条件で、窒素雰囲気中において第１の絶縁性密着膜２６をアニールする。
そして、このアニールを終了した後、第１の絶縁性密着膜２６の上に第２の絶縁性密着膜２７としてスパッタ法によりアルミナ膜を約２０nmの厚さに形成する。
次に、図３（ａ）に示す断面構造を得るまでの工程について説明する。
まず、スパッタ法によりプラチナ膜等の貴金属膜を導電膜３１として５０nm〜１５０nmの厚さに形成する。
導電膜３１の成膜条件は特に限定されない。本実施形態では、基板温度を３５０℃に保持しながら成膜雰囲気中にスパッタガスとしてアルゴンガスを導入し、約１Paの圧力下で投入電力を０．３kWとすることにより、（１１１）方向に配向した導電膜３１を形成する。
なお、プラチナ膜に代えて、イリジウム膜、ルテニウム膜、酸化イリジウム（IrO2）膜、酸化ルテニウム（RuO2）膜、酸化パラジウム（PdOx）膜、酸化プラチナ膜（PtOx）膜、SrRuO3膜、及びLaSrCoO3膜のいずれかの単層膜、或いはこれらの積層膜を形成してもよい。
次いで、基板温度を３０℃〜１００℃とする条件で、RFスパッタ法により導電膜３１の上に第１の強誘電体膜３２を形成する。
第１の強誘電体膜３２の材料は特に限定されない。本実施形態では、カルシウム、ストロンチウム、及びランタンが添加されたPZT膜を第１の強誘電体膜３２として約３０nm〜１５０nm、例えば７０nmの厚さに形成する。
このようなPZT膜は、アルゴンガス等の不活性ガスの雰囲気内において、PZTにカルシウム、ストロンチウム、及びランタンを添加してなるCPSLZTターゲットをスパッタすることによって形成し得る。
また、第１の強誘電体膜３２の膜厚の下限を３０nmとしたのは、これよりも薄いと第１の強誘電体膜３２が強誘電体特性を十分に発揮できないからである。また、その膜厚の上限を１５０nmとしたのは、これにより厚いと後述の下部電極と上部電極との間隔が広がり、第１の強誘電体膜３２に印加される電界が弱くなって駆動電圧の低電圧化が図れなくなるからである。
ここで、スパッタ法で形成した第１の強誘電体膜３２は、膜中のPZTが結晶化しておらず、強誘電体特性に乏しい。
そこで、第１の強誘電体膜３２に対して酸素含有雰囲気中でアニールを行ってPZTを結晶化させる。そのようなアニールは結晶化アニールとも呼ばれ、本実施形態では基板温度を約６１０℃、処理時間を約９０秒としてこの結晶化アニールを行う。
点線円内に示すように、この結晶化アニールによって結晶化した第１の強誘電体膜３２にはPZTの結晶粒界３２ｘが現れる。
このように非晶質の第１の強誘電体膜３２を結晶化アニールで結晶化させると、導電膜３１と第１の強誘電体膜３２との界面を綺麗な平坦面にすることができる。
なお、第１の強誘電体膜３２の成膜方法としては、スパッタ法の他に、MOCVD(Metal Organic CVD)法、ゾル・ゲル法、MOD(Metal-Organic Decomposition)法、CSD(Chemical Solution deposition)、CVD法、エピタキシャル成長法もある。
更に、第１の強誘電体膜３２の材料は前述のPZTに限定されず、ABO3型のペロプスカイト構造の任意の酸化物強誘電体を第１の強誘電体膜３２の材料として採用することができる。そのような材料としては、前述のPZTの他に、PZTにランタンをドープしたPLZTもある。
また、(Bi1-xRx)Ti3O12（Rは希土類元素で０<ｘ<１）、SrBi2Ta2O9、SrBi2(Ta, Nb)2O9、及びSrBi4Ti4O15等のBi層状構造化合物を第１の強誘電体膜３２の材料として採用してもよい。第１の強誘電体膜３２の材料として採用し得るBi層状構造化合物としては、上記したものの他に、BiFeO3、BiTiO3、SrBi4Ti4O15、BiTiO3のいずれかにLaを添加した材料もある。
次いで、図３（ｂ）に示すように、CPSLZTターゲットを使用するRFスパッタ法により第１の強誘電体膜３２の上に第２の強誘電体膜３３としてPZT膜を形成する。CPSLZTターゲットを使用することで、第２の強誘電体膜３３には、成膜の時点でカルシウム、ストロンチウム、及びランタンが添加される。また、このようにスパッタ法で形成された第２の強誘電体膜３３は、成膜の時点では結晶化しておらず非晶質の状態となる。
その第２の強誘電体膜３３は、後述の結晶化アニールにおいて第１の強誘電体膜３２の結晶を引き継ぐように下面から上に向かって結晶化するが、その膜厚が厚いと上面からも結晶化が進んで上面付近の結晶性が劣化する。
更に、第２の強誘電体膜３３を厚くすると、後述の下部電極と上部電極との間隔が広がるため、これらの電極から第１の強誘電体膜３２に印加される電界が弱くなり、その電界によって第１の強誘電体膜３２を分極させるのが難しくなる。
このような結晶性の劣化と電界強度の低減とを防止するため、第２の強誘電体膜３３はなるべく薄く、例えば５nm〜２０nm程度の厚さ、より好ましくは１０nm〜１５nmとするのが好ましい。膜厚の下限を５nmとしたのは、これよりも薄いと第２の強誘電体膜３３によるリーク電流の低減機能が十分に発揮されないからである。
なお、非晶質の第２の強誘電体膜３３を形成し得る成膜方法としては、スパッタ法の他に、化学溶液堆積法（CSD: Chemical Solution Deposition）とCVD法もある。
また、第２の強誘電体膜３３の材料も特に限定されないが、第２の強誘電体膜３３が第１の強誘電体膜３２の結晶を引き継げるように、第１の強誘電体膜３２と同一の材料で同一の結晶構造の膜を第２の強誘電体膜３３として形成するのが好ましい。
例えば、第１の強誘電体膜３２がABO3型の酸化物強誘電体のときは、これと同一の材料のABO3型の酸化物強誘電体を第２の強誘電体膜３３の材料として採用するのが好ましい。
同様に、第１の強誘電体膜３２がBi層状構造化合物のときは、これと同一の材料のBi層状構造化合物を第２の強誘電体膜３３の材料として採用するのが好ましい。
続いて、図４（ａ）に示すように、第２の強誘電体膜３３の上にDCスパッタ法により遷移金属酸化物材料膜３４として非晶質のSRO膜を０．５nm〜３．０nm程度の厚さに形成する。膜厚の下限を０．５nmとしたのは、これよりも薄いと基板面内における遷移金属酸化物材料膜３４の膜厚のばらつきが大きくなるからである。また、膜厚の上限を３．０nmとしたのは、これよりも厚いと遷移金属酸化物材料膜３４中のストロンチウムやルテニウム等が過剰に第１の強誘電体膜３２や第２の強誘電体膜３３に拡散し、これらの膜の強誘電体特性が劣化するおそれがあるからである。
遷移金属酸化物材料膜３４の成膜条件は特に限定されない。本実施形態では、直径が約３００mmのSROセラミックターゲットを使用して、スパッタパワーを０．３５kW、チャンバ内の圧力を０．５Pa、成膜時間を１０秒〜４２秒とする条件で遷移金属酸化物材料膜３４を形成する。
その遷移金属酸化物材料膜３４のスパッタガスに酸素が添加されていると成膜速度が低下し、遷移金属酸化物材料膜３４の膜質が劣化するので、酸素を排除したアルゴンガスをスパッタガスに使用して前述のDCスパッタ法を行うのが好ましい。
後述のように、この遷移金属酸化物材料膜３４は、適度な量のストロンチウムやルテニウム等の原子を第２の強誘電体膜３３に拡散させる役割を担う。これらの原子の拡散を容易にするは、遷移金属酸化物材料膜３４を結晶化してその膜質を安定化するよりも、非晶質の状態に遷移金属酸化物材料膜３４を形成するのが好ましい。
遷移金属酸化物材料膜３４の結晶状態はその成膜温度に依存し、３５０℃よりも高い基板温度で遷移金属酸化物材料膜３４を形成すると、その膜中のSROが熱処理で結晶化するときにその結晶配向が乱れてしまう。そこで、本実施形態では、遷移金属酸化物材料膜３４の形成時の基板温度を室温（２０℃）〜３５０℃、より好ましくは５０℃〜７０℃、例えば６０℃とすることにより、遷移金属酸化物材料膜３４を非晶質とする。
また、この遷移金属酸化物材料膜３４を形成するときのSROターゲットに２wt%程度の酸化ビスマス（Bi2O3）を添加するのが好ましい。このように酸化ビスマスを添加することで、遷移金属酸化物材料膜３４の密度が増加し、その膜質が改善されることが明らかとなった。
更に、遷移金属酸化物材料膜３４の材料もSROに限定されず、結晶化したときにABO3型のペロプスカイト構造となる任意の遷移金属酸化物を遷移金属酸化物材料膜３４の材料として採用し得る。そのような材料としては、SROの他に、CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3、及びLaSrMnRuO3もある。
ところで、遷移金属酸化物材料膜３４として形成されたSRO膜は吸湿性が高いため、遷移金属酸化物材料膜３４を大気に曝すとその膜中に水分が取り込まれる。その水分は、第１の強誘電体膜３２と第２の強誘電体膜３３を還元し、これらの強誘電体膜の強誘電体特性を劣化させてしまう。
そこで、本実施形態では、遷移金属酸化物材料膜３４の形成に使用した半導体製造装置から半導体基板１０を取り出さずに半導体基板１０を減圧雰囲気下におき、遷移金属酸化物材料膜３４を大気に曝すことなしに次の工程を行う。
その工程では、図４（ｂ）に示すように、酸素ガスとアルゴンガスとの混合雰囲気中でイリジウムターゲットをスパッタする反応性スパッタ法により、遷移金属酸化物材料膜３４の上に第１の導電性酸化金属３５として酸化イリジウム膜を形成する。
第１の導電性酸化金属膜３５を形成するときの基板温度は特に限定されない。但し、基板温度が１５０℃よりも低いと、第１の導電性酸化金属膜３５の膜中に非晶質状態の酸化イリジウムと結晶化した酸化イリジウムが混在した状態となる。そのような状態で以降の工程で熱が加わると、非晶質状態から結晶化した酸化イリジウムと既に結晶化した酸化イリジウムとの間で結晶粒の大きさに違いが生じ、第１の導電性酸化金属膜３５の膜中の結晶粒が不均一となる。
このように結晶粒が不均一だと、第１の導電性酸化金属膜３５から第２の強誘電体膜３３に拡散するイリジウムの量がばらつき、イリジウムが原因の非晶質層が第２の強誘電体膜３３に局所的に形成されるおそれがある。そのため、前述の基板温度を１５０℃以上とすることにより、成膜の時点で第１の導電性酸化金属膜３５の全てを結晶化しておくのが好ましい。
一方、前述の基板温度が３５０℃よりも高いと酸化イリジウムが異常成長し、第１の導電性酸化金属膜３５と第２の遷移金属酸化物材料膜３４との界面に空孔等の欠陥が生ずるので、基板温度は３５０℃以下とするのが好ましい。
これらを考慮して本実施形態では基板温度を３００℃とし、成膜時間を約８秒、成膜圧力を約２．０Paとして第１の導電性酸化金属膜３５を形成する。また、アルゴンガスの流量は１４０sccm程度、酸素ガスの流量は６０sccm程度、スパッタパワーは約１kW程度とする。
なお、第１の導電性酸化金属膜３５から第２の強誘電体膜３３に拡散するイリジウムの量は、第１の導電性酸化金属膜３５中の酸化イリジウム（IrOx）の酸素の組成比xに依存すると考えられ、当該組成比が小さいほどイリジウムの拡散量が抑制されると考えられる。そのため、本工程では、酸素ガスとアルゴンガスとの流量比を制御することにより、前述の酸素の組成比xを化学量論的組成である２よりも小さい値、例えば１．９程度とするのが好ましい。
なお、第１の導電性酸化金属膜３５の材料としては、前述の酸化イリジウムの他に、ルテニウム、ロジウム（Rh）、レニウム（Re）、オスミウム（Os）、及びパラジウム（Pd）のいずれかの酸化物もある。
その後に、図５（ａ）に示すように、非晶質の第２の強誘電体膜３３に対する結晶化アニールとして、アルゴンガスと酸素ガスの混合雰囲気中においてRTA(Rapid Thermal Anneal)を約１２０秒間行う。
これにより、遷移金属酸化物材料膜３４のルテニウムと第１の導電性酸化金属膜３５の適度な量のイリジウムとが第２の強誘電体膜３３に熱拡散しながら、非晶質状態であった第２の強誘電体膜３３が結晶化し、第２の強誘電体膜３３にPZTの結晶粒界３３ｘが現れる。
そのPZTはABO3型ペロプスカイト構造を有しているが、前述の熱拡散によってPZTのBサイトがルテニウム又はイリジウムに置換されるため、ルテニウムとイリジウムはPZTの結晶中に取り込まれることになる。
よって、このようにルテニウムとイリジウムが熱拡散しても第２の強誘電体膜３３のABO3型ペロプスカイト構造は維持され、第２の強誘電体膜３３が変質して強誘電体から常誘電体になることはなく、図１のような常誘電体層３ａが形成されるのを防止できる。
また、熱拡散したルテニウムとイリジウムによって第２の強誘電体膜３３のPZTの結晶欠陥が補償されるので、第２の強誘電体膜３３のインプリント特性も向上する。
しかも、ルテニウムとイリジウムとを取り込んだ状態で第２の強誘電体膜３３が結晶化するので、第１の導電性酸化金属膜３５から第２の強誘電体膜３３に多量のイリジウムが拡散する余地がない。更に、遷移金属酸化物材料膜３４によって第２の強誘電体膜３３が第１の導電性酸化金属膜３５から隔てられることによっても、第１の導電性酸化金属膜３５から第２の強誘電体膜３３へのイリジウムの過剰な拡散を防止できる。
よって、以降の工程で第１の導電性酸化金属膜３５が加熱されても、第１の導電性酸化金属膜３５中のイリジウムが第２の強誘電体膜３３や第１の強誘電体膜３２に拡散する危険性が低減され、これらの強誘電体膜にイリジウムが原因の常誘電体層が形成されない。
更に、常誘電体層が形成されない状態で第２の強誘電体膜３３が結晶化することで、第２の強誘電体層３３と第１の導電性酸化金属膜３５との界面が綺麗な平坦面になる。平坦な界面は、凹凸の界面と比較して膜中の元素の相互拡散を防止する機能が高いため、第１の導電性酸化金属膜３５のイリジウムが第２の強誘電体膜３３に拡散するのを更に効果的に抑制できる。
また、この結晶化アニールにより、第２の強誘電体膜３３と第１の導電性酸化金属膜３５との密着性が高められるという効果も奏される。
なお、結晶化アニール時の基板温度が低いと、第２の強誘電体膜３３と第１の導電性酸化金属膜３５との界面の形状が基板面内で不均一となり、反転電荷量が強誘電体キャパシタごとにばらつく。また、低い基板温度で結晶化アニールを行うと、第２の強誘電体膜３３へのルテニウムとイリジウムの熱拡散を促すのが難しくなる。
そのため、結晶化アニールはなるべく高温、例えば７００℃〜７５０℃程度の基板温度、より好ましくは約７２５℃の基板温度で行うのが好ましい。
また、アニール雰囲気中の酸素ガスの割合が流量比で１０％を超えるとなると、第１の導電性酸化金属膜３５中の酸化イリジウムが異常酸化するおそれがある。一方、その酸素ガスの流量比が０．５％以下となると、第１の導電性酸化金属膜３５中の酸化イリジウムからアニール雰囲気に酸素が抜けて、第１の導電性酸化金属膜３５が過剰な酸素欠損状態となる。
そこで、本実施形態では、アルゴンガスの流量を１５００sccm〜３０００sccmの範囲から選択し、かつ、酸素ガスの流量を１０sccm〜１００sccmの範囲から選択することで、酸素ガスの流量比を１％以上１０％以下とする。流量比の下限を１％としたのは、第１の導電性酸化金属膜３５の酸素欠損状態が顕著となる前述の０．５％から余裕を見込んでのことによる。
なお、本工程における結晶化アニールは、アニール雰囲気中の酸素を第１の導電性酸化金属膜３５を通じて第２の強誘電体膜３３に供給し、第２の強誘電体膜３３の酸素欠損を補償する役割も兼ねる。
よって、第１の導電性酸化金属膜３５の酸素の透過能力が低減しないように、第１の導電性酸化金属膜３５はなるべく薄く、例えば１０nm〜７０nm程度、より好ましくは２０nm〜５０nm程度、更に好ましくは２５nm程度とする。
次に、図５（ｂ）に示すように、第１の導電性酸化金属膜３５の上に反応性スパッタ法で酸化イリジウム膜を７０nm〜２００nm程度の厚さ、例えば１５０nmの厚さに形成し、その酸化イリジウム膜を第２の導電性酸化金属膜３６とする。
その反応性スパッタ法では、イリジウムターゲットを使用すると共に、酸素ガスとアルゴンガスとの混合ガスをスパッタガスとして使用する。そのスパッタガスの圧力は約０．８Paであり、スパッタパワーは約１．０kWである。また、成膜時間は約５９秒間程度である。
第２の導電性酸化金属膜３６中の酸化イリジウム（IrOy）の組成比は特に限定されないが、第１の導電性酸化金属膜３５における酸化イリジウムを一般式IrOxで表すとき、y>xとするのが好ましく、更に好ましくはyを化学量論的組成である２にするのがよい。
このように組成比yを高めると、第２の導電性酸化金属膜３６の水素拡散防止能力が増大し、第１の強誘電体膜３２と第２の強誘電体膜３３が水素によって還元されるのを防止できる。
組成比yを組成比xよりも大きくするには、スパッタガスにおける酸素ガスの流量比を第１の導電性酸化金属膜３５を形成したときよりも多くすればよく、本実施形態ではアルゴンガスの流量を約１００sccmとし、酸素ガスの流量を約１００sccmとする。
このように組成比yを高める場合は、第２の導電性酸化金属膜３６の成膜時の基板温度を１０℃〜１００℃、より好ましくは５０℃〜７５℃とすることより、第２の導電性酸化金属膜３６中の酸化イリジウムの結晶粒子の粒径が均一になる。その結果、第２の導電性酸化金属膜３６の結晶粒界の隙間が狭まるので、外部の水素がその隙間を通って第２の強誘電体膜３３に到達し難くなり、水素が原因で第２の強誘電体膜３３が還元して劣化するのを防止できる。
また、第２の導電性酸化金属膜３６の水素拡散防止能力を高めるため、第２の導電性酸化金属膜３６を第１の導電性酸化金属膜３５よりも厚く形成するのが好ましい。
なお、第２の導電性酸化金属膜３６の材料としては、前述の酸化イリジウムの他に、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの酸化物もある。
この後に、第１の強誘電体膜３２や第２の強誘電体膜３３を形成したときに半導体基板１０の裏面に付着したPZTを洗浄して除去する。
続いて、図６（ａ）に示すように、第２の導電性酸化金属膜３６の上にハードマスク３７としてスパッタ法で窒化チタン膜を約３０nmの厚さに形成する。
ハードマスク３７は、レジストよりもエッチレートが低い膜であれば特に限定されない。例えば、窒化チタン膜に代えて、TiON膜、TiOx膜、TaOx膜、TaON膜、TiAlOx膜、TaAlOx膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiOx膜、TaSiOx膜、AlOx膜、ZrOx膜等をハードマスク３７として形成してもよい。
更に、このハードマスク３７の上にフォトレジストを塗布し、それを露光、現像してキャパシタ上部電極形状の第１のレジストパターン３８を形成する。
そして、図６（ｂ）に示すように、第１のレジストパターン３８をマスクにしてハードマスク３７をドライエッチングすることにより、ハードマスク３７をキャパシタ上部電極形状にパターニングする。
そのドライエッチングは、不図示のICP(Inductively Coupled Plasma)エッチングチャンバ内で行われ、そのチャンバ内にはエッチングガスとして塩素ガスとアルゴンガスの混合ガスが供給される。
次に、図７（ａ）に示すように、前述のICPエッチングチャンバを用いて、ハードマスク３７と第１のレジストパターン３８とをマスクにしながら第１の導電性酸化金属膜３５と第２の導電性酸化金属膜３６とをドライエッチングし、上部電極３３ａを形成する。
そのドライエッチングのエッチングガスとしては、ハードマスク３７をエッチングしたときと同様に、塩素ガスとアルゴンガスとの混合ガスが使用される。
そして、第１のレジストパターン３８をアッシングして除去した後、ハードマスク３７をドライエッチングにより除去する。
なお、ハードマスク３７を除去した後、第１の強誘電体膜３２と第２の強誘電体膜３３が受けたダメージを回復させるために、これらの強誘電体膜に対して酸素含有雰囲気中でアニールを行ってもよい。そのようなアニールは、回復アニールとも呼ばれる。
本実施形態では、基板温度を６００℃〜７００℃とする条件でこの回復アニールを約４０分間行う。
続いて、図７（ｂ）に示すように、シリコン基板１０の上側全面にフォトレジストを塗布し、それを露光、現像して、キャパシタ誘電体膜形状の第２のレジストパターン４１を形成する。
更に、その第２のレジストパターン４１をマスクにして第１の強誘電体膜３２と第２の強誘電体膜３３とをドライエッチングすることにより、残された第１の強誘電体膜３２と第２の強誘電体膜３３とをキャパシタ誘電体膜３２ａとする。
その後に、第２のレジストパターン４１をアッシングにより除去する。
そして、酸素含有雰囲気中で基板温度を３００℃〜６５０℃とする条件で、キャパシタ誘電体膜３２ａに対して３０分〜１２０分の処理時間だけ回復アニールを行う。
次に、図８（ａ）に示すように、水素等の還元性雰囲気からキャパシタ誘電体膜３２ａを保護するための第１の保護絶縁膜４２として、RFマグネトロンスパッタ法でアルミナ膜２０nm〜５０nmの厚さに形成する。
次いで、図８（ｂ）に示すように、キャパシタ誘電体膜３２ａに対して酸素含有雰囲気中で回復アニールを行い、前述の第１の保護絶縁膜４２の形成時にキャパシタ誘電体膜３２ａが受けたダメージを回復させる。
その回復アニールは、例えば、基板温度を４００℃〜６００℃、処理時間を３０分〜１２０分とする条件で行われる。
次に、図９（ａ）に示すように、第１の保護絶縁膜４２の上にフォトレジストを塗布し、それを露光、現像することにより、キャパシタ下部電極形状の第３のレジストパターン４４を形成する。
そして、この第３のレジストパターン４４をマスクにして第１の保護絶縁膜４２と導電膜３１をドライエッチングし、残された導電膜３１を下部電極３１ａとする。また、第１の保護絶縁膜４２は、キャパシタ誘電体膜３２ａと上部電極３３ａとを覆うように残される。
この後に、第３のレジストパターン４４をアッシングして除去する。
ここまでの工程により、シリコン基板１０の上方に下部電極３１ａ、キャパシタ誘電体膜３２ａ、及び上部電極３６ａをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。
続いて、図９（ｂ）に示すように、酸素含有雰囲気中において第１の保護絶縁膜４２に対してアニールを行い、第１の保護絶縁膜４２に付着している水分や第３のレジストパターン４４の残渣等の不純物を蒸散させる。
このアニールの条件は特に限定されないが、本実施形態では基板温度を３００℃〜４００℃、処理時間を３０分〜１２０分とする条件でこのアニールを行う。
次に、図１０（ａ）に示すように、シリコン基板１０の上側全面に第２の保護絶縁膜４５としてアルミナ膜を再び形成し、キャパシタ誘電体膜３２ａを還元性物質から保護する。
第２の保護絶縁膜４５の成膜方法は特に限定されない。本実施形態では、RFマグネトロンスパッタ法により、第２の保護絶縁膜４５を１０nm〜３０nm程度、例えば２０nmの厚さに形成する。
ここで、スパッタ法で第２の保護絶縁膜４５を成膜すると、第２の保護絶縁膜４５の成膜時にキャパシタ誘電体膜３２ａがダメージを受ける可能性がある。
そこで、次の工程では、図１０（ｂ）に示すように、酸素含有雰囲気中でキャパシタ誘電体膜３２ａに対して回復アニールを行うことで、キャパシタ誘電体膜３２ａのダメージを回復させる。
その回復アニールは、例えば、基板温度を５００℃〜７００℃、処理時間を３０分〜１２０分とする条件で行われる。
次に、図１１（ａ）に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを反応ガスとするプラズマCVD法により、第２の保護絶縁膜４５の上に第２の層間絶縁膜４９として酸化シリコン膜を厚さ約１４００nmに形成する。その第２の層間絶縁膜４９の上面には、キャパシタQの形状を反映した凹凸が形成される。そこで、この凹凸を無くすために、第２の層間絶縁膜４９の上面をCMP法により研磨して平坦化する。
なお、CMPの後、N2Oプラズマ雰囲気におけるアニールで第２の層間絶縁膜４９を脱水してもよい。
そして、これ以降の工程で発生する水素や水分からキャパシタQを保護するための第３の保護絶縁膜５０として、第２の層間絶縁膜４９の上にスパッタ法又はCVD法でアルミナ膜を２０nm〜５０nmの厚さに形成する。
更に、この第３の保護絶縁膜５０の上に、TEOSガスを使用するプラズマCVD法で酸化シリコン膜を厚さ約３００nmに形成し、その酸化シリコン膜をキャップ絶縁膜５１とする。
続いて、図１１（ｂ）に示すように、キャップ絶縁膜５１の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第１及び第２の窓５３ａ、５３ｂを備えた第４のレジストパターン５３を形成する。
そして、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして用いながら、窓５３ａ、５３ｂを通じてキャップ絶縁膜５１から第１の保護絶縁膜４２までをドライエッチングする。これにより、上部電極３６ａの上に第１のホール４９ａが形成されると共に、下部電極３１ａのコンタクト領域上に第２のホール４９ｂが形成される。
このエッチングを終了後、第４のレジストパターン５３は除去される。
次に、図１２（ａ）に示すように、キャップ絶縁膜５１の上にフォトレジストを塗布し、それを露光、現像して、第１〜第３のコンタクトプラグ２３ａ〜２３ｃのそれぞれの上方にホール形状の第３の窓５４ａを備えた第５のレジストパターン５４を形成する。なお、第１及び第２のホール４９ａ、４９ｂは、この第５のレジストパターン５４により覆われる。
そして、第３の窓５４ａを通じてキャップ絶縁膜５１から酸化防止絶縁膜２５をドライエッチングすることにより、第１〜第３のコンタクトプラグ２３ａ〜２３ｃの上に第３〜第５のホール４７ｃ〜４７ｅを形成する。
このようなエッチングは、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとするプラズマエッチング装置で行われ、酸化防止絶縁膜２５がこのエッチングにおけるストッパ膜となり、酸化防止絶縁膜２５上でエッチングは停止する。
そして、酸化防止絶縁膜２５に対するエッチングガスとしては、CHF3、Ar、及びO2の混合ガスを使用する。
この後に、第５のレジストパターン５４は除去される。
次に、図１２（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第１〜第５のホール４９ａ〜４９ｅの内面を清浄化するために、高周波電力でプラズマ化されたアルゴン雰囲気に第１〜第５のホール４９ａ〜４９ｅの内面を曝し、その内面をスパッタエッチングする。
次いで、第１〜第５のホール４９ａ〜４９ｅの内面とキャップ絶縁膜５１の上面とに、スパッタ法によりグルー膜として窒化チタン膜を５０nm〜１５０nmの厚さに形成する。
そして、CVD法によりグルー膜の上にタングステン膜を形成し、そのタングステン膜で第１〜第５のホール４９ａ〜４９ｅを完全に埋め込む。
その後に、キャップ絶縁膜５１の上面上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第１〜第５のホールホール４９ａ〜４９ｅの中にのみ残す。第１及び第２のホール４９ａ、４９ｂ内に残されたこれらの膜は、それぞれ上部電極３６ａと下部電極３１ａに電気的に接続される第１及び第２の導電性プラグ５５ａ、５５ｂとされる。また、第３〜第５のホール４９ｃ〜４９ｅ内に残されたこれらの膜は、第１〜第３コンタクトプラグ２３ａ〜２３ｃと電気的に接続される第３〜第５の導電性プラグ５５ｃ〜５５ｅとされる。
次に、図１３に示すように、第１〜第５の導電性プラグ５５ａ〜５５ｅとキャップ絶縁膜５１の各々の上面にスパッタ法で金属積層膜を形成した後、その金属積層膜をパターニングして金属配線５６を形成する。
その金属積層膜は、下から順に、厚さ５０nmのTiN膜、厚さ５５０nmの銅含有アルミニウム膜、厚さ５nmのTi膜、厚さ５０nmのTi膜である。
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
図１４は、上記した半導体装置の製造方法の基本ステップを示すフローチャートである。
図１４に示すように、本実施形態では、ステップＳ１において後で下部電極３１ａとなる導電膜３１を形成し（図３（ａ））、ステップＳ２で第１の導電膜３１の上に非晶質の第１の強誘電体膜３２を形成する（図３（ａ））。
その後、ステップＳ３に移り、結晶化アニールにより第１の強誘電体膜３２を結晶化する（図３（ａ））。なお、MOCVD法等により成膜時点で既に結晶化している第１の強誘電体膜３２を形成する場合は、ステップＳ３は不要である。
そして、ステップＳ４において、第１の強誘電体膜３２の上に非晶質の第２の強誘電体膜３３を形成し（図３（ｂ））、ステップＳ５において遷移金属酸化物材料膜３４を形成する（図４（ａ））。
次に、ステップＳ６に移り、遷移金属酸化物材料膜３４の上に第１の導電性酸化金属膜３５を形成する（図４（ｂ））。
ステップＳ５とステップＳ６は、同一の半導体製造装置を用いることにより連続的に処理され、これらのステップの間において遷移金属酸化物材料膜３４が大気に曝されることはない。
そして、ステップＳ７に移り、結晶化アニールにより第２の強誘電体膜３３を結晶化させるのと同時に、遷移金属酸化物材料膜３４中のルテニウムと第１の導電性酸化金属膜３５中のイリジウムとを第２の強誘電体膜３３に取り込ませる。
その後に、第１の導電性酸化金属膜３５の上に、この１の導電性酸化金属膜３５と共に上部電極３６ａを形成する第２の導電性酸化金属膜３６を形成する。
このように、本実施形態においては、ステップＳ５とステップＳ６とを同一の半導体装置を用いて連続的に行うので、これらのステップの間において吸湿性の高いSROを含む遷移金属酸化物材料膜３４が大気に曝されることがない。
そのため、遷移金属酸化物材料膜３４が大気中の水分を吸湿する機会が減り、その水分が原因でキャパシタ誘電体膜３２ａが還元されるのを抑制でき、ひいては強誘電体キャパシタQの反転電荷量等の強誘電体特性を維持することができる。
しかも、ステップＳ７において結晶化アニールにより第２の強誘電体膜３３のPZTを結晶化させる際、ABO3型ペロプスカイト構造のPZTのBサイトがルテニウム又はイリジウムに置換される。
このようにルテニウムとイリジウムとを取り込んだ状態で第２の強誘電体膜３３が結晶化するので、上部電極３６ａからキャパシタ誘電体膜３２ａにイリジウムが拡散する余地がなく、イリジウムが原因の常誘電体層がキャパシタ誘電体膜３２ａに形成されない。
これにより、以下に説明するように、強誘電体キャパシタQの反転電荷量の増加とインプリント特性の向上とを図ることができる。
次に、本実施形態の効果を確認するために行った調査結果について説明する。
図１５〜図１８は、本実施形態に従って作製された強誘電体キャパシタQに含まれる元素の深さ方向の分布を二次イオン質量分析法（SIMS: Secondary Ion Mass Spectrometry）により測定して得られたグラフである。
これらのグラフの横軸はイオンの飛行時間であり、強誘電体キャパシタQの表面からの深さに相当する。この例では、１５００秒付近にキャパシタ誘電体膜３２ａと上部電極３６ａと界面が位置し、２３００秒付近に下部電極３１ａとキャパシタ誘電体膜３２ａとの界面が位置する。
なお、遷移金属酸化物材料膜３４については、その膜厚が薄いため、図１５〜図１８においてはその符号を付すのを省略している。
また、これらのグラフの縦軸は、検出された各元素のイオンの単位時間あたりのカウント数である。
図１５は、遷移金属酸化物材料膜３４を形成しない比較例に係るグラフであり、図１６は、図１５と同一の調査を本実施形態で行って得られたグラフである。
図１６の本実施形態においては、遷移金属酸化物材料膜３４に起因したストロンチウム（Sr）のピークが現れ、そのピークの裾野がキャパシタ誘電体膜３２ａまで延びているのに対し、図１５の比較例ではそのようなピークはない。
このことから、遷移金属酸化物材料膜３４を形成することにより、その強誘電体材料膜３２に含まれるストロンチウムがキャパシタ誘電体膜３２ａに拡散することが確認された。
図１７は、図１５と同一の比較例において、図１５とは別の元素の分布を調査して得られたグラフである。そして、図１８は、図１７と同一の調査を本実施形態で行って得られたグラフである。
図１８の本実施形態においては、点線Bで示すように、遷移金属酸化物材料膜３４に起因したルテニウム（Ru）のピークが現れ、そのピークの裾野がキャパシタ誘電体膜３２ａまで延びているのに対し、図１７の比較例ではそのようなピークはない。
このことから、遷移金属酸化物材料膜３４を形成することにより、その強誘電体材料膜３２に含まれるルテニウムがキャパシタ誘電体膜３２ａに拡散することが確認された。
図１９は、二次イオン質量分析法により強誘電体キャパシタQにおけるルテニウムのみの分布を調査して得られたグラフである。なお、このグラフの横軸の意味は図１５〜図１８におけるのと同一である。また、グラフの縦軸は、ルテニウムイオンの強度を任意単位で表したものである。
また、図１９では、遷移金属酸化物材料膜３４を形成しない比較例の調査結果も併記してある。
図１９の点線Cで示すように、遷移金属酸化物材料膜３４を形成する本実施形態では、その遷移金属酸化物材料膜３４に含まれるルテニウムに起因した明瞭なピークが現れ、そのピークの裾野がキャパシタ誘電体膜３２ａにまで延びている。
そのようなピークは比較例では確認できないことから、遷移金属酸化物材料膜３４を形成することによりキャパシタ誘電体膜３２ａにルテニウムが拡散することがこの調査からも確認できた。
図２０は、本実施形態に係る強誘電体キャパシタQのキャパシタ誘電体膜３２ａと第１の導電性酸化金属膜３５との界面付近を走査型透過電子顕微鏡（STEM: Scanning Transmission Electron Microscope）で観察して得られた像を元にして描いた図である。
図２０によれば、キャパシタ誘電体膜３２ａと第１の導電性酸化金属膜３５はいずれも柱状に結晶化している。その結晶粒径は、キャパシタ誘電体膜３２ａが数１０nm程度であり、第１の導電性酸化金属膜３５が１nm〜１０nm程度である。
なお、図２０では、キャパシタ誘電体膜３２ａと第１の導電性酸化金属膜３５の界面に遷移金属酸化物材料膜３４が明瞭には確認できない。
これは、遷移金属酸化物材料膜３４の膜厚が０．５nm〜３．０nm程度と薄いため、結晶化アニール（図５（ａ））によって第２の強誘電体膜３３や第１の導電性酸化金属膜３５に遷移金属酸化物材料膜３４の大部分が取り込まれたためと考えられる。
更に、図２０によれば、キャパシタ誘電体膜３２ａの全体が結晶化しており、キャパシタ誘電体膜３２ａに常誘電体層が形成されていないことが確認できた。
図２１は、図２０と同一の部分におけるルテニウム原子の分布をエネルギー分散型X線分析（EDX: Energy Dispersive X-ray Spectroscopy)で調査して得られた図である。
図２１に示すように、キャパシタ誘電体膜３２ａと第１の導電性酸化金属膜３５との界面付近にルテニウム原子の存在を示す輝点が集中しており、当該界面に遷移金属酸化物材料膜３４に由来するルテニウムが残存することが確認された。
図２２は、二次イオン質量分析法により強誘電体キャパシタQにおけるイリジウムのみの分布を調査して得られたグラフである。なお、グラフの縦軸と横軸の意味は図１９におけるのと同一である。
また、図２２では、遷移金属酸化物材料膜３４を形成しない比較例の調査結果も併記してある。
図２２に示されるように、本実施形態では、比較例よりもグラフが僅かに左側にシフトしている。このことから、遷移金属酸化物材料膜３４が、第１の導電性酸化金属膜３５から第２の強誘電体膜３３にイリジウムが拡散するのをある程度抑制する機能があることが確認された。
以上のように、図１７〜図１９、図２１〜図２２の調査結果によれば、本実施形態に係るキャパシタ誘電体膜３２ａにはイリジウムとルテニウムが含まれることが確認できた。
図２３は、本実施形態に係る強誘電体キャパシタQの反転電荷量を調査して得られたグラフである。このグラフの横軸は遷移金属酸化物材料膜３４の膜厚を表し、縦軸は反転電荷量を表す。
この調査においては、第１の強誘電体膜３２の膜厚を７０nmとし、第２の強誘電体膜３３の膜厚を１０nmとした。
そして、０nm〜５nmの範囲で遷移金属酸化物材料膜３４の膜厚が異なる複数のサンプルを作製した。その遷移金属酸化物材料膜３４の成膜時の基板温度は６０℃とした。
なお、この調査では、第１の導電性酸化金属膜３５の成膜時の基板温度を室温（２０℃）にして非晶質の第１の導電性酸化金属膜３５を形成した場合と、その基板温度を３００℃にした場合も評価した。更に、キャパシタQの下部電極３１ａと上部電極３６ａとの間に印加する電圧が１．１Vと１．８Vの各場合について調査した。
図２３から明らかなように、遷移金属酸化物材料膜３４を形成しない場合（膜厚０nm）は、四本のグラフのいずれにおいても反転電荷量が最小となる。このことから、遷移金属酸化物材料膜３４を形成することが、強誘電体キャパシタQの反転電荷量を増加させるのに有効であることが確認できた。
更に、遷移金属酸化物材料膜３４を形成する場合であっても、第１の導電性酸化金属膜３５の成膜時の基板温度を３００℃とすることで、当該基板温度を室温（２０℃）とする場合と比較して反転電荷量が更に向上することが明らかとなった。
これは、前述のように、３００℃の高温の基板温度で第１の導電性酸化金属膜３５を形成すると、第１の導電性酸化金属膜３５の酸化イリジウムの結晶粒が均一となり、キャパシタ誘電体膜３２ａに非晶質層が形成されるのが抑制されたためと考えられる。
一方、遷移金属酸化物材料膜３４の膜厚については、四本のグラフのいずれにおいても１nmのときに最も反転電荷量が大きくなる。また、遷移金属酸化物材料膜３４の膜厚が３nmを超えると、遷移金属酸化物材料膜３４を形成しない場合と同程度の反転電荷量となってしまう。
よって、高い反転電荷量を維持するためにも、遷移金属酸化物材料膜３４の膜厚を０．５nm〜３．０nm程度とするのが好ましい。
図２４は、第１の導電性酸化金属膜３５の形成時の基板温度と強誘電体キャパシタQの反転電荷量との関係を調査して得られたグラフである。
なお、この調査では、第１の強誘電体膜３２の膜厚を７０nmとし、第２の強誘電体膜３３の膜厚を１０nmとした。また、遷移金属酸化物材料膜３４の膜厚は２nmとした。そして、強誘電体キャパシタQの下部電極３１ａと上部電極３６ａとの間に印加する電圧が１．１Vと１．８Vの各場合について調査した。
図２４に示すように、各電圧のいずれにおいても、基板温度が１００℃のときに反転電荷量が最も小さくなった。これは、１００℃の基板温度で形成した第１の導電性酸化金属膜３５が十分に結晶化しておらずその膜質が不安定になるためと考えられる。
一方、基板温度が１５０℃以上となると反転電荷量が向上した。これは、第１の導電性酸化金属膜３５が成膜の時点で十分に結晶化したためと考えられる。
これより、第１の導電性酸化金属膜３５を形成するときの基板温度は１５０℃以上とするのが好ましいことが明らかとなった。また、その基板温度の上限は、前述のように第１の導電性酸化金属膜３５中の酸化イリジウムの異常成長を防止するために３５０℃とするのが好ましい。
図２５は、強誘電体キャパシタQへの印加電圧と、強誘電体キャパシタQの反転電荷量との関係を調査して得られたグラフである。その反転電荷量は、強誘電体キャパシタQの温度を２５℃として測定された。
なお、この調査では、遷移金属酸化物材料膜３４を形成しない比較例に係る強誘電体キャパシタQについても調べられた。また、本実施形態に係る強誘電体キャパシタQにおいては、遷移金属酸化物材料膜３４の膜厚を１nmとした。
図２５に示すように、本実施形態では各印加電圧において比較例よりも反転電荷量が高くなる。
この結果から、印加電圧の大小に関わらず、遷移金属酸化物材料膜３４を形成することが反転電荷量の向上に有効であることが確認できた。
図２６は、図２５の調査で使用した本実施形態と比較例の各々の強誘電体キャパシタQの疲労特性を調査して得られたグラフである。
図２６の横軸はストレスサイクルを示し、縦軸は強誘電体キャパシタQの反転電荷量を示す。ストレスサイクルとは、キャパシタ誘電体膜３２ａの分極を反転させるたに強誘電体キャパシタQに印加した加速電圧の印加回数をいう。この調査では、測定温度を９０℃とし、加速電圧を５Ｖ、反転電荷量を読み出すときの測定電圧を１．８Ｖとした。
図２６に示すように、ストレスサイクルの如何によらず、本実施形態の方が比較例よりも反転電荷量が大きい。
特に、５×１０9サイクルを経過した後では、比較例の反転電荷量が著しく低下するのに対して、本実施形態では反転電荷量の低下が目立たない。
このことから、本実施形態のように遷移金属酸化物材料膜３４を形成すると強誘電体キャパシタQが疲労し難くなり、強誘電体キャパシタQの高寿命化を実現できることが明らかとなった。
図２７は、強誘電体キャパシタQのインプリント特性を調査して得られたグラフである。その調査では、比較のために、遷移金属酸化物材料膜３４を形成しない比較例に係る強誘電体キャパシタQのインプリント特性も併せて測定した。
なお、インプリントとは、強誘電体キャパシタQに書き込まれたデータが固定化して反転しにくくなる現象を言い、この調査ではQ123テストでインプリント特性を測定した。
Q123テストにおいては、2T2C型のメモリのセルキャパシタとして強誘電体キャパシタQを形成する。隣接する二つのセルキャパシタを以下ではCap-A及びCap-Bと書く。テストに際しては、Cap-AとCap-Bにおいて分極の向きが反対となるようにこれらのキャパシタにデータが書き込まれる。
最初に、Cap-AとCap-Bにそれぞれ＋１．８Ｖ、−１．８Ｖで「０」のデータを書込んだ後、加速のためこれらのキャパシタを１５０℃でベークする。ベーク中は、Cap-AとCap-Bに電圧を印加しない。そして、ベークしたまま７２時間、１６８時間、３３４時間、５０４時間、及び１００８時間を経過した各時点でCap-AとCap-Bの各々に＋１．８Ｖのパルスを印加して読出しを行う。このときのCap-A及びCap-Bの分極変化量の差をQ2とする。
Q2の測定に続いて、Cap-AとCap-Bの各々にベーク前とは逆向きのデータ「１」を書き込む。この例では、その書き込みのためにCap-Aに−１．８Ｖ、Cap-Bに＋１．８Ｖのパルスを印加して３０秒間放置する。
インプリントが進行した状態ではこの間に分極が元の状態に戻ろうとして大きな減極が起こる。３０秒放置後に再び＋１．８Ｖのパルスを印加してデータ「１」の読出しを行い、その読み出しにより測定されたCap-A及びCap-Bの分極の変化量の差をQ3とする。
Q3は、インプリントが原因で減極した後に分極がどれだけ残るかを表し、Cap-A及びCap-Bからデータを読み出すことができるかどうかの指標となる。
図２７の縦軸はそのQ3の値を示し、横軸は前述のベーク時間を示す。
図２７に示すように、本実施形態は比較例よりもグラフの傾きが小さい。これは、本実施形態に係る強誘電体キャパシタQではデータの固定化が生じ難く、インプリント特性に優れていることを表す。よって、本実施形態のように遷移金属酸化物材料膜３４を形成することがインプリント特性の改善にも資することが明らかとなった。
図２８は、図２７における本実施形態と比較例の各々の強誘電体キャパシタQのQ3レートを計算して得られたグラフである。
Q3レートは、図２７のグラフの傾きとして定義される。時間の経過と共に強誘電体キャパシタに残存する分極は少なくなるため、Q3レートは負の値を示す。そして、Q3レートの絶対値が小さいほど強誘電体キャパシタに残存する分極が大きいことになり、強誘電体キャパシタのインプリント特性が優れているということになる。
図２８に示すように、本実施形態では、遷移金属酸化物材料膜３４を形成しない比較例よりもQ3レートの絶対値が小さく、インプリント特性が改善していることが確認できた。
図２９は、図２７におけるベーク時間を５０×１０3時間とした場合のQ3の予想値を示すグラフである。
図２９に示すように、本実施形態では比較例よりもQ3が大幅に上昇しており、強誘電体キャパシタQのインプリント特性が著しく改善されることが確認できた。
上記した図２３〜図２９の結果より、遷移金属酸化物材料膜３４を形成することで強誘電体キャパシタQの反転電荷量とインプリント特性が大幅に改善し、強誘電体キャパシタQを備えた半導体装置の特性が向上することが確認できた。
（第２実施形態）
上記した第１実施形態では遷移金属酸化物材料膜３４（図４（ａ）参照）を形成することにより、強誘電体キャパシタQの反転電荷量やインプリント特性等の電気的特性を改善した。
本実施形態では、そのような遷移金属酸化物材料膜３４を形成せずに強誘電体キャパシタQの電気的特性を改善する方法について説明する。
図３０〜図３２は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図３０〜図３２において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
また、本実施形態では、第１実施形態と同様に、半導体装置としてプレーナ型のFeRAMを製造する。
最初に、図３０（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第１実施形態の図２（ａ）〜図３（ａ）の工程を行うことにより、シリコン基板１０の上側全面に結晶化した第１の強誘電体膜３２が形成された状態とする。
次いで、CSPLZTターゲットを使用するRFスパッタ法により、カルシウム、ストロンチウム、及びランタンが添加されたPZT膜を形成し、そのPZT膜を第２の強誘電体膜３３とする。
本実施形態では、前述のCSPLZTターゲットに予めイリジウムとルテニウムとを添加しておくことで、第２の強誘電体膜３３に成膜の時点でイリジウムとルテニウムとを更に添加する。
第２の強誘電体膜３３の膜厚は特に限定されない。但し、第１実施形態で説明したように、第２の強誘電体膜３３の結晶性の劣化を防止し、かつ第２の強誘電体膜３３に印加される電界強度の低減を防止するため、第２の強誘電体膜３３をなるべく薄く形成するのが好ましい。本実施形態では、５nm〜２０nm程度、例えば１０nm〜１５nmの厚さに第２の強誘電体膜３３を形成する。
また、スパッタ法で形成された第２の強誘電体膜３３は結晶化しておらず非晶質の状態となるため、点線円内に示すように、第２の強誘電体膜３３には明確な結晶粒界は存在しない。
非晶質の第２の強誘電体膜３３は後で結晶化アニールで結晶化するが、その結晶化の際、下地の第１の強誘電体膜３２の結晶を引き継げるように、結晶化したときに第１の強誘電体膜３２と同一の結晶構造となる材料で第２の強誘電体膜３３を形成するのが好ましい。
例えば、第１の強誘電体膜３２がABO3型の酸化物強誘電体のときは、これと同一の材料のABO3型の酸化物強誘電体を第２の強誘電体膜３３の材料として採用するのが好ましい。
次に、図３０（ｂ）に示すように、第１実施形態と同じ成膜条件を採用して、第２の強誘電体膜３３の上に第１の導電性酸化金属膜３５として酸化イリジウム膜を形成する。その酸化イリジウム膜の膜厚は、第１実施形態で説明したように、例えば１０nm〜７０nm程度、より好ましくは２０nm〜５０nm程度、更に好ましくは２５nm程度である。
次いで、図３１（ａ）に示すように、非晶質の第２の強誘電体膜３３に対する結晶化アニールとして、アルゴンガスと酸素ガスの混合雰囲気中においてRTAを約１２０秒間行う。これにより、第２の強誘電体膜３３は結晶化して、その膜中にPZTの結晶粒界３３ｘが現れる。
その結晶化により、第２の強誘電体膜３３においては、ABO3型ペロプスカイト構造のPZTのBサイトが、第２の強誘電体膜３３に予め添加されたルテニウム又はイリジウムに置換されるため、ルテニウムとイリジウムがPZTの結晶中に取り込まれることになる。
よって、第２の強誘電体膜３３にはルテニウムやイリジウムが熱拡散する余地がなくなり、この結晶化アニールや後続の各アニールの熱が原因で第１の導電性酸化金属膜３５中のイリジウムが第２の強誘電体膜３３に熱拡散するのを抑制できる。その結果、熱拡散したイリジウムが原因の常誘電体層が第２の強誘電体膜３３に形成される危険性を低減できる。
なお、この結晶化アニールの条件は特に限定されない。本実施形態では、第１実施形態と同様に、基板温度を７００℃〜７５０℃、アルゴンガスの流量を１５００sccm〜３０００sccm、酸素ガスの流量を１０sccm〜１００sccmとしてこの結晶化アニールを行う。
次に、図３１（ｂ）に示すように、第１実施形態と同一の成膜条件を採用して、第１の導電性酸化金属膜３５の上に反応性スパッタ法で第２の導電性酸化金属膜３６として酸化イリジウム膜を７０nm〜２００nm程度の厚さ、例えば１５０nmの厚さに形成する。
第１実施形態で説明したように、スパッタガスにおける酸素ガスの流量比を第１の導電性酸化金属膜３５を形成したときよりも多くすることで、第２の導電性酸化金属膜３６の酸素の組成比を第１の導電性酸化金属膜３５のそれよりも大きくするのが好ましい。
この後は、第１実施形態の図６（ａ）〜図１３の工程を行うことにより、図３２に示すような強誘電体キャパシタQを備えた半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、第２の強誘電体膜３３に成膜の時点でルテニウムを添加するので、第２の強誘電体膜３３にルテニウムを熱拡散させるための遷移金属酸化物材料膜３４（図４（ａ）参照）を形成する必要がなく、第１実施形態よりも工程数が減る。
更に、成膜の時点で添加されたルテニウムとイリジウムによって第２の強誘電体膜３３には第１の導電性酸化金属膜３５から新たにイリジウムが熱拡散する余地がなくなり、イリジウムが原因の常誘電体層が第２の強誘電体層３３に形成されるのを抑制できる。
その結果、第１実施形態と同様に、強誘電体キャパシタQの反転電荷量の増加とインプリント特性の向上とを図ることが可能となる。
（第３実施形態）
第１実施形態と第２実施形態では、半導体装置としてプレーナ型のFeRAMを製造した。これに対し、本実施形態では、プレーナ型よりも微細化に有利なスタック型のFeRAMを半導体装置として製造する。
図３３〜図４０は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図３３〜図４０において、第１実施形態と第２実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
この半導体装置は以下のようにして製造される。
まず、図３３（ａ）に示すように、第１実施形態の図２（ａ）の工程に従い、MOSトランジスタTRと第１〜第３のコンタクトプラグ２３ａ〜２３ｃを形成する。
次に、図３３（ｂ）に示すように、第１〜第３のコンタクトプラグ２３ａ〜２３ｃと第１の層間絶縁膜２２の上に、第１〜第３のコンタクトプラグ２３ａ〜２３ｃを酸化雰囲気から保護するための酸化防止絶縁膜２５を約１３０nmの厚さに形成する。その酸化防止絶縁膜２５は、例えば、プラズマCVD法により形成された酸窒化シリコン膜である。
更に、この酸化防止絶縁膜２５の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約３００nmに形成し、その酸化シリコン膜を絶縁性密着膜５９とする。
その後に、酸化防止絶縁膜２５と絶縁性密着膜５９のそれぞれをパターニングし、第１のコンタクトプラグ２３ａと第３のコンタクトプラグ２３ｃの各々の上に第１のホール５９ａを形成する。
次いで、図３３（ｃ）に示すように、第１のホール５９ａ内に第１の導電性プラグ６０を形成する。
第１の導電性プラグ６０の形成方法は特に限定されない。
本実施形態では、絶縁性密着膜５９の上面と第１のホール５９ａの内面にグルー膜とタングステン膜とをこの順に形成し、これらをCMP法により研磨して第１のホール５９ａ内にのみ第１の導電性プラグ６０として残す。なお、そのグルー膜として、膜厚が約３０nmのチタン膜と膜厚が約２０nmの窒化チタン膜をこの順にスパッタ法で形成する。
また、このCMPでは、絶縁性密着膜５９の上に研磨残を残さないため、研磨対象であるグルー膜とタングステン膜の研磨速度が下地の絶縁性密着膜５９の研磨速度よりも速くなるようなスラリを使用してオーバー研磨が行われる。
その結果、第１の導電性プラグ６０の上面の高さが絶縁性密着膜５９のそれよりも低くなり、第１の導電性プラグ６０の周囲の絶縁性密着膜５９に深さが２０nm〜５０nm程度のリセスが形成される。
また、第１の導電性プラグ６０は、第１のコンタクトプラグ２３ａと第２のコンタクトプラグ２３ｃのいずれかに接続される。
次に、図３４（ａ）に示すように、絶縁性密着膜５９と第１の導電性プラグ６０のそれぞれの上に下地導電膜６１としてスパッタ法によりチタン膜を１００nm〜３００nmの厚さに形成し、第１の導電性プラグ６０の周囲の前述のリセスを下地導電膜６１で埋める。
そして、窒素雰囲気中で下地導電膜６１に対してアニールをし、下地導電膜６１のチタンを窒化する。このように窒化により得られた窒化チタンは、後述のPZTを（１１１）方向に揃えるのに好適な（１１１）配向となる。そのアニールの条件は、例えば、処理時間が６０秒で基板温度が６５０℃である。
続いて、図３４（ｂ）に示すように、CMP法により下地導電膜６１の上面を研磨して平坦化する。このように下地導電膜６１の上面を平坦化することで、下地導電膜６１の上方に後で形成される強誘電体膜の結晶性を向上させることができる。
なお、研磨後の下地導電膜６１の厚さは、５０nm〜１００nm、例えば５０nmとなる。
また、研磨を行った後に、下地導電膜６１に対してNH3プラズマ処理を行うことにより、研磨時に発生した下地導電膜６１の結晶の歪を解消し、その下地導電膜６１の上に後で形成される下部電極の結晶性の劣化を防止してもよい。
続いて、図３４（ｃ）に示すように、下地導電膜６１の上に結晶性導電膜６２としてスパッタ法によりチタン膜を厚さ約２０nmに形成する。更に、窒素雰囲気中で基板温度を６５０℃、処理時間を６０秒とするRTAを結晶性導電膜６２に対して行い、結晶性導電膜６２を窒化する。
これにより、（１１１）方向に配向した窒化チタンを含む結晶性導電膜６２が得られる。
結晶性導電膜６２は、自身の配向の作用によってその上に後で形成される膜の配向を高める機能の他に、密着膜としての機能も有する。
更に、この結晶性導電膜６２の上に、導電性酸素バリア膜６３としてスパッタ法で窒化チタンアルミニウム（TiAlN）膜を厚さ約１００nmに形成する。
次に、図３５（ａ）に示すように、導電性酸素バリア膜６３の上に導電膜３１、第１の強誘電体膜３２、第２の強誘電体膜３３、第１の導電性酸化金属膜３５、及び第２の導電性酸化金属膜３６をこの順に形成する。
このような構造は、第１実施形態の図３（ａ）〜図５（ｂ）の工程を行うことで作製され得る。この場合は、第１実施形態で説明したように、遷移金属酸化物材料膜３４（図５（ａ）参照）から第２の強誘電体膜３３にストロンチウムとルテニウムが熱拡散すると共に、第１の導電性酸化金属膜３５から第２の強誘電体膜３３に適度な量のイリジウムが熱拡散する。
或いは、第２実施形態の図３０（ａ）〜図３１（ｂ）の工程を行うことで、図３５（ａ）に示す断面構造を得てもよい。この場合は、第２の強誘電体膜３３の成膜時点においてその第２の強誘電体膜３３の膜中にイリジウムとルテニウムが含まれることになる。
この後に、第１の強誘電体膜３２や第２の強誘電体膜３３を形成したときに半導体基板１０の裏面に付着したPZTを洗浄して除去する。
続いて、図３５（ｂ）に示すように、第２の導電性酸化貴金属膜３６の上にスパッタ法でイリジウム膜を約５０nmの厚さに形成し、そのイリジウム膜を導電性水素バリア膜７０とする。
更に、その導電性水素バリア膜７０の上に第１のハードマスク膜７１としてスパッタ法で窒化チタン膜を形成する。
第１のハードマスク７１は窒化チタン膜に限定されない。窒化チタンアルミニウム膜、窒化タンタルアルミニウム膜、窒化タンタル膜のいずれかの単層膜或いはこれらの積層膜を第１のハードマスク７１として形成してもよい。
そして、TEOSガスを使用するプラズマCVD法により、第１のハードマスク７１の上に第２のハードマスク７２として酸化シリコン膜を形成する。
その後、図３６（ａ）に示すように、第１のハードマスク７１と第２のハードマスク７２をパターニングし、これらのマスクの平面形状を島状にする。
次いで、図３６（ｂ）に示すように、HBr、O2、Ar、及びC4F8の混合ガスをエッチングガスとするプラズマエッチングにより、導電性水素バリア膜７０から導電膜３１までをドライエッチングする。
これにより、導電膜３１が下部電極３１ａとなり、第１の強誘電体膜３２と第２の強誘電体膜３３がキャパシタ誘電体膜３２ａとなる。そして、第１の導電性酸化金属膜３５、第２の導電性酸化金属膜３６、及び導電性水素バリア膜７０が上部電極３６ａとなる。
ここまでの工程により、シリコン基板１０のセル領域に、下部電極３１ａ、キャパシタ誘電体膜３２ａ、及び上部電極３６ａを備えた強誘電体キャパシタQが形成されたことになる。
次いで、図３７（ａ）に示す断面構造を得るまでの工程について説明する。
まず、ドライエッチング又はウエットエッチングにより第２のハードマスク７２を除去する。
そして、CF4ガスとO2ガスとの混合ガスをエッチングガスとして使用し、キャパシタQで覆われていない部分の下地導電膜６１、結晶性導電膜６２、及び導電性酸素バリア膜６３をドライエッチングして除去する。
なお、このドライエッチングにより、キャパシタQの上に残存していた第１のハードマスク７１も除去される。
次に、図３７（ｂ）に示すように、キャパシタQと絶縁性密着膜５９のそれぞれの上にRFマグネトロンスパッタ法で非晶質のアルミナ膜を１０nm〜３０nmの厚さ、例えば２０nmに形成し、そのアルミナ膜を第１の保護絶縁膜７５とする。
続いて、図３８（ａ）に示すように、第１の保護絶縁膜７５の成膜時にキャパシタ誘電体膜３２ａが受けたダメージを回復させるため、酸素含有雰囲気中においてキャパシタ誘電体膜３２ａに対して回復アニールを行う。
その回復アニールの条件は、例えば、基板温度が５００℃〜７００℃、アニール時間が３０分〜１２０分である。
次に、図３８（ｂ）に示すように、第１の保護絶縁膜７５の上に第２の保護絶縁膜７６としてALD(Atomic Layer Deposition)法によりアルミナ膜を１０nm〜１００nmの厚さに形成する。
ALD法で形成された第２の保護絶縁膜７６はカバレッジが良好となる。そのため、キャパシタQの側方において十分な厚さの第２の保護絶縁膜７６を形成することができ、キャパシタQの側面で不足しがちな第１の保護絶縁膜７５の膜厚を補うことが可能となる。
本実施形態では、成膜ガスとしてTMA（トリメチルアルミニウム）ガスを使用し、基板温度を２００℃〜３５０℃、ガス圧力を４０Paとして第２の保護絶縁膜７６を形成する。
このようにして形成された第２の保護絶縁膜７６は、その下の第１の保護絶縁膜７５と協働して、水素等の還元性物質からキャパシタ誘電体膜３２ａを保護する役割を担う。
続いて、図３９（ａ）に示すように、酸素含有雰囲気中において第２の保護絶縁膜７６に対してアニールを行う。
このアニールにより、第２の保護絶縁膜７６として形成されたアルミナ膜の酸素欠損が補われる。その結果、アルミナ膜の組成が化学量論的組成であるAl2O3に近づいて第２の保護絶縁膜７６が緻密になると共に、酸素欠損に伴うアルミナ膜の不安定さが解消される。
アニール条件は特に限定されないが、本実施形態では酸素とオゾンとの混合雰囲気中でこのアニールを行う。そして、酸素とオゾンとを合わせた流量を１０slm、オゾン濃度を２００g/Nm3とする。また、昇温速度は１０℃／分程度とし、基板温度は４００℃〜７００℃とする。
次に、図３９（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第２の保護絶縁膜７６の上にプラズマCVD法により酸化シリコン膜を厚さ約１５００nmに形成し、その酸化シリコン膜を第２の層間絶縁膜７７とする。そのプラズマCVD法では、例えば、TEOSガスと酸素ガスとヘリウムガスとの混合ガスが成膜ガスとして使用される。
その後に、この第２の層間絶縁膜７７の上面をCMP法により研磨して平坦化する。
次いで、N2Oプラズマ又はN2プラズマの雰囲気において第２の層間絶縁膜７７をアニールすることにより、第２の層間絶縁膜７７を脱水すると共に、その上面を窒化して水分の再吸着を防止する。
次に、水素等の還元性物質からキャパシタ誘電体膜３２ａを保護するために、第２の層間絶縁膜７７の上にスパッタ法又はMOCVD法により第３の保護絶縁膜７８としてアルミナ膜を厚さ約２０nm〜１００nmに形成する。
更に、TEOSガスを使用するプラズマCVD法により、この第３の保護絶縁膜７８の上に酸化シリコン膜を厚さ約８００nm〜１０００nmに形成し、この酸化シリコン膜をキャップ絶縁膜７９とする。
なお、酸化シリコン膜に代えて、酸窒化シリコン膜又は窒化シリコン膜をキャップ絶縁膜７９として形成してもよい。
次に、図４０（ａ）に示す断面構造を得るまでの工程について説明する。
まず、キャップ絶縁膜７９から第１の保護絶縁膜７５までをパターニングすることにより上部電極３６ａの上に第２のホール７７ａを形成する。そして、ここまでの工程でキャパシタ誘電体膜３２ａが受けたダメージを回復させるために、酸素含有雰囲気中で基板温度を約４５０℃として回復アニールを行う。
次いで、キャップ絶縁膜７９から酸化防止絶縁膜２５までをパターニングして第３のホール７７ｂを形成した後、アニールにより第２の層間絶縁膜７７等を脱水する。
その後に、第２のホール７７ａと第３のホール７７ｂ内に窒化チタン膜とタングステン膜とをこの順に形成し、第２の導電性プラグ８１と第３の導電性プラグ８２を形成する。
なお、第２の導電性プラグ８１と第３の導電性プラグ８２の形成前に、アルゴンプラズマを用いるRFエッチングで第２のホール７７ａと第３のホール７７ｂから露出している上部電極６６ａと第２のコンタクトプラグ２３ｂの上面の自然酸化膜を除去してもよい。これにより、自然酸化膜が原因で第２の導電性プラグ８１と第３の導電性プラグ８２にコンタクト不良が発生するのを防止することができる。
続いて、図４０（ｂ）に示すように、第２の導電性プラグ８１と第３の導電性プラグ８２とキャップ絶縁膜７９のそれぞれの上にスパッタ法で金属積層膜を形成し、その金属積層膜をパターニングして金属配線８４を形成する。
その金属積層膜として、例えば、厚さ約５０nmの窒化チタン膜、厚さ約５５０nmの銅含有アルミニウム膜、厚さ約５nmのチタン膜、及び厚さ約５０nmの窒化チタン膜をこの順に形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
上記した本実施形態によれば、第１実施形態又は第２実施形態に従って図３５（ａ）の工程を行う。そのため、第１の導電性酸化金属膜２５から拡散するイリジウムが原因の常誘電体層がキャパシタ誘電体膜３２ａに形成されるのを抑制でき、強誘電体キャパシタQ（図４０（ｂ）参照）の反転電荷量とインプリント特性とを向上することができる。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜の上に第１の強誘電体膜を形成する工程と、
前記第１の強誘電体膜の上に非晶質の第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜の上に、ルテニウムを含む遷移金属酸化物材料膜を形成する工程と、
前記遷移金属酸化物材料膜を大気に曝すことなしに、前記遷移金属酸化物材料膜の上に第１の導電性酸化金属膜を形成する工程と、
前記第１の導電性酸化金属膜を形成した後、前記第２の強誘電体膜をアニールして結晶化する工程と、
前記第１の導電性酸化金属膜をパターニングして強誘電体キャパシタの上部電極にする工程と、
前記第１の強誘電体膜と前記第２の強誘電体膜とをパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、
前記導電膜をパターニングして前記強誘電体キャパシタの下部電極にする工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記遷移金属酸化物材料膜の材料は、結晶化したときにABO3型のペロプスカイト構造の遷移金属酸化物となる材料であることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記遷移金属酸化物材料膜の前記材料は、SrRuO3、CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3、及びLaSrMnRuO3のいずれかであることを特徴とする付記２に記載の半導体装置の製造方法。
（付記４） 前記遷移金属酸化物材料膜を形成する工程において、スパッタ法により該遷移金属酸化物材料膜を形成することにより、前記遷移金属酸化物材料膜を成膜の時点で非晶質の状態とすることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置の製造方法。
（付記５） 前記遷移金属酸化物材料膜を形成する工程において、基板温度を２０℃以上３５０℃以下とすることを特徴とする付記４に記載の半導体装置の製造方法。
（付記６） 前記遷移金属酸化物材料膜を形成する工程において、酸化ビスマスが添加されたスパッタターゲットを使用することを特徴とする付記４又は付記５に記載の半導体装置の製造方法。
（付記７） 前記遷移金属酸化物材料膜を形成する工程において、酸素を排除したスパッタガスを使用して前記スパッタ法を行うことを特徴とする付記４乃至付記６のいずれかに記載の半導体装置の製造方法。
（付記８） 前記遷移金属酸化物材料膜を形成する工程において、前記強誘電体材料膜を０．５nm以上３．０nm以下の膜厚に形成することを特徴とする付記１乃至付記７のいずれかに記載の半導体装置の製造方法。
（付記９） 前記第２の強誘電体膜をアニールして結晶化する工程は、酸素含有雰囲気中で行われることを特徴とする付記１乃至付記８のいずれかに記載の半導体装置の製造方法。
（付記１０） 前記酸素含有雰囲気における酸素ガスの流量比は１％以上１０％以下であることを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１） 前記第１の導電性酸化金属膜を形成する工程において、基板温度を１５０℃以上３５０℃以下にすることを特徴とする付記１乃至付記１０のいずれかに記載の半導体装置の製造方法。
（付記１２） 前記第１の導電性酸化金属膜の上に、該第１の導電性酸化金属膜におけるよりも酸素の組成比が大きい第２の導電性酸化金属膜を形成する工程を更に有することを特徴とする付記１乃至付記１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 前記第１の導電性酸化金属膜と前記第２の導電性酸化金属膜は、いずれも材料が酸化イリジウムであることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４） 前記第１の強誘電体膜と前記第２の強誘電体膜の材料は、いずれも結晶化したときにABO3型の酸化物強誘電体となる材料であることを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜の上に第１の強誘電体膜を形成する工程と、
前記第１の強誘電体膜の上に、イリジウム及びルテニウムを含む非晶質の第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜の上に第１の導電性酸化金属膜を形成する工程と、
前記第１の導電性酸化金属膜を形成した後、前記第２の強誘電体膜をアニールして結晶化する工程と、
前記第１の導電性酸化金属膜をパターニングして強誘電体キャパシタの上部電極にする工程と、
前記第１の強誘電体膜と前記第２の強誘電体膜とをパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、
前記導電膜をパターニングして前記強誘電体キャパシタの下部電極にする工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１６） 前記第２の強誘電体膜を形成する工程において、イリジウムとルテニウムが添加されたスパッタターゲットを使用するスパッタ法により前記第２の強誘電体膜を形成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７） 前記第２の強誘電体膜の材料として、結晶化したときに前記第１の強誘電体膜と同一の結晶構造になる材料を採用することを特徴とする付記１５又は付記１６に記載の半導体装置の製造方法。
（付記１８） 前記第１の強誘電体膜と前記第２の強誘電体膜の材料は、いずれも結晶化したときにABO3型の酸化物強誘電体となる材料であることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９） 前記第１の導電性酸化金属膜の上に、該第１の導電性酸化金属膜におけるよりも酸素の組成比が大きい第２の導電性酸化金属膜を形成する工程を更に有することを特徴とする付記１５乃至付記１８のいずれかに記載の半導体装置の製造方法。
（付記２０） 前記第１の導電性酸化金属膜と前記第２の導電性酸化金属膜は、いずれも材料が酸化イリジウムであることを特徴とする付記１９に記載の半導体装置の製造方法。
１、３１ａ…下部電極、２…第１の強誘電体膜、３…第２の強誘電体膜、４、３２ａ…キャパシタ誘電体膜、５…第１の導電性酸化金属膜、６…第２の導電性酸化金属膜、７、３３ａ…上部電極、１０…シリコン基板、１１…素子分離絶縁膜、１２…pウェル、１４…ゲート絶縁膜、１５…ゲート電極、１６ａ〜１６ｃ…第１〜第３のソースドレインエクステンション、１７…絶縁性サイドウォール、１８ａ〜１８ｃ…第１〜第３のソースドレイン領域、１９…高融点金属シリサイド層、２１…カバー絶縁膜、２２…第１の層間絶縁膜、２３ａ〜２３ｃ…第１〜第３のコンタクトプラグ、２５…酸化防止絶縁膜、２６…第１の絶縁性密着膜、２７…第２の絶縁性密着膜、３１…導電膜、３２…第１の強誘電体膜、３３…第２の強誘電体膜、３４…遷移金属酸化物材料膜、３５…第１の導電性酸化金属、３６…第２の導電性酸化金属膜、３７…ハードマスク、３８…第１のレジストパターン、４１…第２のレジストパターン、４２…第１の保護絶縁膜、４４…第３のレジストパターン、４５…第２の保護絶縁膜、４９…第２の層間絶縁膜、４９ａ〜４９ｅ…第１〜第５のホール、５０…第３の保護絶縁膜、５１…キャップ絶縁膜、５３…第４のレジストパターン、５３ａ、５３ｂ…第１及び第２の窓、５４…第５のレジストパターン、５５ａ〜５５ｅ…第１〜第５の導電性プラグ、５６…金属配線、５９…絶縁性密着膜、５９ａ…第１のホール、６０…第１の導電性プラグ、６１…下地導電膜、６２…結晶性導電膜、６３…導電性酸素バリア膜、７１…第１のハードマスク膜、７２…第２のハードマスク、７５…第１の保護絶縁膜、７６…第２の保護絶縁膜、７７…第２の層間絶縁膜、７７ａ、７７ｂ…第２及び第３のホール、７８…第３の保護絶縁膜、７９…キャップ絶縁膜、８１、８２…第２及び第３の導電性プラグ、８４…金属配線。

Claims (7)

  1. 半導体基板の上に絶縁膜を形成する工程と、
    前記絶縁膜の上に導電膜を形成する工程と、
    前記導電膜の上に第１の強誘電体膜を形成する工程と、
    前記第１の強誘電体膜の上に非晶質の第２の強誘電体膜を形成する工程と、
    前記第２の強誘電体膜の上に、ルテニウムを含む遷移金属酸化物材料膜を形成する工程と、
    前記遷移金属酸化物材料膜を大気に曝すことなしに、前記遷移金属酸化物材料膜の上に第１の導電性酸化金属膜を形成する工程と、
    前記第１の導電性酸化金属膜を形成した後、前記第２の強誘電体膜をアニールして結晶化する工程と、
    前記第１の導電性酸化金属膜をパターニングしてキャパシタの上部電極にする工程と、
    前記第１の強誘電体膜と前記第２の強誘電体膜とをパターニングして前記キャパシタのキャパシタ誘電体膜にする工程と、
    前記導電膜をパターニングして前記キャパシタの下部電極にする工程と、
    を有し、
    前記遷移金属酸化物材料膜の材料は、結晶化したときにABO 3 型のペロプスカイト構造の遷移金属酸化物となる材料であることを特徴とする半導体装置の製造方法。
  2. 前記遷移金属酸化物材料膜の前記材料は、SrRuO3、CaRuO3、BaRuO3、La4Ru2O10、LaSrCoRuO3、LaSrRuO3、及びLaSrMnRuO3のいずれかであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記遷移金属酸化物材料膜を形成する工程において、スパッタ法により該遷移金属酸化物材料膜を形成することにより、前記遷移金属酸化物材料膜を成膜の時点で非晶質の状態とすることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記遷移金属酸化物材料膜を形成する工程において、酸化ビスマスが添加されたスパッタターゲットを使用することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記遷移金属酸化物材料膜を形成する工程において、酸素を排除したスパッタガスを使用して前記スパッタ法を行うことを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
  6. 前記遷移金属酸化物材料膜を形成する工程において、前記遷移金属酸化物材料膜を０．５nm以上３．０nm以下の膜厚に形成することを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１の導電性酸化金属膜の上に、該第１の導電性酸化金属膜におけるよりも酸素の組成比が大きい第２の導電性酸化金属膜を形成する工程を更に有することを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
JP2011268359A 2011-12-07 2011-12-07 半導体装置の製造方法 Expired - Fee Related JP5845866B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011268359A JP5845866B2 (ja) 2011-12-07 2011-12-07 半導体装置の製造方法
US13/654,751 US8980647B2 (en) 2011-12-07 2012-10-18 Method of manufacturing semiconductor device
CN201210428275.6A CN103151314B (zh) 2011-12-07 2012-10-31 半导体器件制造方法
KR1020120129202A KR101397977B1 (ko) 2011-12-07 2012-11-15 반도체 장치의 제조 방법
US14/612,613 US9679904B2 (en) 2011-12-07 2015-02-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011268359A JP5845866B2 (ja) 2011-12-07 2011-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013120860A JP2013120860A (ja) 2013-06-17
JP5845866B2 true JP5845866B2 (ja) 2016-01-20

Family

ID=48549297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011268359A Expired - Fee Related JP5845866B2 (ja) 2011-12-07 2011-12-07 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8980647B2 (ja)
JP (1) JP5845866B2 (ja)
KR (1) KR101397977B1 (ja)
CN (1) CN103151314B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
JP6198384B2 (ja) 2012-11-28 2017-09-20 富士フイルム株式会社 半導体基板のエッチング方法及び半導体素子の製造方法
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP6299114B2 (ja) * 2013-08-29 2018-03-28 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
JP6492681B2 (ja) * 2015-01-20 2019-04-03 富士通セミコンダクター株式会社 半導体装置とその製造方法
US9515075B1 (en) * 2015-08-31 2016-12-06 Cypress Semiconductor Corporation Method for fabricating ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20180134122A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
KR102613029B1 (ko) 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자
EP4052091A4 (en) * 2019-10-29 2023-11-22 Psiquantum, Corp. METHOD AND SYSTEM FOR FORMING STABILIZED TETRAGONAL BARIUM TITANATE
KR102247789B1 (ko) 2019-11-12 2021-05-03 울산과학기술원 유전 박막, 및 이를 포함하는 멤커패시터
US20210143248A1 (en) * 2019-11-13 2021-05-13 Semiconductor Components Industries, Llc Semiconductor structure having laminate dielectric films and method of manufacturing a semiconductor structure
KR102259923B1 (ko) * 2019-11-15 2021-06-02 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
TWI744784B (zh) * 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
US11665909B2 (en) * 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US12069866B2 (en) 2021-09-02 2024-08-20 Kepler Computing Inc. Pocket integration process for embedded memory
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
US12094923B2 (en) 2022-01-31 2024-09-17 Kepler Computing Inc. Rapid thermal annealing (RTA) methodologies for integration of perovskite-material based memory devices
JP2023179982A (ja) * 2022-06-08 2023-12-20 国立研究開発法人産業技術総合研究所 強誘電体キャパシタ
US20240008287A1 (en) * 2022-07-04 2024-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807774A (en) 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JP3108039B2 (ja) * 1997-01-18 2000-11-13 東京応化工業株式会社 Ｂｉ系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
JP3195265B2 (ja) * 1997-01-18 2001-08-06 東京応化工業株式会社 Ｂｉ系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
JPH10242308A (ja) * 1997-02-27 1998-09-11 Sanyo Electric Co Ltd 誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法
JPH1168057A (ja) * 1997-08-25 1999-03-09 Sanyo Electric Co Ltd 誘電体素子
JP3419665B2 (ja) * 1997-10-27 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
JP2000349249A (ja) * 1999-06-08 2000-12-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JP4042276B2 (ja) 1999-11-09 2008-02-06 三菱マテリアル株式会社 Ｐｂ系ペロブスカイト型金属酸化物薄膜の形成方法
JP4286492B2 (ja) * 2002-06-13 2009-07-01 富士通株式会社 強誘電体キャパシタの製造方法
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP3782401B2 (ja) * 2003-05-07 2006-06-07 株式会社東芝 半導体装置
JP2005183842A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
JP2005217044A (ja) * 2004-01-28 2005-08-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2006073648A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2006302975A (ja) 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
JP2007266429A (ja) 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法
KR20090042285A (ko) * 2006-08-02 2009-04-29 가부시키가이샤 아루박 막 형성방법 및 막 형성장치
JP5140972B2 (ja) 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5109341B2 (ja) * 2006-11-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置とその製造方法
WO2008105100A1 (ja) * 2007-02-28 2008-09-04 Fujitsu Limited 半導体装置及びその製造方法
KR101086789B1 (ko) * 2007-03-20 2011-11-25 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008270596A (ja) 2007-04-23 2008-11-06 Toshiba Corp 強誘電体メモリおよび強誘電体メモリの製造方法
US7812425B2 (en) 2007-10-05 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film
JP2009094200A (ja) 2007-10-05 2009-04-30 Toshiba Corp 半導体装置及びその製造方法
JP5556059B2 (ja) * 2009-05-28 2014-07-23 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5668303B2 (ja) * 2010-03-19 2015-02-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5672832B2 (ja) * 2010-08-06 2015-02-18 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2012074479A (ja) * 2010-09-28 2012-04-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012151292A (ja) * 2011-01-19 2012-08-09 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9679904B2 (en) 2017-06-13
CN103151314A (zh) 2013-06-12
JP2013120860A (ja) 2013-06-17
US8980647B2 (en) 2015-03-17
KR101397977B1 (ko) 2014-05-27
CN103151314B (zh) 2015-05-27
KR20130064009A (ko) 2013-06-17
US20130149794A1 (en) 2013-06-13
US20150221659A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP5845866B2 (ja) 半導体装置の製造方法
KR100983302B1 (ko) 반도체 장치 및 그 제조 방법
JP5672832B2 (ja) 半導体装置とその製造方法
US7755125B2 (en) Semiconductor device including ferroelectric capacitor
JP5668303B2 (ja) 半導体装置及びその製造方法
JP5092461B2 (ja) 半導体装置及びその製造方法
US8748962B2 (en) Semiconductor device and method of manufacturing the same
JP2007043166A (ja) 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法
US8659062B2 (en) Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor
JP5347381B2 (ja) 半導体装置の製造方法
JP2011096818A (ja) 半導体装置及びその製造方法
JP2012151292A (ja) 半導体装置及びその製造方法
JP5412754B2 (ja) 半導体装置及び半導体装置の製造方法
JP5994466B2 (ja) 半導体装置とその製造方法
JP5347344B2 (ja) 半導体装置の製造方法
JPWO2008004297A1 (ja) キャパシタを含む半導体装置及びその製造方法
JP2006134961A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R150 Certificate of patent or registration of utility model

Ref document number: 5845866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees