CN111554745B - 一种铁电电容和铁电场效应晶体管及制备方法 - Google Patents

一种铁电电容和铁电场效应晶体管及制备方法 Download PDF

Info

Publication number
CN111554745B
CN111554745B CN202010315928.4A CN202010315928A CN111554745B CN 111554745 B CN111554745 B CN 111554745B CN 202010315928 A CN202010315928 A CN 202010315928A CN 111554745 B CN111554745 B CN 111554745B
Authority
CN
China
Prior art keywords
ferroelectric
dielectric layer
region
field effect
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010315928.4A
Other languages
English (en)
Other versions
CN111554745A (zh
Inventor
韩根全
彭悦
刘艳
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010315928.4A priority Critical patent/CN111554745B/zh
Publication of CN111554745A publication Critical patent/CN111554745A/zh
Application granted granted Critical
Publication of CN111554745B publication Critical patent/CN111554745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种铁电电容,所述薄膜铁电电容包括顺序叠置的衬底、介质层和上电极,所述介质层包括至少一层不定型氧化物薄膜或者多晶氧化物薄膜。本发明所述铁电电容的介质层采用不定型氧化物薄膜或者多晶氧化物薄膜,不再局限于单晶或者多晶的铁电材料,即使是非晶氧化物薄膜材料也可以实现铁电特性。本发明还公开了所述铁电电容的制备方法。本发明还公开了一种铁电场效应晶体管,本发明所述铁电场效应晶体管栅介质层包括至少一层不定型氧化物薄膜或者多晶氧化物薄膜,使得铁电场效应晶体管的栅介质厚度可以降低至2nm以下,且能保持稳定的铁电场效应晶体管特性,同时极大的降低了栅泄漏电流。本发明还公开了铁电场效应晶体管的制备方法。

Description

一种铁电电容和铁电场效应晶体管及制备方法
技术领域
本发明属于微电子器件技术领域,特别涉及一种基于氧空位电荷调控的氧化物薄膜铁电电容和铁电场效应晶体管及其制备方法。
背景技术
电子信息产业对于扩大社会就业、推动经济增长、增强国际竞争力和维护国家安全具有极其重要的作用,其发展所需的新材料、新结构和新工艺一直都被各半导体强国列入重点发展对象。铁电场效应晶体管具有快速读写响应的同时显示出高电流驱动能力,低功耗及非破坏性读取等优点,是现代逻辑器件和存储器件中不可或缺的一类。
铁电场效应晶体管采用多晶或者单晶铁电薄膜作为栅介质层,利用铁电薄膜的极化电荷调制晶体管沟道电导,进而控制晶体管的开关特性和存储特性。近来的研究中大多采用传统钙钛矿类铁电材料和掺杂氧化铪铁电薄膜,然后采用这些铁电材料制作的传统铁电场效应晶体管存在以下不足:
(1)采用传统钙钛矿结构的铁电薄膜做栅介质的铁电场效应晶体管与现有的集成工艺平台不兼容。一方面,由于传统钙钛矿结构的铁电薄膜材料中含有高化学活性重金属离子,而重金属离子是导致集成电路失效的一个致命的污染源。另一方面,传统铁电薄膜的制备温度较高,这在提高了工艺难度的同时,也增加了铁电薄膜与硅集成电路的交叉污染。目前交叉污染问题主要是通过建立铁电场效应晶体管专用生产线和增加工序保护元件衬底来解决。这种解决途径不仅提高了铁电场效应晶体管的研制门槛,而且还增加了芯片的制造成本。
(2)采用掺杂氧化铪铁电薄膜做栅介质的铁电场效应晶体管虽然可以利用原子层沉积技术得到该薄膜材料,但是该薄膜材料与衬底之间存在着严重的界面态,导致器件产生高的泄漏电流,从而影响了铁电场效应晶体管的性能,而且其铁电特性通常需要高于650℃的退火工艺结晶后才可以实现,该工艺与现有的CMOS后栅工艺仍然无法兼容。
(3)由于尺寸效应的影响,传统铁电薄膜的铁电性随铁电薄膜厚度的减小而骤降,特别是在厚度低于10nm时,其铁电性会消失,无法满足现有的高集成度的芯片设计的要求。而现有的掺杂氧化铪基铁电薄膜虽然在小于10nm厚度仍可以产生铁电特性,但其多晶的结构使得其薄膜厚度的减小仍然有限,从目前的报道来看,其薄膜厚度一般要大于5nm,而对于先进节点的FinFET或者堆叠纳米片FET仍然需要进一步降低铁电层厚度。
发明内容
本发明的目的在于克服现有技术存在的不足之处而提供一种基于氧空位电荷调控的氧化物薄膜铁电电容和铁电场效应晶体管及制备方法。
为实现上述目的,本发明采取的技术方案为:一种铁电电容,所述薄膜铁电电容包括顺序叠置的衬底、介质层和上电极,所述介质层包括至少一层不定型氧化物薄膜或者多晶氧化物薄膜。
本发明所述铁电电容的介质层采用不定型氧化物薄膜或者多晶氧化物薄膜,不再局限于单晶的铁电材料,即使是多晶氧化物薄膜或非晶不定型氧化物薄膜材料也可以实现铁电特性,可以在保证漏电流的情况下有效的减小铁电薄膜栅介质的厚度。所述介质层可以全部由不定型氧化物薄膜构成,也可以全部由多晶氧化物薄膜构成,也可以由部分不定型氧化物和部分多晶氧化物薄膜构成,优选所述栅介质层为不定型氧化物薄膜。
作为本发明所述铁电电容的优选实施方式,所述不定型氧化物薄膜或者多晶氧化物薄膜为Al2O3、HfO2、ZrO2、SiO2、TiO2、La2O3和Y2O3中的至少一种。
作为本发明所述铁电电容的优选实施方式,所述衬底为半导体材料或金属材料。
本发明的目的还在于提供一种所述铁电电容的制备方法,所述制备方法包括以下步骤:在衬底上形成介质层,然后在介质层上形成上电极层,得所述铁电电容。
作为本发明所述铁电电容的制备方法的优选实施方式,所述在衬底上形成介质层为:采用原子层沉积、磁控溅射或脉冲激光沉积在衬底上沉积介质层。
作为本发明所述铁电电容的制备方法的优选实施方式,所述在介质层上形成上电极层为:利用磁控溅射或原子层沉积工艺,在介质层上沉积金属,利用光刻刻蚀形成上电极,或者在介质层上利用光刻剥离工艺形成上电极。
本发明的目的还在于提供一种铁电场效应晶体管,所述铁电场效应晶体管包括衬底,以及设于衬底上的源极区和漏极区,所述源极区和漏极区通过沟道相隔离设置,所述源极区、漏极区和沟道上设有栅介质层,所述源极区上设有源电极,所述漏极区上设有漏电极,所述栅介质层上设有栅电极;所述栅介质层包括至少一层不定型氧化物薄膜或者多晶氧化物薄膜。
本发明中铁电场效应晶体管和铁电电容的铁电特性的原理可由图1所示。在施加电压后,在界面处形成氧空位和氧离子,通过将氧空位和氧离子分离得到产生极化效应的电偶极子,该极化过程可以在不同电压作用下发生改变。利用这种氧空位电荷调控机制让不定型氧化物薄膜也可以产生铁电性,而且产生的铁电性还可以应用在存储可开关器件上。
本发明所述铁电场效应晶体管的铁电栅介质层不再局限于单晶或者多晶的铁电材料,即使是不定型非晶氧化物薄膜材料也可以实现铁电特性,进一步地使得铁电场效应晶体管的栅介质厚度可以降低至2nm以下,因为采用多晶或者单晶氧化物薄膜材料,薄到一定程度以后,比如2nm以下,泄漏电流会沿着单晶或者多晶的晶粒的晶界漏掉,造成泄漏电流急剧增大,而非晶儿氧化物薄膜中不存在晶界,厚度降低至2nm以下仍能保持稳定的铁电场效应晶体管特性,同时极大的降低了栅泄漏电流,提高了晶体管的导通电流,进而提高器件性能,本发明所述铁电场效应晶体管的操作速度可以达到100ns以上。
所述栅介质层可以全部由不定型氧化物薄膜构成,也可以全部由多晶氧化物薄膜构成,也可以由部分不定型氧化物和部分多晶氧化物薄膜构成,优选所述栅介质层为不定型氧化物薄膜。
作为本发明所述铁电场效应晶体管的优选实施方式,所述不定型氧化物薄膜或者多晶氧化物薄膜为Al2O3、HfO2、ZrO2、SiO2、TiO2、La2O3和Y2O3中的至少一种。所述栅电极可以选择栅电极常用的材料,如金属材料。
作为本发明所述铁电场效应晶体管的优选实施方式,所述衬底为半导体。
作为本发明所述铁电场效应晶体管的优选实施方式,所述源电极和漏电极的厚度为20~30nm。
本发明的目的还在于提供一种所述铁电场效应晶体管的制备方法,所述制备方法包括以下步骤:
(1)在衬底上形成栅介质层;
(2)在栅介质层上形成栅电极;
(3)在栅电极上选定源极区域、栅极区域和漏极区域,将栅极区域两侧的源极区域和漏极区域刻蚀;
(4)对栅极区域两侧的衬底进行能量范围为20-30KeV、剂量范围为1E1015-2E1015cm-3的离子注入,形成掺杂过的源极区和漏极区,源极区和漏极区之间未被离子注入的衬底区域即为沟道;
(5)在源极区和漏极区上方沉积金属形成源电极和漏电极,得所述铁电场效应晶体管。
作为本发明所述铁电场效应晶体管的制备方法的优选实施方式,步骤(1)中,所述在衬底上形成栅介质层为:利用原子层沉积、磁控溅射或脉冲激光沉积在衬底上沉积栅介质层。
作为本发明所述铁电场效应晶体管的制备方法的优选实施方式,步骤(2)中,所述在栅介质层上形成栅电极为:利用磁控溅射工艺在栅介质层上沉积金属,形成栅电极。
作为本发明所述铁电场效应晶体管的制备方法的优选实施方式,步骤(3)中,所述在栅电极上选定源极区域、栅极区域和漏极区域为利用光刻工艺在栅电极上选定源极区域、栅极区域和漏极区域。
作为本发明所述铁电场效应晶体管的制备方法的优选实施方式,步骤(5)中,所述沉积为电子束沉积。
本发明的有益效果在于:本发明提供了一种铁电电容,本发明所述铁电电容的介质层采用不定型氧化物薄膜或者多晶氧化物薄膜,不再局限于单晶或者多晶的铁电材料,即使是非晶氧化物薄膜材料也可以实现铁电特性。本发明还提供了铁电电容的制备方法。本发明还提供了一种铁电场效应晶体管,本发明所述铁电场效应晶体管的铁电栅介质层不再局限于单晶或者多晶的铁电材料,即使是非晶氧化物薄膜材料也可以实现铁电特性,进一步地使得铁电场效应晶体管的栅介质厚度可以降低至2nm以下,且能保持稳定的铁电场效应晶体管特性,同时极大的降低了栅泄漏电流,提高了晶体管的导通电流,进而提高器件性能。本发明还提供了铁电场效应晶体管的制备方法,本发明所述铁电场效应晶体管与现有主流集成电路工艺相兼容,在不需要建立铁电场效应晶体管专用生产线和增加工序的前提下,避免了铁电薄膜与硅集成电路的交叉污染。
附图说明
图1为本发明所述铁电场效应晶体管和铁电电容的铁电特性的原理图;
图2为本发明实施例所述铁电电容的结构示意图;其中,(1)、上电极;(2)、介质层;(3)、衬底;
图3为本发明实施例所述铁电场效应晶体管的结构示意图;其中,(4)、衬底;(5)、沟道;(6)、源极区;(7)、漏极区;(8)、栅介质层;(9)、源电极;(10)、漏电极;(11)栅电极;
图4为本发明实施例所述铁电电容的制作流程示意图;
图5为实施例1所述铁电电容的铁电特性测试结果;
图6为实施例1所述铁电电容的铁电特性可靠性测试结果;
图7为本发明实施例所述铁电场效应晶体管的制作流程示意图;
图8是实施例2和实施例3在锗衬底上制备氧化铝和氧化锆薄膜的高分辨率透射电镜图。
具体实施方式
为更好的说明本发明的目的、技术方案和优点,下面将结合具体实施例对本发明作进一步说明。
本发明实施例所述铁电电容的结构示意图如图2所示,所述薄膜铁电电容包括顺序叠置的衬底(3)、介质层(2)和上电极(1),所述介质层包括至少一层不定型氧化物薄膜或者多晶氧化物薄膜;衬底1采用半导体材料或金属材料。
本发明实施例所述铁电场效应晶体管的结构示意图如图3所示,所述铁电场效应晶体管包括衬底(4),以及设于衬底(4)上的源极区(6)和漏极区(7),所述源极区(6)和漏极区(7)通过沟道(5)相隔离设置,所述源极区(6)、漏极区(7)和沟道(5)上设有栅介质层(8),所述源极区(6)上设有源电极(9),所述漏极区(7)上设有漏电极(10),所述栅介质层(8)上设有栅电极(11);所述栅介质层(8)包括至少一层不定型氧化物薄膜或者多晶氧化物薄膜。
实施例1
本发明所述铁电电容的一种实施例,本实施例所述铁电电容的制备流程见图4,包括以下步骤:
第一步:形成氧化铝或氧化锆或氧化铪薄膜介质层,如图4b:
1.1)标准清洗Ge衬底:
1.1.1)将衬底依次放入丙酮、异丙醇和去离子水中,各超声10min;
1.1.2)将超声后的衬底放入氢氟酸和水比例为1:50的混合溶液中浸泡1min,再用去离子水冲洗2min,完成对Ge衬底的标准清洗;
1.2)沉积氧化铝或氧化锆或氧化铪薄膜介质层,如图4b:
利用原子层沉积工艺,以三甲基铝作为铝源,固体四(二甲氨基)锆作为锆源,四(二甲氨基)铪作为铪源,水源作为氧源,在温度为250-300℃,压强为1E103Pa条件下,在清洗后的Ge衬底上分别沉积3.6nm厚的氧化铝薄膜、2.5nm厚的氧化锆薄膜、3nm厚的氧化铪薄膜介质层;
第二步:沉积上电极金属,如图4c:
利用磁控溅射工艺,在室温下,以固体Ta作为溅射靶,在氮气和氩气环境以及压强为1.2E10-7pa的条件下,在栅介质层上生长85nm厚的TaN,形成上电极金属;
第三步:在上电极金属上标定电极区域;
利用365nm I线光刻工艺,上电极金属上标定电极区域;
第四步:刻蚀标记区域的多余部分,如图4d;
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,将上电极区域两侧的区域刻蚀至衬底表面,通过去胶工艺,完成器件制备。
采用本实施例同样的制备工艺,以介质层为氧化铝,上电极为TaN,改变衬底的种类,衬底分别TaN和Si,分别制成铁电电容。
在频率为1kHZ的测试条件下,通过铁电分析仪对实施例1的Ge衬底上的氧化铝、氧化铪和氧化锆薄膜进行极化曲线测试,即测试铁电薄膜的极化强度P随外加电压V的变化曲线,结果如图5。
图5中(a)为退火温度分别为350℃和450℃下氧化铝薄膜在Ge衬底上的P-V曲线。
图5中(b)为退火温度为350℃下氧化锆薄膜在Ge衬底上的P-V曲线。
图5中(c)为退火温度为450℃下氧化铪薄膜在Ge衬底上的P-V曲线。
图5中(d)为退火温度为350℃下氧化铝薄膜在TaN衬底上的P-V曲线。
图5中(e)为退火温度为350℃下氧化铝薄膜在Si衬底上的P-V曲线。
对比图5(a)(b)(c)可见,不论是TaN/Al2O3/Ge还是TaN/ZrO2/Ge还是TaN/HfO2/Ge都表现了电滞回线现象,该电滞回线现象直接证明了本实施例中不定型氧化物薄膜具有铁电特性。图5(d)和(e)中TaN/Al2O3/TaN和TaN/Al2O3/Si结构是为了证明在没有衬底和改变衬底时,氧化铝薄膜仍然展现出良好的铁电特性,从而进一步证明本发明中提出的界面调制引起的氧化物薄膜的铁电特性。
在频率分别为1MHZ和1kHz的测试条件下,对TaN/Al2O3/Ge和TaN/ZrO2/Ge结构进行疲劳测试,结果如图6,在经过1010和107次脉冲循环之后,该结构均可以表现出稳定不退化的铁电特性。
实施例2
本发明所述铁电场效应晶体管的一种实施例,本实施例所述铁电场效应晶体管的制备流程见图7,包括以下步骤:
步骤A:形成氧化铝薄膜栅介质层,如图7b:
A1)标准清洗Ge衬底:
a1)将衬底依次放入丙酮、异丙醇和去离子水中,各超声10min;
a2)将超声后的衬底放入氢氟酸和水比例为1:50的混合溶液中浸泡1min,再用去离子水冲洗2min,完成对Ge衬底的标准清洗;
A2)沉积氧化铝薄膜栅介质层:
利用原子层沉积工艺,以三甲基铝作为铝源,以水源作为氧源,在温度为280℃,压强为1E103pa条件下,在清洗后的Ge衬底上沉积3.6nm厚的氧化铝薄膜栅介质层;
步骤B:形成栅电极,如图7c:
利用磁控溅射工艺,在室温下,以固体Ta作为溅射靶,在氮气和氩气环境以及压强为1E10-7Pa的条件下,在栅介质层上生长80nm厚的TaN,形成栅电极;
步骤C:在栅电极上标定电极区域。
采用365nm I线光刻工艺,在栅电极上标定源极区域、栅极区域、漏极区域,其中栅极区域位于栅电极的正中央,源极区域和漏极区域分别位于栅极区域的两侧;
步骤D:刻蚀标记区域的多余部分,如图7d。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,将栅极区域两侧的源极区域和漏极区域刻蚀至衬底表面,将栅极区域、源极区域和漏极区域四周多余的部分刻蚀至衬底表面;
步骤E:形成源极区和漏极区,如图7e:
对刻蚀后的源极区域、漏极区域进行离子注入:
在源极区注入能量为20KeV、剂量为1015cm-3的BF2元素,形成p+掺杂的源极区;
在漏极区注入能量为20KeV、剂量为1015cm-3的BF2元素,形成p+掺杂的漏极区;
源极区和漏极区之间未被离子注入的衬底区域即为沟道,沟道长度为1.5μm;
步骤F:形成源电极和漏电极,如图7f:
利用电子束沉积工艺,在室温环境下,以固态Ni作为源,在源极区和漏极区上方沉积20nm厚的Ni,形成源电极和漏电极,完成器件制备。
实施例3
本发明所述铁电场效应晶体管的一种实施例,本实施例所述铁电场效应晶体管的制备流程见图7,包括以下步骤:
步骤1:形成氧化锆薄膜栅介质层,如图7b:
1.1)标准清洗Ge衬底:
1.1.1)本步骤的具体实现与实施例1的步骤A中的a1)相同;
1.1.2)将超声后的衬底放入浓硫酸和双氧水比例为3:1的混合溶液中浸泡20min;
1.1.3)本步骤的具体实现与实施例1的步骤A中的a2)相同;
1.2)沉积氧化锆薄膜栅介质层:
利用原子层沉积工艺,以固体四(二甲氨基)锆作为锆源,以水源作为氧源,在温度为300℃,压强为1.2E103pa条件下,在Ge衬底上沉积2.5nm厚的氧化锆薄膜栅介质层;
步骤2:形成栅电极,如图7c:
利用磁控溅射工艺,在室温下,以固体Ta作为溅射靶,在氮气和氩气环境以及压强为1.2E10-7pa的条件下,在栅介质层上生长85nm厚的TaN,形成栅电极;
步骤3:在栅电极上标定电极区域:
利用365nm I线光刻工艺,在栅电极上标定源极区域、栅极区域、漏极区域,本步骤的具体实现与实施例2的步骤C相同。
步骤4:刻蚀标记区域的多余部分,如图7d。
本步骤的具体实现与实施例2的步骤D相同。
步骤5:形成源极区和漏极区,如图7e。
在源极区注入能量为20KeV、剂量为1E1015cm-3的BF2元素,形成p+掺杂的源极区;
在漏极区注入能量为20KeV、剂量为1E1015cm-3的BF2元素,形成p+掺杂的漏极区;
源极区和漏极区之间未被离子注入的衬底区域即为沟道,沟道长度为10μm;
步骤6:形成源电极和漏电极,如图7f。
利用电子束沉积工艺,在室温环境下,以固态Ni作为源,在源极区和漏极区上方沉积25nm厚的Ni形成源电极和漏电极,完成器件制备。
在高分辨率的透射电子显微镜HR-TEM下观察实施例2和实施例3的氧化物薄膜剖面图,结果如图8所示。从图8(a)可见,在锗Ge(001)单晶衬底上生长的氧化铝薄膜为不定型态,从图8(b)可见,在锗Ge(001)单晶衬底上生长的氧化锆薄膜也未发现明显结晶,证明了实施例2和实施例3在锗(001)单晶衬底上制备的氧化铝铁电场效应晶体管和氧化锆铁电场效应晶体管均采用不定型氧化物薄膜。
最后所应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (8)

1.一种铁电电容,其特征在于,所述铁电电容由顺序叠置的衬底、介质层和上电极组成,所述衬底为半导体材料或金属材料,所述介质层为一层不定型氧化物薄膜;所述介质层由原子层沉积、磁控溅射或脉冲激光沉积在衬底上;所述铁电电容在施加电压后,介质层的界面处形成氧空位和氧离子,通过将氧空位和氧离子分离得到产生极化效应的电偶极子,最终产生铁电效应。
2.如权利要求1所述铁电电容,其特征在于,所述不定型氧化物薄膜为Al2O3、HfO2、ZrO2、SiO2、TiO2、La2O3和Y2O3中的至少一种。
3.如权利要求1~2中任一项所述铁电电容的制备方法,其特征在于,包括以下步骤:在衬底上形成介质层,然后在介质层上形成上电极层,得所述铁电电容。
4.一种铁电场效应晶体管,其特征在于,所述铁电场效应晶体管包括衬底,以及设于衬底上的源极区和漏极区,所述衬底为半导体,所述源极区和漏极区通过沟道相隔离设置,所述源极区、漏极区和沟道上设有栅介质层,所述源极区上设有源电极,所述漏极区上设有漏电极,所述栅介质层上设有栅电极;所述栅介质层为一层不定型氧化物薄膜;所述栅介质层由原子层沉积、磁控溅射或脉冲激光沉积在衬底上;所述铁电场效应晶体管在施加电压后,栅介质层的界面处形成氧空位和氧离子,通过将氧空位和氧离子分离得到产生极化效应的电偶极子,最终产生铁电效应。
5.如权利要求4所述铁电场效应晶体管,其特征在于,所述不定型氧化物薄膜为Al2O3、HfO2、ZrO2、SiO2、TiO2、La2O3和Y2O3中的至少一种。
6.如权利要求4所述铁电场效应晶体管,其特征在于,所述源电极和漏电极的厚度为20~30nm。
7.一种如权利要求4~6中任一项所述铁电场效应晶体管的制备方法,其特征在于,包括以下步骤:
(1)在衬底上形成栅介质层;
(2)在栅介质层上形成栅电极;
(3)在栅电极上选定源极区域、栅极区域和漏极区域,将栅极区域两侧的源极区域和漏极区域刻蚀;
(4)对栅极区域两侧的衬底进行能量范围为20-30 KeV、剂量范围为1E1015-2E1015cm-3的离子注入,形成掺杂过的源极区和漏极区,源极区和漏极区之间未被离子注入的衬底区域即为沟道;
(5)在源极区和漏极区上方沉积金属形成源电极和漏电极,得所述铁电场效应晶体管。
8.如权利要求7所述铁电场效应晶体管的制备方法,其特征在于,包括如下(a)~(c)中的至少一项:
(a)步骤(2)中,所述在栅介质层上形成栅电极为:利用磁控溅射工艺在栅介质层上沉积金属,形成栅电极;
(b)步骤(3)中,所述在栅电极上选定源极区域、栅极区域和漏极区域为利用光刻工艺在栅电极上选定源极区域、栅极区域和漏极区域;
(c)步骤(5)中,所述沉积为电子束沉积。
CN202010315928.4A 2020-04-23 2020-04-23 一种铁电电容和铁电场效应晶体管及制备方法 Active CN111554745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010315928.4A CN111554745B (zh) 2020-04-23 2020-04-23 一种铁电电容和铁电场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010315928.4A CN111554745B (zh) 2020-04-23 2020-04-23 一种铁电电容和铁电场效应晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN111554745A CN111554745A (zh) 2020-08-18
CN111554745B true CN111554745B (zh) 2022-03-08

Family

ID=72003884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010315928.4A Active CN111554745B (zh) 2020-04-23 2020-04-23 一种铁电电容和铁电场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN111554745B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768527A (zh) * 2021-01-04 2021-05-07 西安电子科技大学 基于不定形ZrOx的负电容晶体管
CN114664940A (zh) * 2022-05-17 2022-06-24 之江实验室 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
CN114639729B (zh) * 2022-05-17 2022-10-11 之江实验室 场效应晶体管、低功耗cmos集成芯片、电路及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231901A (zh) * 2018-01-04 2018-06-29 中国科学院上海微系统与信息技术研究所 基于负电容的场效应晶体管、生物传感器及其制备方法
CN108441831A (zh) * 2018-03-01 2018-08-24 大连理工大学 一种钇掺杂二氧化铪铁电薄膜的制备方法
CN108441830A (zh) * 2018-03-01 2018-08-24 大连理工大学 一种采用反应磁控溅射制备二氧化铪基铁电薄膜的方法
CN108962898A (zh) * 2017-05-19 2018-12-07 瑞萨电子株式会社 制造半导体器件的方法
CN109728096A (zh) * 2018-12-20 2019-05-07 西安电子科技大学 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
CN110459611A (zh) * 2019-08-19 2019-11-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
KR101939083B1 (ko) * 2017-03-29 2019-01-16 삼성전기 주식회사 적층형 커패시터 및 그 제조방법
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962898A (zh) * 2017-05-19 2018-12-07 瑞萨电子株式会社 制造半导体器件的方法
CN108231901A (zh) * 2018-01-04 2018-06-29 中国科学院上海微系统与信息技术研究所 基于负电容的场效应晶体管、生物传感器及其制备方法
CN108441831A (zh) * 2018-03-01 2018-08-24 大连理工大学 一种钇掺杂二氧化铪铁电薄膜的制备方法
CN108441830A (zh) * 2018-03-01 2018-08-24 大连理工大学 一种采用反应磁控溅射制备二氧化铪基铁电薄膜的方法
CN109728096A (zh) * 2018-12-20 2019-05-07 西安电子科技大学 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
CN110459611A (zh) * 2019-08-19 2019-11-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN111554745A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
CN111554745B (zh) 一种铁电电容和铁电场效应晶体管及制备方法
JP6464401B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
CN100524761C (zh) 半导体器件及其制造方法
US20020036289A1 (en) Liquid crystal display element and method of manufacturing the same
WO2022217964A1 (zh) 基于铁电材料的半导体掺杂方法
CN109728096B (zh) 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
JPWO2005074037A1 (ja) 半導体装置の製造方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
TW200304184A (en) Semiconductor device and production method therefor
US20050064716A1 (en) Plasma removal of high k metal oxide
JPH06260644A (ja) 半導体装置の製造方法
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
KR20210047592A (ko) 전자 소자 및 그 제조방법
US20240154035A1 (en) Semiconductor apparatus and forming method for ferroelectric thin film
KR20020072176A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2010219455A (ja) 絶縁ゲート型半導体装置の製造方法
JP2003258243A (ja) 半導体装置およびその製造方法
KR101078716B1 (ko) 반도체 소자의 게이트 형성방법
KR100408001B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
CN115440595A (zh) 一种基于ZrO2反铁电性的多比特存储场效应晶体管制备方法
CN116825812A (zh) 一种氧化铪基铁电存储晶体管及其制备方法
US20110045661A1 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
CN117936272A (zh) 一种降低矫顽电场的铁电电容器及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant