CN112768527A - 基于不定形ZrOx的负电容晶体管 - Google Patents

基于不定形ZrOx的负电容晶体管 Download PDF

Info

Publication number
CN112768527A
CN112768527A CN202110001652.7A CN202110001652A CN112768527A CN 112768527 A CN112768527 A CN 112768527A CN 202110001652 A CN202110001652 A CN 202110001652A CN 112768527 A CN112768527 A CN 112768527A
Authority
CN
China
Prior art keywords
zro
ferroelectric
layer
amorphous
negative capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110001652.7A
Other languages
English (en)
Inventor
刘艳
张思清
刘欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110001652.7A priority Critical patent/CN112768527A/zh
Publication of CN112768527A publication Critical patent/CN112768527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了基于不定形ZrOx的负电容晶体管,包括:顶部栅极层、类铁电栅介质层、源漏电极层和N型Ge平台。其中顶部栅极层、类铁电栅介质层、源漏电极层在N型Ge平台上依次分布,其中顶部栅极采用TaN材料、类铁电栅介质层采用不定形ZrOx材料、源漏电极层采用金属B和金属Ni材料。基于不定形ZrOx的负电容晶体管在1V栅压下实现了45.06mV/decade的亚阈值摆幅和小于60mV的回滞。不定形ZrOx对器件铁电性能的影响可以用氧空位偶极子解释。该设计有助于推动未来低功耗晶体管的发展。

Description

基于不定形ZrOx的负电容晶体管
技术领域
本发明属于电子器件技术领域,具体涉及负电容晶体管,尤其涉及基于不定形ZrOx的负电容晶体管。
背景技术
随着互补金属氧化物半导体(CMOS)器件尺寸的不断缩小,集成电路(IC)技术已进入“后摩尔时代”。集成电路产业和技术的驱动力逐渐成为降低功耗,而不再是晶体管小型化。然而,晶体管的玻尔兹曼暴政,超过60mV/decade的亚阈值摆幅,已经限制了能量/功率效率。近年来,许多被提出的新颖器件都可以实现低于60mV/decade的亚阈值摆幅,包括碰撞电离晶体管、隧穿晶体管和负电容晶体管。由于结构简单,陡峭的亚阈值摆幅和改善的驱动电流,具有铁电(FE)薄膜的负电容晶体管已被视为这些新兴器件中最具吸引力的选择。目前报道的NCFET主要包括PbZrTiO3(PZT),P(VDF-TrFE)和HfZrOx(HZO)。但是,较高的工艺温度和沿晶界的非理想栅极泄漏电流限制了其在最新技术节点的发展。最近,已经有学者研究了由电压调制的氧空位偶极子产生的不定形Al2O3和ZrOx薄膜中的铁电性。与晶态铁电薄膜相比,不定形铁电薄膜在降低工艺温度和降低漏电流方面具有显着优势。因此,已经有关于具有不定形铁电薄膜的铁电晶体管在非易失性存储器和模拟突触方面应用的大量研究。但是,还没有基于不定形ZrOx的负电容晶体管的系统研究。
发明内容
本发明的目的之一是提供一种基于不定形ZrOx的负电容晶体管。
本发明的目的之二是提供一种基于不定形ZrOx的负电容晶体管的制备方法。
本发明的目的之三是提供基于不定形ZrOx的负电容晶体管的物理机制。
一、技术原理
本发明提出了具有4.2nm ZrOx铁电介质层的Ge NCFET。我们通过实验观察到了ZrOx(5nm)NCFET的低于60mV/decade的陡峭亚阈值摆幅,这可以归因于ZrOx铁电层的NC效应。然后,我们分析了Ge/ZrOx/TaN电容器的极化强度P和外加电压V的关系。Ge/ZrOx/TaN电容器的类铁电行为是由电压调制的氧空位偶极子引起的。此外,我们将Al2O3/HfO2 NCFET和ZrOx NCFET中改进的IDS和IG的突然下降归因于NC效应。我们还观察到了Al2O3/HfO2 NCFET和ZrOx NCFET中的NDR现象。此外,我们进一步分析了界面偶极子引起的Al2O3/HfO2 NCFETNC效应降低的物理机制。ZrOx NCFET具有的低于60mV/decade的陡峭斜率,改善的漏极电压和低工作电压,将适应于“后摩尔时代”低功耗负电容晶体管的发展。
二、器件结构
基于不定形ZrOx的负电容晶体管,其特征在于:所述负电容晶体管是一个具有不定形ZrOx栅介质的Ge沟道负电容晶体管,包括类铁电栅介质层、顶部栅极层、源漏电极层和N型Ge平台,类铁电栅介质层、顶部栅极层、源漏电极层在N型Ge平台上依次分布,形成负电容晶体管结构;类铁电栅介质层采用TaN材料,顶部栅极层采用不定形ZrOx材料,源漏电极层采用金属B+和金属Ni材料,N型Ge平台采用n-Ge(001)材料。
制作上述负电容晶体管的方法,包括如下步骤:
1)利用原子层材料淀积工艺,在N型Ge平台(4)上淀积不定形ZrOx材料,形成类铁电栅介质层(1);
2)利用反应溅射工艺,在类铁电栅介质层(1)上淀积TaN材料,形成顶部栅极层(2);
3)利用电子束光刻工艺和电子束蒸镀工艺,在类铁电栅介质层(1)上淀积金属B+和金属Ni材料,形成源漏电极层(3)。
本发明具有如下优点:
本发明提出了在±1V VGS范围内具有45.06mV/decade的亚阈值摆幅(SS)的ZrOxNCFET,这将为将来的低工作电压NCFET设计带来新思路。Ge/ZrOx/TaN电容器的铁电表现被认为是由氧空位偶极子引起的。不定形HfO2和ZrOx薄膜器件的NC效应可以通过栅极漏电流的突然下降,负差分电阻(NDR)现象,IDS的增强和低于60mV/decade的亚阈值摆幅来证明。与没有ZrOx的控制器件相比,基于5nm ZrOx的NCFET的顺时针回滞为0.24V,亚阈值摆幅低于60mV/decade,IDS增强了12%。与ZrOx NCFET相比,Al2O3/HfO2 NCFET中被抑制的NC效应与Al2O3/HfO2界面处的负界面偶极子引起的正向扫描中氧空位偶极子的部分切换有关。
附图说明
图1是(a)制成的Al2O3/HfO2 NCFET的示意图和(b)HRTEM图像;(c)制成的ZrOxNCFET的示意图和(d)HRTEM图像。
图2是Al2O3/5nm HfO2 NCFET和4.2nm ZrOx NCFET的关键工艺步骤。
图3是(a)不同扫描电压V范围和(b)不同测量频率下的4.2nm ZrOx电容器的P-V曲线。
图4是(a)当VDS=-0.5V和VDS=-0.05V时,测得的Al2O3/5nm ZrOx NCFET的IDS-VGS曲线;(b)ZrOx NCFET和控制MOSFET的IDS-VDS曲线;(c)当VDS=-0.5V和VDS=-0.05V时,5nmZrOx NCFET的IG-VGS曲线。
图5是(a)当VDS=-0.5V和VDS=-0.05V时,测得的5nm ZrOx NCFET的IDS-VGS曲线;(b)ZrOx NCFET和控制MOSFET的IDS-VDS曲线;(c)当VDS=-0.5V和VDS=-0.05V时,5nm ZrOxNCFET的IG-VGS曲线。
图6是(a)Al2O3/5nm HfO2 NCFET和(b)5nm ZrOx NCFET的SS-IDS曲线。
具体实施方式
为了使本发明的目的及优点更加清楚明白,以下结合附图和实施例对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
参照图1,本发明中基于不定形ZrOx的负电容晶体管包括:类铁电栅介质层1、顶部栅极层2、源漏电极层3和N型Ge平台4。其中类铁电栅介质层1、顶部栅极层2、源漏电极层3在N型Ge平台4上依次分布,其特征在于:类铁电栅介质层采用TaN材料,顶部栅极层采用不定形ZrOx材料,源漏电极层采用金属B+和金属Ni材料,N型Ge平台采用n-Ge(001)材料。
本发明制作基于不定形ZrOx的负电容晶体管的方法,给出如下实施例。
实施例:制作基于不定形ZrOx的负电容晶体管。
参照图2,本实例的实现步骤如下:
步骤1:生长类铁电栅介质层ZrOx
利用原子层材料淀积工艺,在N型Ge平台(4)上淀积不定形ZrOx材料,形成类铁电栅介质层(1);类铁电栅介质层的厚度为4.2纳米。
步骤2:生长顶部栅极层TaN
利用反应溅射工艺,在类铁电栅介质层(1)上淀积TaN材料,形成顶部栅极层(2);TaN材料的厚度为50纳米。
步骤3:生长源漏电极层B+/Ni
利用电子束光刻工艺和电子束蒸镀工艺,在类铁电栅介质层(1)上淀积金属B+和金属Ni材料,形成源漏电极层(3);源漏电极层的厚度为30纳米。
以上所述仅是本发明的一个优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
图1(a)和(c)显示了制作的Al2O3/HfO2 NCFET和ZrOx NCFET的示意图。图1(b)中的高分辨率透射电子显微镜(HRTEM)图像描绘了具有Al2O3界面层的Ge(001)上的非晶HfO2(5nm)膜。图1(d)中的HRTEM图像描绘了Ge(001)上的非晶ZrOx(4.2nm)膜。图2中展示了采用ZrOx和Al2O3/HfO2 NCFET的关键工艺步骤。在300℃下通过原子层沉积(ALD)在n-Ge(001)衬底上分别生长了Al2O3/不定形HfO2(5nm)和不定形ZrOx(4.2nm)的不同栅极电介质层。TMA,TDMAHf,TDMAZr和H2O分别用作Al,Hf,Zr和O的前驱体。Al,Hf和Zr前驱体的脉冲时间分别为1.6s和8s。Al,Hf和Zr前驱体的吹扫时间分别为0.2s和8s。然后通过反应溅射将TaN顶部栅电极沉积在HfO2或ZrOx表面上。源/漏(S/D)区域通过光刻和干法蚀刻来定义。之后,在源/漏(S/D)区域沉积硼(B+)和镍(Ni)。最后,在108Pa氮气环境中于350℃下进行30s的快速热退火(RTA)。
结果和讨论
图3(a)展示了当3.3kHz时Ge/ZrOx/TaN电容器的P-V曲线。电容器的栅极长度(LG)为8μm。我们可以观察到,在较大的电压扫描范围下,Ge/ZrOx/TaN电容器的剩余极化强度Pr可以得到增强。图3(a)中不定形ZrOx的类铁电特性被认为源于电压驱动的氧空位偶极子。图3(b)展示了在200Hz至10kHz的不同频率下Ge/ZrOx/TaN电容器的P-V曲线。我们可以看到,在所有频率下不定形ZrOx的铁电特性都保持稳定。但是,不定形ZrOx的剩余极化强度Pr随着频率增加而降低。这种现象可以用高测量频率下不完整的偶极子翻转来解释。随着测量频率的增加,不定形ZrOx中电场方向翻转的时间减少。因此,部分氧空位偶极子的翻转不完全,从而降低了剩余极化强度Pr
图4(a)显示了当VDS为-0.05V和-0.5V时,Al2O3/HfO2 NCFET的IDS-VGS曲线。两个器件的LG为3μm。其回滞分别为0.14V(VDS=-0.05V,Ids=1nA/μm)和0.08V(VDS=-0.5V,Ids=1nA/μm)。顺时针的回滞归因于氧空位和相应负电荷的迁移。在正(负)VGS下,氧空位偶极子在Ge/Al2O3界面中积累(耗尽)。因此,阈值电压(VTH)在栅极电压的正向(反向)扫描下增大(减小)。图4(b)比较了Al2O3/HfO2NCFET和控制FET的输出曲线。在|VGS-VTH|=|VDS|=0.8V时,Al2O3/HfO2 NCFET的饱和电流超过26μA/μm,且与控制FET相比增加了23%。增强的电流是由反极化电场中反演电荷强度(Qinv)的增加和表面电势的放大引起的。除了增强的电流外,明显的NDR现象证明了不定形HfO2的NC效应。NDR效应是由于随着VDS的增加,漏极与沟道的耦合而导致的不完整氧空位偶极子翻转引起的。图4(c)比较了当VDS为-0.05V和-0.5V时5nm Al2O3/HfO2 NCFET的栅极泄漏电流IG-VGS曲线。仅在反向扫描过程中出现的IG突然下降表明不定形HfO2中降低的电压和增加的表面电势。正向扫描过程中没有出现NC效应是由于不定形HfO2中氧空位偶极子的部分翻转引起的。Al2O3和HfO2层之间不同的包含氧原子能力会导致Al2O3/HfO2界面处氧空位和负界面偶极子的重新分布。由于负界面偶极子的存在,不定形HfO2很难在正向扫描中实现完整的极化翻转(NC效应)。
图5(a)展示了当VDS为-0.05V和-0.5V时ZrOx NCFET的转移曲线。两个器件的LG为4μm。其顺时针回滞分别为0.24V(VDS=-0.05V,Ids=1nA/μm)和0.14V(VDS=-0.5V,IDS=1nA/μm)。图5(b)比较了ZrOx NCFET和控制FET的输出曲线。当|VGS-VTH|=|VDS|=1V时,ZrOx NCFET的饱和电流超过30μA/μm且与控制FET相比上升了12%。得到提高的电流增强现象和更明显的NDR现象表明,与5nm HfO2膜相比不定形ZrOx(5nm)的NC效应得到了增强。图5(c)比较了当VDS为-0.05V和-0.5V时5nm ZrOx NCFET的栅极泄漏电流IG-VGS曲线。与图4(c)所示的仅在反向扫描期间出现的Al2O3/HfO2 NCFET的IG突然下降相比,图5(c)中在正向和反向扫描过程中都出现的IG突然下降也证明了不定形ZrOx中增强的NC效应。
图6(a)和(b)展示了当VDS为-0.05V和-0.5V时Al2O3/HfO2和ZrOx NCFET的SS-IDS曲线。如图6(b)所示当VDS为-0.05V和-0.5V时,在VGS正向或反向扫描过程中都可实现低于60mV/decade的亚阈值摆幅(SS)。当VDS为-0.05V时,正向的SS达到了745.1mV/dec,反向SS达到了55.2mV/dec。当VDS为-0.5V时,正向的SS达到了51.16mV/dec,反向SS达到了46.52mV/dec。由于Al2O3/HfO2和ZrOx清除作用的能力不同,因此在Al2O3/HfO2 NCFET中会引起部分偶极子翻转。因此,5nm ZrOx NCFET实现了低于60mV/decade的亚阈值摆幅和更为明显的NC效应。
结论
我们报告了具有低于60mV/decade的亚阈值摆幅、1V的低工作电压和小于60mV回滞的ZrOx负电容晶体管。我们利用氧空位偶极子翻转解释了不定形ZrOx的铁电特性。与控制FET相比,Al2O3/HfO2 NCFET和ZrOx NCFET获得了改进的IDS和NDR现象。Al2O3/HfO2 NCFET中被抑制的NC效应可归因于Al2O3/HfO2界面处的部分偶极子翻转。具有低于60mV/decade的陡峭亚阈值摆幅,改善的漏极电压和低工作电压的ZrOx NCFET为未来的低功耗NCFET设计提供了一条新途径。

Claims (6)

1.基于不定形ZrOx的负电容晶体管,其特征在于:所述负电容晶体管是一个具有不定形ZrOx栅介质的Ge沟道负电容晶体管,包括类铁电栅介质层(1)、顶部栅极层(2)、源漏电极层(3)和N型Ge平台(4),类铁电栅介质层(1)、顶部栅极层(2)、源漏电极层(3)在N型Ge平台(4)上依次分布,形成负电容晶体管结构;类铁电栅介质层(1)采用TaN材料,顶部栅极层(2)采用不定形ZrOx材料,源漏电极层(3)采用金属B+和金属Ni材料,N型Ge平台(4)采用n-Ge(001)材料。
2.如权利要求1所述的基于不定形ZrOx的负电容晶体管,其特征在于:负电容晶体管的制作方法包括如下步骤:
1)利用原子层材料淀积工艺,在N型Ge平台(4)上淀积不定形ZrOx材料,形成类铁电栅介质层(1);
2)利用反应溅射工艺,在类铁电栅介质层(1)上淀积TaN材料,形成顶部栅极层(2);
3)利用电子束光刻工艺和电子束蒸镀工艺,在类铁电栅介质层(1)上淀积金属B+和金属Ni材料,形成源漏电极层(3)。
3.如权利要求2所述的基于不定形ZrOx的负电容晶体管,其特征在于:所述类铁电栅介质层(1)的厚度为4.2纳米。
4.如权利要求2所述的基于不定形ZrOx的负电容晶体管,其特征在于:所述TaN材料的厚度为50纳米。
5.如权利要求2所述的基于不定形ZrOx的负电容晶体管,其特征在于:所述源漏电极层的厚度为30纳米。
6.如权利要求1所述的基于不定形ZrOx的负电容晶体管,其特征在于:所述基于不定形ZrOx的负电容晶体管在1V栅压下可实现45.06mV/decade的亚阈值摆幅和小于60mV的回滞。
CN202110001652.7A 2021-01-04 2021-01-04 基于不定形ZrOx的负电容晶体管 Pending CN112768527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110001652.7A CN112768527A (zh) 2021-01-04 2021-01-04 基于不定形ZrOx的负电容晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110001652.7A CN112768527A (zh) 2021-01-04 2021-01-04 基于不定形ZrOx的负电容晶体管

Publications (1)

Publication Number Publication Date
CN112768527A true CN112768527A (zh) 2021-05-07

Family

ID=75698827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110001652.7A Pending CN112768527A (zh) 2021-01-04 2021-01-04 基于不定形ZrOx的负电容晶体管

Country Status (1)

Country Link
CN (1) CN112768527A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639729A (zh) * 2022-05-17 2022-06-17 之江实验室 场效应晶体管、低功耗cmos集成芯片、电路及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162702A1 (en) * 2015-12-04 2017-06-08 The Regents Of The University Of California 3d transistor having a gate stack including a ferroelectric film
CN109817706A (zh) * 2019-03-18 2019-05-28 西安电子科技大学 ZrO2基反铁电负电容场效应晶体管
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN111554737A (zh) * 2020-04-20 2020-08-18 清华大学 超低功耗的薄膜晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162702A1 (en) * 2015-12-04 2017-06-08 The Regents Of The University Of California 3d transistor having a gate stack including a ferroelectric film
CN109817706A (zh) * 2019-03-18 2019-05-28 西安电子科技大学 ZrO2基反铁电负电容场效应晶体管
CN111554737A (zh) * 2020-04-20 2020-08-18 清华大学 超低功耗的薄膜晶体管及其制备方法
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639729A (zh) * 2022-05-17 2022-06-17 之江实验室 场效应晶体管、低功耗cmos集成芯片、电路及设备

Similar Documents

Publication Publication Date Title
Zhou et al. Demonstration of ferroelectricity in Al-doped HfO₂ with a low thermal budget of 500° C
Jung et al. A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology
CN111554737B (zh) 超低功耗的薄膜晶体管及其制备方法
JP2009152235A (ja) 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
Chin et al. Stack gate PZT/Al 2 O 3 one transistor ferroelectric memory
Minh et al. Low-temperature PZT thin-film ferroelectric memories fabricated on SiO2/Si and glass substrates
JP2007250987A (ja) 固体電子装置およびその作製方法
CN112151602A (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
Zhou et al. Temperature dependence of ferroelectricity in Al-doped HfO 2 featuring a high P r of 23.7 μC/cm 2
CN112768527A (zh) 基于不定形ZrOx的负电容晶体管
Liang et al. Aggressively Scaled Atomic Layer Deposited Amorphous InZnO x Thin Film Transistor Exhibiting Prominent Short Channel Characteristics (SS= 69 mV/dec.; DIBL= 27.8 mV/V) and High G m (802 μS/μm at V DS= 2V)
Rastogi et al. Interfacial charge trapping in extrinsic Y2O3/SiO2 bilayer gate dielectric based MIS devices on Si (100)
Xiao et al. Integration and Electrical Properties of Ferroelectric Hf 0.5 Zr 0.5 O 2 Thin Film on Bulk $\beta $-Ga 2 O 3 (− 201) Substrate for Memory Applications
JP2010062221A (ja) 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
Ishiwara et al. Recent progress in ferroelectic-gate FETs
Chen et al. Negative capacitance field effect transistors based on van der Waals 2D materials
Yazaki et al. Effectiveness of c-Axis Aligned Crystalline IGZO FET as Selector Element and Ferroelectric Capacitor Scaling of 1T1C FeRAM
Salvatore Ferroelectric field effect transistor for memory and switch applications
Sudheendran et al. Electrical properties of pulsed laser deposited Bi 2 Zn 2/3 Nb 4/3 O 7 thin films for high K gate dielectric application
JP2010062222A (ja) 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法
KR20220060446A (ko) 반도체 소자 및 이를 포함하는 반도체 장치
Nguyen et al. Low-voltage organic ferroelectric field effect transistors using Langmuir–Schaefer films of poly (vinylidene fluoride-trifluororethylene)
Chung et al. Characteristics of poly-Si junctionless FinFETs with HfZrO using forming gas annealing
Lin et al. Sub-60 mV/dec germanium nanowire field-effect transistors with 2-nm-thick ferroelectric Hf 0.5 Zr 0.5 O 2
CN118116976B (zh) 一种超低亚阈值摆幅的晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210507

WD01 Invention patent application deemed withdrawn after publication