CN114639729B - 场效应晶体管、低功耗cmos集成芯片、电路及设备 - Google Patents

场效应晶体管、低功耗cmos集成芯片、电路及设备 Download PDF

Info

Publication number
CN114639729B
CN114639729B CN202210533320.8A CN202210533320A CN114639729B CN 114639729 B CN114639729 B CN 114639729B CN 202210533320 A CN202210533320 A CN 202210533320A CN 114639729 B CN114639729 B CN 114639729B
Authority
CN
China
Prior art keywords
oxide
field effect
effect transistor
insulating
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210533320.8A
Other languages
English (en)
Other versions
CN114639729A (zh
Inventor
刘欢
玉虓
韩根全
刘艳
金成吉
陈佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210533320.8A priority Critical patent/CN114639729B/zh
Publication of CN114639729A publication Critical patent/CN114639729A/zh
Application granted granted Critical
Publication of CN114639729B publication Critical patent/CN114639729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种场效应晶体管、低功耗CMOS集成芯片、电路及设备。所述场效应晶体管其自下而上包括衬底、绝缘界面层、栅介质层、栅电极;所述衬底两边分别设有源极和漏极,所述栅介质层具有可移动离子。所述可移动离子在电场下的迁移会在界面处产生偶极子;所述偶极子在电场转向时发生反转,使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅。本发明可以利用栅介质中可移动离子实现超陡峭亚阈值摆幅晶体管,这可用于低功耗CMOS集成芯片。

Description

场效应晶体管、低功耗CMOS集成芯片、电路及设备
技术领域
本发明属于微电子技术领域,特别涉及一种具有超陡峭亚阈值摆幅的场效应晶体管、低功耗CMOS集成芯片、电路及设备。
背景技术
随着摩尔定律的发展,集成度的不断提高,芯片的功耗问题变得日益严重。在尺寸缩减已经逼近物理极限的情况下,通过改变器件结构使功耗降低是有效途径。对于传统CMOS器件,阻碍其功耗降低的关键因素是器件亚阈值摆幅受热力学限制存在理论极限,即在室温下亚阈值摆幅最小值为60 mV/dec,也称为玻尔兹曼限制。负电容晶体管作为新型器件结构可以突破玻尔兹曼限制。现有的负电容场效应晶体管基本器件结构是用铁电材料做栅介质,铁电材料会引入电容C FE。器件中负的C FE与沟道MOS电容C MOS串联,在室温下亚阈值摆幅达到60 mV/dec以下,可突破玻尔兹曼限制,为降低晶体管工作电压V DD和进一步减小尺寸提供了可能。但是基于铁电材料的负电容场效应晶体管具有严重的回滞特性,使得晶体管应用到逻辑电路中会产生的时序问题,造成逻辑电路工作时紊乱,为使晶体管的开关状态达到理想水平,必须避免回滞特性的产生,因此需要能有效抑制回滞特性的方法。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种具有超陡峭亚阈值摆幅的场效应晶体管、低功耗CMOS集成芯片、电路及设备。
为实现上述发明目的,本发明的技术方案为:本发明实施例的第一方面提供一种具有超陡峭亚阈值摆幅的场效应晶体管,包括:衬底、绝缘界面层、栅介质层、可移动离子、栅电极、源极和漏极;其中,所述绝缘界面层、所述栅介质层和所述栅电极自下向上竖直分布于所述衬底的上表面;所述源极和所述漏极分别设置于所述衬底的上表面两侧,所述绝缘界面层设置于所述源极和所述漏极之间;
所述栅介质层内具有所述可移动离子,所述可移动离子能够在电场作用下迁移并在栅介质层和栅电极界面处以及栅介质层和绝缘界面层界面处产生偶极子,偶极子在电场反向时发生反转,使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅;
所述绝缘界面层厚度仅为2 nm以内;
可选地,所述衬底为半导体材料,所述半导体材料包括硅Si,锗Ge,硅锗SiGe,绝缘体上硅SOI或绝缘体上锗GOI中的一种。
可选地,所述绝缘界面层包括氧化硅材料SiO2、氮化硅材料Si3N4、氮氧化硅材料SiON、氧化锗材料GeO2和氧化铝材料Al2O3中的一种。
可选地,所述栅介质层为绝缘氧化物,所述绝缘氧化物包括无掺杂绝缘氧化和含掺杂绝缘氧化物中一种。
可选地,所述无掺杂绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种。
可选地,所述含掺杂绝缘氧化物,所述掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、 钛Ti、钆Gd和镧La中的至少一种元素。
可选地,所述栅电极为氮化物金属,所述氮化物金属包括氮化钽TaN,氮化钛TiN,氮化钼MoN和氮化钨WN中的一种。
本发明实施例的第二方面提供一种低功耗CMOS集成芯片,包括芯片主体和第一方面所述的具有具有超陡峭亚阈值摆幅的场效应晶体管,其中,所述场效应晶体管设置于所述芯片主体上。
本发明实施例的第三方面提供一种低功耗电路,包括电路板主体和第二方面所述的低功耗CMOS集成芯片,其中,所述低功耗CMOS集成芯片设置于所述电路板主体上。
本发明实施例的第四方面提供一种低功耗设备,包括外壳和第三方面所述的低功耗电路,其中,所述低功耗电路设置于所述外壳上。
本发明的有益效果为:本发明提供了一种场效应晶体管,具有超陡峭亚阈值摆幅特性,可降低工作电压,从而实现器件功耗降低,同时,晶体管的制备工艺与硅基CMOS工艺兼容,并采用后端工艺技术,利于后端集成芯片,不定型栅介质能较大幅度减小泄漏电流,降低功耗,从而实现高密度的低功耗CMOS集成芯片。
附图说明
下面结合附图和具体实施例对本发明做进一步详细说明。
图1为本发明具有超陡峭亚阈值摆幅的场效应晶体管的截面示意图;
图2为本发明第一实例的制作流程示意图;
图3为具有超陡峭亚阈值摆幅的场效应晶体管的转移曲线图;
图4为具有超陡峭亚阈值摆幅的场效应晶体管的转移曲线图;
图5为具有超陡峭亚阈值摆幅的场效应晶体管的亚阈值摆幅与电流的关系图;
以上图中:1、衬底;2、绝缘界面层;3、栅介质层;4、可移动离子;5、栅电极;6、源极;7、漏极。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本发明可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本发明范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合实例对本发明的具有超陡峭亚阈值摆幅的场效应晶体管体管进行详细说明。在不冲突的情况下,下述的实施例及实施方式中的特征可以相互组合。
参照图1,本发明实例提供了具有超陡峭亚阈值摆幅的场效应晶体管,该场效应晶体管可包括衬底1、绝缘界面层2、栅介质层3、可移动离子4、栅电极5、源极6和漏极7。其中,绝缘界面层2、栅介质层3和栅电极5自下而上分布于所述衬底1的上表面;所述源极6和漏极7设置在衬底1的上表面两侧,绝缘界面层2设置于源极6和漏极7之间。
在本发明实施例中,栅介质层3内具有可移动离子4。其中,可移动离子能够在电场作用下迁移并在栅介质层和栅电极界面处以及栅介质层和绝缘界面层界面处产生偶极子,偶极子在电场反向时发生反转,使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅。
本发明实施例的场效应晶体管,通过在栅介质层3内设置具有可移动离子4,可以实现超陡峭亚阈值摆幅特性,不需要要求栅介质高温结晶,这有利于通过后栅工艺技术实现晶体管的制备,并且晶体管的制备工艺与硅基CMOS工艺兼容,后端工艺集成具有低热预算,减少工艺复杂度,降低芯片成本,更有利于实现高密度的低功耗CMOS集成芯片商用化。
本发明实施例中,所述衬底1、绝缘界面层2、栅介质层3及栅电极5的材质可根据需要设置。
其中,衬底1可为半导体材料,例如,衬底1的材质可包括硅Si,锗Ge,硅锗SiGe,绝缘体上硅SOI或绝缘体上锗GOI中的一种;当然,衬底1的材质也可为其他类型的半导体材料。
绝缘界面层2可包括氧化硅材料SiO2、氮化硅材料Si3N4、氮氧化硅材料SiON、氧化锗材料GeO2和氧化铝材料Al2O3中至少一种;当然,绝缘界面层2的材质也可为其他类型材质。
栅介质层3可包括绝缘氧化物,所述绝缘氧化物包括无掺杂绝缘氧化物和含掺杂绝缘氧化物,无掺杂绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种;含掺杂绝缘氧化物中的掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、 钛Ti、钆Gd和镧La中的至少一种元素。当然,栅介质层3的材质也可为其他类型材质。
栅电极5可包括氮化物金属,所述氮化物金属包括氮化钽TaN,氮化钛TiN,氮化钼MoN和氮化钨WN中的一种;当然,栅电极5的材质也可为其他类型材质。
下面,介绍几种形成具有超陡峭亚阈值摆幅的场效应晶体管的结构和过程。
实施例1
基于带有正电荷氧空位作为可移动离子的无定形ZrO2栅介质的晶体管具有超陡峭亚阈值摆幅,参照图2,晶体管制作步骤如下;
步骤1,选择衬底并进行清洗。
本实施例中选择n型(001)晶向锗片Ge作为衬底1,将衬底进行丙酮、乙醇、HF酸依次清洗并且循环3次。
步骤2,沉积氧化铝Al2O3薄膜,如图2中的(a)所示。
用等离子体增强型原子层沉积PEALD设备在衬底1上沉积1 nm 氧化铝Al2O3作为绝缘界面层2,沉积的工艺条件为:使用三甲基铝作为前驱体铝源,水为前驱体氧源,沉积温度为300度,沉积cycle数量设置为15。
步骤3,沉积氧化锆ZrO2薄膜,如图2中的(a)所示。
用等离子体增强型原子层沉积PEALD设备在衬底1上沉积4 nm 氧化锆ZrO2作为栅介质层3,沉积的工艺条件为:使用四二甲氨基锆作为前驱体锆源,水为前驱体氧源,沉积温度为250度,沉积cycle数量设置为50。其中,控制锆源和水源的脉冲时间来调控氧空位含量,使氧化锆ZrO2薄膜中含有带正电荷氧空位,带正电荷氧空位作为可移动离子4。
步骤4,沉积栅金属TaN,如图2中的(b)所示。
采用射频反应磁控溅射设备在氧化锆ZrO2栅介质3上沉积100 nm氮化钽TaN,作为栅金属,沉积期间控制氮流量。
步骤5,定义栅极图形和源漏区域。
在TaN表面先进行光刻,定义出栅电极图形,再刻蚀形成栅电极5和源漏区域,然后进行BF2 +离子注入,注入能量为30 KeV,注入剂量为1×1015 cm-2
步骤6,形成源漏电极,如图2中的(d)所示。
在图2中的(c)所示的结构表面进行光刻,定义出需要沉积金属镍的区域,沉积20nm厚的Ni,放入丙酮溶液中进行剥离处理,形成源极6和漏极7。
步骤7,将整个制备完的器件在400 oC,30s条件下进行退火激活,制备得到场效应晶体管。
实施例2
基于带有正电荷氧空位作为可移动离子的无定形Al2O3栅介质的晶体管具有超陡峭亚阈值摆幅,晶体管制作步骤如下;
步骤1,选择衬底并进行清洗。
本实施例中选择n型锗片SiGe作为衬底,将衬底进行丙酮、乙醇、HF酸依次清洗并且循环3次。
步骤2,沉积无定型Al2O3薄膜。
用等离子体增强型原子层沉积PEALD设备在衬底上沉积5 nm 氧化铝Al2O3作为栅介质层,沉积的工艺条件为:使用三甲基铝作为前驱体铝源,水为前驱体氧源,沉积温度为300度。其中,控制铝源和水源的脉冲时间来调控氧空位含量,使氧化铝Al2O薄膜中含有带正电荷氧空位,带正电荷氧空位作为可移动离子。同时生长过程中会形成GeO2作为绝缘界面层。
步骤3,沉积栅金属TiN。
采用射频反应磁控溅射设备在氧化铝Al2O3栅介质上沉积100 nm氮化钛TiN,作为栅金属,沉积期间控制氮流量。
步骤4,定义栅电极图形及源漏区域。
在氮化钛TiN表面先进行光刻定义栅电极图形,再刻蚀形成栅电极和源漏区域,然后进行BF2 +离子注入,注入能量为30 KeV,注入剂量为1×1015 cm-2
步骤5,形成源漏电极。
在栅叠层的结构表面进行光刻,定义出需要沉积金属镍的区域,沉积20 nm厚的Ni,放入丙酮溶液中进行剥离处理,形成源极和漏极。
步骤6,将整个制作完的器件在400 oC,30s条件下退火激活,制备得到场效应晶体管。
实施例3
基于带有正电荷氢离子作为可移动离子的无定形SiO2栅介质的晶体管具有超陡峭亚阈值摆幅,晶体管制作步骤如下;
步骤1,选择衬底并进行清洗。
本实施例中选择n型硅片Si作为衬底,将衬底进行丙酮、乙醇、HF酸依次清洗并且循环3次。
步骤2,光刻定义源漏区域,并进行离子注入。
源漏区域注入P离子,剂量为1×1015 cm-2,激活条件为1000 oC,1分钟。
步骤3,沉积无定型氧化硅SiO2薄膜。
用化学气相沉积PVD设备在衬底上沉积20 nm氧化硅SiO2作为栅介质层,采用氢离子注入,氢离子作为可移动离子。
步骤4,沉积栅金属TiN。
采用射频反应磁控溅射设备在氧化铝Al2O3栅介质上沉积100 nm氮化钛TiN,作为栅金属,沉积期间控制氮流量。然后在400 oC,30s条件下实施金属化后退火处理。
步骤5,定义栅电极图形。
在氮化钛TiN表面进行光刻定义栅电极图形。
步骤6,利用光刻定义出需要沉积金属Al的区域,沉积20 nm厚的Al,放入丙酮溶液中进行剥离处理,形成源极和漏极。
步骤7,将整个制作完的器件在400 oC,30s条件下退火激活,制备得到场效应晶体管。
实施例4:测试场效应晶体管的超陡峭亚阈值摆幅特性
对实施例2制得的晶体管进行测试,带有正电荷氧空位作为可移动离子得场效应晶体管表现小于60mv/dec的超陡峭亚阈值摆幅,其转移特性如图3所示。在晶体管插入一层Al2O3插入层之后,得到带有正电荷氧空位作为可移动离子场效应晶体管,即实例1制得的晶体管,通过测试器件转移特性,可以得到器件不仅具有小于60mv/dec的超陡峭亚阈值摆幅,最小亚阈值摆幅达到34mV/dec,回滞只有3.9mV,几乎为零,其转移特性如图4所示,其亚阈值摆幅如图5所示。可移动离子器件可同时满足超陡峭亚阈值摆幅和零回滞并保持稳定。
值得一提的是,本发明实施例还提供一种低功耗CMOS集成芯片,该低功耗CMOS集成芯片可包括芯片主体和上述实施例中的具有超陡峭亚阈值摆幅特性的场效应晶体管,其中,所述场效应晶体管设置于芯片主体上。
本发明实施例的低功耗CMOS集成芯片可为CMOS三维异质集成芯片,也可为其他类型的CMOS集成芯片。
本发明实施例还提供一种低功耗电路,该低功耗电路可包括电路板主体和上述实施例中的低功耗CMOS集成芯片,其中,所述低功耗CMOS集成芯片设置于所述电路板主体上。
本发明实施例还提供一种低功耗设备,该低功耗设备可包括外壳和上述实施例中的低功耗电路,其中,所述低功耗电路设置于所述外壳上。
以上描述仅是本发明的两个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (12)

1.一种场效应晶体管,其特征在于,包括:衬底(1)、绝缘界面层(2)、栅介质层(3)、可移动离子(4)、栅电极(5)、源极(6)和漏极(7);其中,所述绝缘界面层(2)、所述栅介质层(3)和所述栅电极(5)自下向上竖直分布于所述衬底(1)的上表面;所述源极(6)和所述漏极(7)分别设置于所述衬底(1)的上表面两侧,所述绝缘界面层(2)设置于所述源极(6)和所述漏极(7)之间;
所述栅介质层(3)内具有所述可移动离子(4),所述可移动离子(4)能够在电场作用下迁移并在栅介质层(3)和栅电极(5)界面处以及栅介质层(3)和绝缘界面层(2)界面处产生偶极子,偶极子在电场反向时发生反转,使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅;
衬底(1)上沉积有绝缘界面层(2);所述绝缘界面层(2)厚度为2 nm以内。
2.根据权利要求1所述的场效应晶体管,其特征在于,所述绝缘界面层(2)包括氧化硅材料SiO2、氮化硅材料Si3N4、氮氧化硅材料SiON、氧化锗材料GeO2和氧化铝材料Al2O3中的一种。
3.根据权利要求1所述的场效应晶体管,其特征在于,所述可移动离子(4)包括带正电荷氧空位和带负电荷氧离子中的一种。
4.根据权利要求1所述的场效应晶体管,其特征在于,所述衬底(1)为半导体材料;所述栅介质层(3)为绝缘氧化物;所述栅电极(5)为氮化物金属。
5.根据权利要求4所述的具有超陡峭亚阈值摆幅的场效应晶体管,其特征在于,所述半导体材料包括硅Si,锗Ge,硅锗SiGe,绝缘体上硅SOI,绝缘体上锗GOI,氮化镓GaN,砷化镓GaAs和二维材料中的一种。
6.根据权利要求4所述的场效应晶体管,其特征在于,所述氮化物金属包括氮化钽TaN,氮化钛TiN,氮化钼MoN和氮化钨WN中的一种。
7.根据权利要求4所述的场效应晶体管,其特征在于,所述绝缘氧化物为无掺杂的氧化物或含掺杂的氧化物。
8.根据权利要求7所述的场效应晶体管,其特征在于,所述无掺杂绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种。
9.根据权利要求7所述的场效应晶体管,其特征在于,所述含掺杂的绝缘氧化物,其掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、钆Gd和镧La中的至少一种元素。
10.一种低功耗CMOS集成芯片,其特征在于,包括芯片主体和如权利要求1至9任一项所述的具有超陡峭亚阈值摆幅的场效应晶体管,其中,所述场效应晶体管设置于所述芯片主体上。
11.一种低功耗电路,其特征在于,包括电路板主体和如权利要求10所述的低功耗CMOS集成芯片,其中,所述低功耗CMOS集成芯片设置于所述电路板主体上。
12.一种低功耗设备,其特征在于,包括外壳和权利要求11所述的低功耗电路,其中,所述低功耗电路设置于所述外壳上。
CN202210533320.8A 2022-05-17 2022-05-17 场效应晶体管、低功耗cmos集成芯片、电路及设备 Active CN114639729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210533320.8A CN114639729B (zh) 2022-05-17 2022-05-17 场效应晶体管、低功耗cmos集成芯片、电路及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210533320.8A CN114639729B (zh) 2022-05-17 2022-05-17 场效应晶体管、低功耗cmos集成芯片、电路及设备

Publications (2)

Publication Number Publication Date
CN114639729A CN114639729A (zh) 2022-06-17
CN114639729B true CN114639729B (zh) 2022-10-11

Family

ID=81952900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210533320.8A Active CN114639729B (zh) 2022-05-17 2022-05-17 场效应晶体管、低功耗cmos集成芯片、电路及设备

Country Status (1)

Country Link
CN (1) CN114639729B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138072B2 (en) * 2009-07-09 2012-03-20 International Business Machines Corporation Semiconductor structures and methods of manufacture
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN112768527A (zh) * 2021-01-04 2021-05-07 西安电子科技大学 基于不定形ZrOx的负电容晶体管
CN114093935B (zh) * 2022-01-20 2022-05-13 之江实验室 场效应晶体管、存算一体芯片、电路及设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZrO2 Ferroelectric Field-Effect Transistors Enabled by the Switchable Oxygen Vacancy Dipoles;Huan Liu et al;《Nanoscale Research Letters》;20200524;第15卷(第120期);第1页第1段-第7页第1段,附图1、5 *
ZrOx Negative Capacitance Field-Efect Transistor with Sub-60 Subthreshold Swing Behavior;Siqing Zhang et al;《Nanoscale Research Letters》;20210202;第16卷(第21期);第1页第1段-第4页最后1段,附图1 *

Also Published As

Publication number Publication date
CN114639729A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
US7547951B2 (en) Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same
CN1332451C (zh) 半导体器件及其制造方法
US11305365B2 (en) Logic switching device and method of manufacturing the same
CN114093935B (zh) 场效应晶体管、存算一体芯片、电路及设备
CN1624930A (zh) 场效应晶体管、集成电路及制造方法
CN108091693B (zh) 铁电场效应晶体管及其制备方法
US11837661B2 (en) Sidewall spacer structure to increase switching performance of ferroelectric memory device
CN103050407A (zh) 嵌入式晶体管
EP3958334A2 (en) Multi-doped data storage structure configured to improve resistive memory cell performance
CN109904162A (zh) 一种铁电存储器单元及其制造方法
CN115498035A (zh) 一种可重构高迁移率场效应晶体管及其制备方法
EP4008810A2 (en) Fluorite-based material thin film and semiconductor device comprising the same
CN109962112B (zh) 一种铁电栅场效应晶体管及其制备方法
CN109817706A (zh) ZrO2基反铁电负电容场效应晶体管
WO2021037335A1 (en) A negative quantum capacitance field effect transistor
KR20200024067A (ko) 로직 스위칭 소자 및 그 제조방법
CN114639729B (zh) 场效应晶体管、低功耗cmos集成芯片、电路及设备
CN101447454A (zh) 一种调节全硅化金属栅的栅功函数的方法
CN112349775A (zh) 超陡亚阈值摆幅器件及其制备方法
CN114664940A (zh) 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
JP3916049B2 (ja) 強誘電体メモリトランジスタの製造方法
CN103579113A (zh) 具有双功函数金属栅的互补场效应晶体管及其制造方法
CN112531029A (zh) 电子器件和制造该电子器件的方法
CN110729196A (zh) 一种降低沟槽型金属氧化物半导体导通电阻的方法
CN115763480A (zh) 一种基于超高迁移率场效应晶体管的低功耗cmos电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant