CN109962112B - 一种铁电栅场效应晶体管及其制备方法 - Google Patents

一种铁电栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN109962112B
CN109962112B CN201910234441.0A CN201910234441A CN109962112B CN 109962112 B CN109962112 B CN 109962112B CN 201910234441 A CN201910234441 A CN 201910234441A CN 109962112 B CN109962112 B CN 109962112B
Authority
CN
China
Prior art keywords
layer
substrate
thin film
forming
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910234441.0A
Other languages
English (en)
Other versions
CN109962112A (zh
Inventor
廖敏
曾斌建
周益春
廖佳佳
彭强祥
郇延伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201910234441.0A priority Critical patent/CN109962112B/zh
Publication of CN109962112A publication Critical patent/CN109962112A/zh
Application granted granted Critical
Publication of CN109962112B publication Critical patent/CN109962112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种铁电栅场效应晶体管,包括由底层到顶层依次设置的衬底、隔离区、源区和漏区、栅结构、侧墙层以及金属硅化物层。还提出了一种采用前栅工艺制备晶体管的制备方法,其中栅电极为HfNx电极,HfNx电极具有更高的热稳定性,很好地解决了结晶退火过程中TiN和TaN电极与氧化铪基铁电薄膜的界面反应、金属元素的扩散问题,因而提升了器件的可靠性。

Description

一种铁电栅场效应晶体管及其制备方法
技术领域
本发明属于电子器件技术领域,具体涉及一种铁电栅场效应晶体管及其制备方法。
背景技术
铁电存储器是当前信息高新技术的重要前沿和研究热点之一,因其具有非易失性、低功耗、耐疲劳、读写速度快、抗辐射等优点,被称为下一代存储器中最有潜力的存储器之一。
铁电栅场效应晶体管(FeFET)存储器是铁电存储器中非常重要的一类,其特点是用铁电薄膜替代晶体管的栅介质层,通过改变铁电薄膜的极化方向来控制沟道电流的导通和截止。该类结构具有制备工艺简单、非破坏性读出、存储密度大的优势,备受科研界和产业界的关注和研究,但目前仍处于研发阶段。主要的限制因素是:1)传统钙钛矿结构的铁电薄膜与标准互补金属氧化物半导体(CMOS)的工艺线兼容性差;2)厚度小于50nm时铁电薄膜性能急剧降低;3)工艺复杂。
由于与CMOS工艺兼容、可微缩性好、禁带宽度大等特点,基于氧化铪(HfO2)基铁电薄膜的铁电栅场效应晶体管,即氧化铪基铁电栅场效应晶体管,极具应用潜力。在常压条件下,氧化铪基铁电薄膜主要存在三种晶体结构,即室温时的单斜相,中温区的四方相和高温区的立方相,而氧化铪薄膜的铁电性主要起源于非中心对称的亚稳态正交相(Pca21),因此促进及稳定Pca21铁电相是实现氧化铪基铁电薄膜及其器件应用的基础。电极的约束作用被认为是稳定氧化铪基薄膜铁电相的主要方法之一。
但是现有氧化铪基铁电栅场效应晶体管存储器一般以TiN和TaN作为栅电极制备晶体管,采用前栅工艺时,在退火工艺中,TiN、TaN电极易与氧化铪基铁电薄膜发生界面反应,且Ti或Ta原子会发生扩散,较难控制氧化铪基铁电薄膜的电学性能,从而影响器件的可靠性。而采用后栅工艺时,虽然可改善制备工艺中对氧化铪基铁电薄膜电学性能的控制,但制备的器件可微缩性较差,影响器件的集成度。
发明内容
(一)发明目的
本发明的目的是针对现有技术中氧化铪基铁电栅场效应晶体管采用TiN、TaN电极制备存在的可靠性问题,以及工艺方面的不足等问题,提供一种氧化铪基铁电栅场效应晶体管及其制备方法,以实现该器件的高可靠集成。
为解决上述问题,本发明的第一方面提供了一种铁电栅场效应晶体管,其特征在于,包括以下结构:
衬底,
隔离区,对称设置在所述衬底的两端,其上表面不低于所述衬底的上表面,且底面高于所述衬底的底面;
栅结构,设置在所述衬底上表面的中部;
侧墙,设置所述栅结构外侧,其内表面紧贴所述栅结构;
源漏区,包括源区和漏区,由所述隔离区的内侧朝向所述衬底的中部延伸形成,其上表面与所述衬底齐平,底面高于所述隔离区的底面;
第一金属硅化物层,由所述隔离区的内侧朝向所述侧墙延伸形成,其上表面高于所述衬底的上表面,底面高于所述隔离区的底面,且所述第一金属硅化物层的长度小于所述源漏区长度;
第二金属硅化物层,设置在所述栅结构上表面,且其下表面紧贴所述栅结构。
进一步的,所述衬底为p型或n型掺杂的单晶硅或绝缘体上硅(即Silicon-On-Insulator,简称为SOI);进一步优选的,所述的p型掺杂为掺杂元素硼(B);所述的n型为掺杂元素磷(P)或砷(As);
进一步的,所述的隔离区材料为SiO2、Si3N4中的至少一种;
进一步,所述栅结构包括缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层以及薄膜电极层,由下至上依次层叠设置在所述衬底上表面的中部;
更进一步的,所述的缓冲层材料为SiO2、SiON、HfO2、HfON、HfSiON、铝掺杂的HfO2中的任意一种;进一步优选的,所述的缓冲层材料为SiO2、SiON、HfON、HfSiON中的任意一种;
更进一步的,所述的缓冲层厚度为0.7~10nm;
更进一步的,所述的掺杂氧化铪基铁电薄膜层中的掺杂元素为锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的至少一种;进一步优选的,所述掺杂元素为锆(Zr)、铝(Al)、硅(Si)和镧(La)中的至少一种;
更进一步的,所述掺杂氧化铪基铁电薄膜层的厚度为3~20nm;
更进一步的,所述栅电极层的电极材料为HfNx,HfNx中所述的N原子数量为0<X≤1.1;优选的,所述HfNx电极层的厚度为5~50nm;
更进一步的,所述薄膜电极层的材料为多晶硅、非晶硅、W、TaN、TiN、HfNx中的任意一种,其中,HfNx中所述的N原子数量为0<X≤1.1;
进一步的,所述薄膜电极层厚度为10~200nm。
更进一步的,当衬底材料为p型掺杂时,所述源漏区的材料为n型掺杂的单晶硅或绝缘体上硅;或者,当衬底材料为n型掺杂时,所述源漏区的材料为p型掺杂的单晶硅或绝缘体上硅;
进一步的,所述第一金属硅化物层和第二金属硅化物层的材料为TiSi2,CoSi2,NiSi2中的任意一种;
进一步的,所述第一金属硅化物层和第二金属硅化物层的厚度为5~30nm。
进一步的,如附图2-6所示,本发明提供了一种铁电栅场效应晶体管,其特征在于,包括以下结构:
衬底(1),
隔离区(2),对称设置在所述衬底(1)的两端,其上表面不低于所述衬底(1)的上表面,且底面高于所述衬底(1)的底面;
栅结构(3),包括缓冲层(31)、掺杂氧化铪基铁电薄膜层(32b)、栅电极层(33)、薄膜电极层(34),由下至上依次层叠设置在所述衬底(1)上表面的中部;
侧墙(4),设置所述栅结构外侧,其内表面紧贴所述栅结构;
源漏区(5),包括源区和漏区(51b和52b),由所述隔离区的内侧朝向所述衬底的中部延伸形成,其上表面与所述衬底齐平,底面高于所述隔离区的底面;
第一金属硅化物层(61),由所述隔离区的内侧朝向所述侧墙延伸形成,其上表面高于所述衬底的上表面,底面高于所述隔离区的底面,且所述第一金属硅化物层的长度小于所述源漏区长度;
第二金属硅化物层(62);设置在所述栅结构上表面,且其下表面紧贴所述栅结构。
本发明第二方面提供了一种上述氧化铪基铁电栅场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1:清洗衬底;
S2:在所述衬底的两端对称设置隔离区,所述隔离区的上表面不低于所述衬底的上表面,且底面高于所述衬底的底面;
S3:在所述衬底上形成多层薄膜结构;
S4:刻蚀S3形成的多层薄膜结构,形成栅结构;
S5:在所述衬底上、栅结构两旁采用轻掺杂漏工艺形成轻掺杂漏区;
S6:在所述栅结构两旁形成侧墙层,其内表面紧贴所述栅结构;
S7:在所述轻掺杂漏区形成掺杂的源漏区;
S8:在S1-S7形成的器件结构上沉积电极金属;
S9:将S8所形成的器件结构进行快速热退火,以便在所述源漏区上方形成第一金属硅化物层,以及同时在所述栅结构上表面形成第二金属硅化物层;
S10:刻蚀掉S8沉积的、而S9退火未反应的电极金属,即得到所述的氧化铪基铁电栅场效应晶体管。
进一步的,S3所述的形成多层薄膜结构的操作包括以下步骤:
S31:在所述衬底上表面形成缓冲层;优选的,形成缓冲层的工艺为化学氧化工艺、热氧化工艺或原子层沉积工艺;
S32:在所述缓冲层上表面形成掺杂氧化铪薄膜层;优选的,形成掺杂氧化铪薄膜层的工艺为原子层沉积工艺、金属有机物化学气相沉积工艺或磁控溅射工艺;
S33:在所述掺杂氧化铪薄膜层上表面形成栅电极层;优选的,形成栅电极层的工艺为磁控溅射工艺、化学气相沉积工艺、或原子层沉积工艺;
S34:在所述栅电极层上表面形成薄膜电极层;优选的,形成薄膜电极层的工艺为磁控溅射工艺或化学气相沉积工艺;
进一步的,S31所述的缓冲层材料为SiON,形成工艺为热氧化工艺,具体包括:在所述衬底上表面形成SiO2薄膜,随后将其在NH3或N2和O2的混合气体中退火以形成SiON薄膜;
进一步的,S32所述的原子层沉积工艺为掺杂Zr的原子层沉积工艺,具体包括:250~300℃时,以Hf[N(C2H5)CH3]4和Zr[N(C2H5)CH3]4为前驱体,按1:1的循环比例在所述缓冲层上形成Hf0.5Zr0.5O2薄膜;
进一步的,S4所述的刻蚀工艺为反应离子刻蚀工艺;
进一步的;S5所述形成方法为采用轻掺杂漏工艺;进一步优选的,轻掺杂漏工艺包括以下步骤:以S4形成的结构为掩模,采用离子注入方法在所述结构两旁形成轻掺杂漏区;
进一步的,S6所述的操作包括:采用化学气相沉积工艺在S5形成的器件结构上沉积绝缘介质层,所述绝缘介质层的材料为SiO2、Si3N4中的至少一种,然后采用反应离子刻蚀工艺刻蚀所述绝缘介质层以形成侧墙;
进一步的,S7所述的操作包括:采用离子注入工艺,在所述侧墙两旁、轻掺杂漏区形成掺杂的源漏区;
进一步的,S8所述的工艺为磁控溅射工艺或化学气相沉积工艺;进一步的,S8所述的电极金属为Ti、Co、Ni中的任意一种;
进一步的,S9所述的快速热退火操作中,还包括使得掺杂的氧化铪基薄膜层行成铁电相,即形成掺杂的氧化铪基铁电薄膜层。
进一步的,S9所述的快速热退火操作中,退火温度为400~1000℃,退火时间为1~60秒;进一步的,所述快速热退火操作在真空或惰性气体中进行;优选的,所述惰性气体N2或Ar;
进一步的,S9所述金属硅化物层的材料为TiSi2、CoSi2、NiSi2中的任意一种;更进一步的,S9所述的金属硅化物层厚度为5~30nm;
进一步的,S10所述的刻蚀工艺为湿法刻蚀工艺。
(三)技术方案小结
本发明提出了一种氧化铪基铁电栅场效应晶体管,包括由底层到顶层依次设置的衬底、隔离区、源漏区(包括源区和漏区)、栅结构、侧墙层以及第一金属硅化物层,所述栅结构包括缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层、以及薄膜电极层;还提出了一种氧化铪基铁电栅场效应晶体管的制备方法,本方法采用前栅工艺,以HfNx(0<X≤1.1)为栅电极,制备出晶体管。HfNx(0<X≤1.1)电极具有更高的热稳定性,很好地解决了结晶退火过程中TiN和TaN电极与氧化铪基铁电薄膜的界面反应,并且HfNx(0<X≤1.1)作为Hf系金属,避免了金属元素的扩散问题,因而提升了器件的可靠性。
(四)有益效果
本发明的上述技术方案具有如下有益的技术效果:
1.采用HfNx(0<X≤1.1)栅电极替代现有技术中TiN和TaN栅电极,提升了器件的可靠性。首先,HfNx(0<X≤1.1)栅电极作为Hf系金属,很好的解决了结晶退火过程中TiN和TaN电极与氧化铪基铁电薄膜的界面反应,避免了元素扩散;其次,HfNx(0<X≤1.1)栅电极具有优异的热稳定性,当其经历1000℃高温处理仍能保持稳定的功函数和电学特性,能够很好地满足前栅工艺的要求。
2.采用前栅工艺制备氧化铪基铁电栅场效应晶体管,能够获得高的集成密度,并且引入自对准工艺,即以刻蚀后形成的栅结构为掩膜,然后采用离子注入工艺,在所述结构两旁形成轻掺杂漏区,这种方法可降低工艺难度。
3.采用RTA技术,简化了工艺操作,一方面激活了注入的离子形成氧化铪基铁电栅场效应晶体管的源区/漏区;另一方面使掺杂氧化铪薄膜层结晶形成铁电相,即形成掺杂氧化铪基铁电薄膜;还可在源漏区和栅结构上形成金属硅化物层,降低了接触电阻。
4.采用具体的工艺步骤和参数,如热氧化工艺、原子层沉积工艺、磁控溅射工艺、化学气相沉积工艺,并限定了具体的反应物和参数,形成了符合要求的多层薄膜结构,进而形成符合规定的栅结构,以提高器件的稳定性。
附图说明
图1为本发明氧化铪基铁电栅场效应晶体管的制备工艺流程图;
图2为实施例1-3氧化铪基铁电栅场效应晶体管逐步形成的剖面结构示意图;其中,
图2-1为实施例1-3根据本发明工艺流程制备含有源区衬底的一种剖面结构示意图;
图2-2为实施例1-3根据本发明工艺流程在图2-1所述衬底上沉积多层薄膜结构的一种剖面结构示意图;
图2-3为实施例1-3根据本发明工艺流程在图2-2基础上刻蚀后形成的栅结构的一种剖面结构示意图;
图2-4为实施例1-3根据本发明工艺流程在图2-3所述衬底上形成轻掺杂漏区的一种剖面结构示意图;
图2-5为实施例1-3根据本发明工艺流程在图2-4所述衬底上形成侧墙以及源漏区的一种剖面结构示意图;
图2-6为实施例1-3根据本发明制备工艺制备完成的氧化铪基铁电栅场效应晶体管的一种剖面结构示意图。
图2-7为本发明氧化铪基铁电栅场效应晶体管剖面结构示意图
附图标记:
15-31:制备工艺步骤;
1:衬底;2:隔离区;3:栅结构;31:缓冲层;32a:掺杂氧化铪薄膜层;32b:掺杂氧化铪基铁电薄膜层(由32a退火后形成);33:栅电极层;34:薄膜电极层;62:第二金属硅化物层;4:侧墙;5(即51和52):源漏区;61:第一金属硅化物层
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。除非在下文中特别指出,器件中的各个部分可以由本领域的技术人员公知的材料构成。
实施例1
参见附图2-6,在本发明的一个具体实施方式中,采用本发明制备工艺制备出一种铁电栅场效应晶体管,其特征在于,包括:
衬底(1),其中,所述衬底为p型掺杂的单晶硅;所述的p型掺杂为掺杂元素硼(B);
隔离区(2),对称设置在所述衬底(1)的两端,其上表面不低于所述衬底(1)的上表面,且底面高于所述衬底(1)的底面,其中,所述的隔离区材料为SiO2
栅结构(3),包括缓冲层(31)、掺杂氧化铪基铁电薄膜层(32b)、栅电极层(33)、薄膜电极层(34)和第二金属硅化物层(62),由下至上依次层叠设置在所述衬底(1)上表面的中部;其中,所述的缓冲层材料为SiO2、厚度为1nm;所述的掺杂铪基铁电薄膜层,其掺杂元素为锆(Zr);所述栅电极层的电极材料为HfN,所述栅电极层的厚度为10nm;所述薄膜电极层的材料为多晶硅、厚度为50nm;所述第二金属硅化物层的材料为TiSi2;所述第二金属硅化物层的厚度为10nm;
侧墙(4),设置所述栅结构外侧,其内表面紧贴所述栅结构;所述侧墙层材料为SiO2;所述栅结构的横向宽度为两个侧墙之间的距离;
源漏区(5),包括源区和漏区(51b和52b),由所述隔离区的内侧朝向所述衬底的中部延伸形成,其上表面与所述衬底齐平,底面低于所述隔离区的底面;所述源漏区的掺杂元素为磷;
第一金属硅化物层(61),由所述隔离区的内侧朝向所述侧墙延伸形成,其上表面略高于所述衬底,底面高于所述隔离区的底面,且所述第一金属硅化物层的长度小于所述源漏区长度;所述第一金属硅化物层的材料为TiSi2;所述第一金属硅化物层的厚度为10nm。
实施例2
参照附图1和附图2,一种氧化铪基铁电栅场效应晶体管的制备方法如下,所选衬底为p型掺杂Si。
步骤一:参照图1和图2-1,首先根据工艺流程11采用标准清洗工艺清洗衬底(1)。然后根据工艺流程12通过硅局部氧化(LOCOS)工艺形成隔离区(2),隔离区(2)外的区域定义为有源区。
步骤二:参照图1和图2-2,首先采用标准清洗工艺再次清洗衬底,去除有源区表面的氧化层,根据工艺流程13采用化学氧化法生长1nm的缓冲层(31),所述的缓冲层(31)的材料为SiO2
步骤三:参照图1和图2-2,根据工艺流程14采用金属有机物化学气相沉积工艺在步骤三形成的缓冲层(31)上形成厚度为10nm的掺杂氧化铪薄膜(32a),所述的掺杂氧化铪薄膜层材料为Hf0.5Zr0.5O2
步骤四:参照图1和图2-2,根据工艺流程15采用磁控溅射工艺在所述的掺杂氧化铪薄膜(32a)上沉积厚度为10nm的栅电极HfN电极(33);
步骤五:参照图1和图2-2,采用化学气相沉积工艺在步骤4所述的HfN电极上沉积厚度为50nm的薄膜电极(34),所述的薄膜电极(34)为多晶硅;
步骤六:参照图1和图2-3,根据工艺流程16采用反应离子刻蚀技术刻蚀步骤二至步骤五形成的多层薄膜结构;
步骤七:参照图1和图2-4,根据工艺流程17中的轻掺杂漏工艺(LDD),以步骤六形成的栅结构为掩模,采用离子注入方法,从栅结构两旁往衬底中注入As离子以形成低能量浅结轻掺n区域(n-)(51a);
步骤八:参照图1和图2-5,根据工艺流程18,首先采用化学气相沉积法在完成步骤七形成的衬底上沉积一层厚度为100nm的二氧化硅,随后用干法刻蚀工艺刻蚀掉这一层二氧化硅,由于各向异性,在栅结构的两旁保留了部分二氧化硅,形成侧墙(4);
步骤九:参照图1和图2-5,根据工艺流程19,在侧墙(4)完成后,采用离子注入技术,从侧墙两旁往衬底中注入磷离子以在侧墙两旁形成n型重掺杂源区和漏区(n+)(52a);
步骤十:参照图1和图2-6,根据工艺流程20,采用磁控溅射工艺在步骤五所形成的衬底上沉积厚度为50nm的电极金属Ti;
步骤十一:参照图1和图2-6,根据工艺流程21,将衬底进行快速热退火(RTA),退火温度为700℃,退火时间约60秒,退火在N2气氛中进行。
步骤十二:参照图1和图2-6,根据工艺流程22,采用湿法工艺刻蚀掉步骤十沉积的、而步骤十一退火未反应的接触金属,得到氧化铪基铁电栅场效应晶体管。
实施例3
参照附图1和附图2,一种氧化铪基铁电栅场效应晶体管的制备方法如下,所选衬底为p型SOI基板。
步骤一:参照图1和图2-1,首先根据工艺流程11采用标准清洗工艺清洗衬底(1)。然后根据工艺流程12,采用反应离子刻蚀工艺刻蚀隔离区(2)处的硅衬底,以在衬底上形成孤岛(Mesa)结构实现隔离,隔离区(2)外的区域定义为有源区。
步骤二:参照图1和图2-2,首先采用标准清洗工艺再次清洗衬底,去除有源区表面的氧化层,并根据工艺流程13采用热氧化工艺生长3nm的缓冲层(31),所述的缓冲层(31)的材料为SiON;首先采用上述热氧化工艺在衬底上生成2nm的SiO2,随后在NH3或N2和O2的混合气体中退火以形成3nm的SiON;
步骤三:参照图1和图2-2,根据工艺流程14采用采用原子层沉积工艺在步骤二形成的缓冲层(31)上形成厚度为12nm的掺杂氧化铪薄膜(32a),所述的掺杂氧化铪薄膜层材料为Hf0.5Zr0.5O2
步骤四:参照图1和图2-2,根据工艺流程15采用磁控溅射工艺在所述的掺杂氧化铪薄膜(32b)上沉积厚度为20nm的HfN0.5电极(33);
步骤五:参照图1和图2-2,采用磁控溅射工艺在步骤四所形成的HfN0.5电极上沉积厚度为30nm的薄膜电极(34),所述的薄膜电极6为TiN;
步骤六:参照图1和图2-3,根据工艺流程16采用反应离子刻蚀技术刻蚀步骤二至步骤五形成的多层薄膜结构,形成栅结构;
步骤七:参照图1和图2-5,根据工艺流程19,采用离子注入技术,从栅结构两旁往衬底注入P离子以形成n型重掺杂源区和漏区(n+)(52a);
步骤八:参照图1和图2-6,根据工艺流程20,采用磁控溅射工艺在步骤五所形成的衬底上沉积厚度为60nm的电极金属Co;
步骤九:参照图1和图2-6,根据工艺流程21,将衬底进行快速热退火(RTA),退火温度为500℃,退火时间约60秒,退火在N2气氛中进行。
步骤十:参照图1和图2-6,根据工艺流程22,采用湿法工艺刻蚀掉步骤十沉积的、而步骤十一退火未反应的接触金属,得到氧化铪基铁电栅场效应晶体管。
实施例4
参照附图1和附图2,一种氧化铪基铁电栅场效应晶体管的制备方法如下,所选衬底为n型掺杂Si。
步骤一:参照图1和图2-1,首先根据工艺流程11采用标准清洗工艺清洗衬底(1)。然后根据工艺流程12通过浅槽隔离(STI)技术在衬底上形成隔离区(2),隔离区(2)外的区域定义为有源区。
步骤二:参照图1和图2-2,首先采用标准清洗工艺再次清洗衬底,去除有源区表面的氧化层,根据工艺流程13采用原子层沉积工艺沉积5nm的缓冲层(31),所述的缓冲层(31)的材料为HfON;
步骤三:参照图1和图2-2,根据工艺流程14采用磁控溅射工艺在步骤三形成的缓冲层(31)上形成厚度为15nm的掺杂氧化铪薄膜(32a),所述的掺杂氧化铪薄膜层材料的掺杂元素为硅(Si),掺杂量为4%;
步骤四:参照图1和图2-2,根据工艺流程15采用原子层沉积工艺在所述的掺杂氧化铪薄膜(32b)上沉积厚度为30nm的HfN1.1电极(33);
步骤五:参照图1和图2-2,采用化学气相沉积工艺在步骤4所述的HfN1.1电极上沉积厚度为50nm的薄膜电极(34),所述的薄膜电极(34)为W;
步骤六:参照图1和图2-3,根据工艺流程16采用反应离子刻蚀技术刻蚀步骤二至步骤五形成的多层薄膜结构,形成栅结构;
步骤七:参照图1和图2-4,根据工艺流程17中的轻掺杂漏工艺(LDD),以步骤六形成的栅结构为掩模,采用离子注入方法,在栅结构两旁形成低能量浅结轻掺n区域(n-)(51a);
步骤八:参照图1和图2-5,根据工艺流程18,首先采用化学气相沉积法在完成步骤七形成的衬底上沉积一层厚度为200nm的二氧化硅,随后用反应离子刻蚀工艺刻蚀掉这一层二氧化硅,由于各向异性,在栅结构的两旁保留了部分二氧化硅,形成侧墙(4);
步骤九:参照图1和图2-5,根据工艺流程19,在侧墙8完成后,采用离子注入技术,在侧墙两旁形成n型重掺杂源区和漏区(n+)(52a);
步骤十:参照图1和图2-6,根据工艺流程20,采用磁控溅射工艺在步骤五所形成的衬底上沉积厚度为50nm的电极金属Ni;
步骤十一:参照图1和图2-6,根据工艺流程21,将衬底进行快速热退火(RTA),退火温度为1000℃,退火时间约1秒,退火在Ar气氛中进行。步骤十二:参照图1和图2-6,根据工艺流程22,采用湿法工艺刻蚀掉步骤十沉积的、而步骤十一退火未反应的接触金属,得到氧化铪基铁电栅场效应晶体管。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
在以上的描述中,对于各层的构图等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过现有技术中的各种手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替换和修改,这些替换和修改都应落在本发明的范围之内。
尽管已经详细描述了本发明的实施方式,但是应该理解的是,在不偏离本发明的精神和范围的情况下,可以对本发明的实施方式做出各种改变、替换和变更。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (9)

1.一种铁电栅场效应晶体管,其特征在于,包括以下结构:
衬底;
隔离区,对称设置在所述衬底的两端,其上表面不低于所述衬底的上表面,且底面高于所述衬底的底面;
栅结构,设置在所述衬底上表面的中部;
侧墙,设置所述栅结构外侧,其内表面紧贴所述栅结构;
源漏区,包括源区和漏区,由所述隔离区的内侧朝向所述衬底的中部延伸形成,其上表面与所述衬底齐平,底面高于所述隔离区的底面;
第一金属硅化物层,由所述隔离区的内侧朝向所述侧墙延伸形成,其上表面高于所述衬底,底面高于所述隔离区的底面,且所述第一金属硅化物层的长度小于所述源漏区长度;
第二金属硅化物层,设置在所述栅结构上表面,且其下表面紧贴所述栅结构;
其中,所述衬底为p型或n型掺杂的单晶硅或绝缘体上硅;所述的p型掺杂为掺杂元素硼(B);所述的n型为掺杂元素磷(P)或砷(As);
所述栅结构包括缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层以及薄膜电极层,所述缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层以及薄膜电极层由下至上依次层叠设置在所述衬底上表面的中部;
所述掺杂氧化铪基铁电薄膜层中的掺杂元素为锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的至少一种;
所述栅电极层的电极材料为HfNx,所述HfNx中的N原子数量为0<x≤1.1;
所述栅结构中缓冲层材料为SiO2、SiON、HfO2、HfON、HfSiON、铝掺杂的HfO2中的任意一种,所述缓冲层的厚度为0.7~10nm;所述掺杂氧化铪基铁电薄膜层的厚度为3~20nm;所述HfNx电极层的厚度为5~50nm;所述薄膜电极层的材料为多晶硅、非晶硅、W、TaN、TiN、HfNx中的任意一种,厚度为10~200nm,所述HfNx中的N原子数量为0<x≤1.1。
2.根据权利要求1所述的铁电栅场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1:清洗衬底;
S2:在所述衬底的两端对称设置隔离区,所述隔离区的上表面不低于所述衬底的上表面,且底面高于所述衬底的底面;
S3:在所述衬底上形成多层薄膜结构;
S4:刻蚀S3形成的多层薄膜结构,形成栅结构;进一步的,所述刻蚀工艺为反应离子刻蚀工艺;
S5:在所述衬底上、栅结构两旁采用轻掺杂漏工艺形成轻掺杂漏区;
S6:在所述栅结构两旁形成侧墙层,其内表面紧贴所述栅结构;
S7:在所述轻掺杂漏区形成掺杂的源漏区;进一步的,采用离子注入工艺,在所述侧墙两旁、轻掺杂漏区形成掺杂的源漏区;
S8:在S1-S7形成的器件结构上沉积电极金属;进一步的,采用的工艺为磁控溅射工艺;
S9:将S8所形成的器件结构进行快速热退火,以便在所述源漏区上方形成第一金属硅化物层;
S10:刻蚀掉S8沉积的、而S9退火未反应的电极金属,即得到所述的氧化铪基铁电栅场效应晶体管;进一步的,所述的刻蚀工艺为湿法刻蚀工艺。
3.根据权利要求2所述的铁电栅场效应晶体管的制备方法,其特征在于,
S3所述的形成多层薄膜结构的操作包括以下步骤:
S31:在所述衬底上形成缓冲层;所述形成缓冲层的工艺为化学氧化工艺、热氧化工艺或原子层沉积工艺;
S32:在所述缓冲层上形成掺杂氧化铪薄膜层;所述形成掺杂氧化铪薄膜层的工艺为原子层沉积工艺、金属有机物化学气相沉积工艺或磁控溅射工艺;
S33:在所述掺杂氧化铪薄膜层上形成栅电极层;所述形成栅电极层的工艺为磁控溅射工艺或化学气相沉积;
S34:在所述栅电极层上形成薄膜电极层;所述形成薄膜电极层的工艺为磁控溅射工艺、化学气相沉积工艺。
4.根据权利要求3所述的铁电栅场效应晶体管的制备方法,其特征在于,S31所述的缓冲层材料为SiON,形成工艺为热氧化工艺,具体包括:在所述衬底上表面形成SiO2薄膜,随后将其在NH3或N2和O2的混合气体中退火以形成SiON薄膜。
5.根据权利要求3所述的铁电栅场效应晶体管的制备方法,其特征在于,S32所述的原子层沉积工艺为掺杂Zr的原子层沉积工艺,具体包括:250~300℃时,以Hf[N(C2H5)CH3]4和Zr[N(C2H5)CH3]4为前驱体,按1:1的循环比例在所述缓冲层上形成Hf0.5Zr0.5O2薄膜。
6.根据权利要求2所述的铁电栅场效应晶体管的制备方法,其特征在于,S5所述形成方法为采用轻掺杂漏工艺;进一步,轻掺杂漏工艺包括以下步骤:以S4形成的结构为掩模,采用离子注入方法在所述结构两旁形成轻掺杂漏区。
7.根据权利要求2所述的铁电栅场效应晶体管的制备方法,其特征在于,S6所述的操作包括:采用化学气相沉积工艺在S5形成的器件结构上沉积绝缘介质层,所述绝缘介质层的材料为SiO2、Si3N4中的至少一种,然后采用干法工艺刻蚀所述绝缘介质层以形成侧墙。
8.根据权利要求2所述的铁电栅场效应晶体管的制备方法,其特征在于,S9所述的快速热退火操作中,还包括使得掺杂的氧化铪基薄膜层行成铁电相,即形成掺杂的氧化铪基铁电薄膜层。
9.根据权利要求2所述的铁电栅场效应晶体管的制备方法,其特征在于,S9所述的快速热退火操作中,退火温度为400~1000℃,退火时间为1~60秒;进一步的,所述快速热退火操作在真空或惰性气体中进行;所述惰性气体为N2或Ar。
CN201910234441.0A 2019-03-26 2019-03-26 一种铁电栅场效应晶体管及其制备方法 Active CN109962112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910234441.0A CN109962112B (zh) 2019-03-26 2019-03-26 一种铁电栅场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910234441.0A CN109962112B (zh) 2019-03-26 2019-03-26 一种铁电栅场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109962112A CN109962112A (zh) 2019-07-02
CN109962112B true CN109962112B (zh) 2021-04-27

Family

ID=67024969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910234441.0A Active CN109962112B (zh) 2019-03-26 2019-03-26 一种铁电栅场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109962112B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
CN112271255B (zh) * 2020-10-23 2023-06-09 湘潭大学 一种铁电电容器和存储单元及其制备方法
CN113421881B (zh) * 2021-05-26 2022-08-19 复旦大学 通过金属扩散调节铁电存储器表面层有效厚度的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060755A (en) * 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
JP2009016500A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置の製造方法
US8124513B2 (en) * 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
CN104299994B (zh) * 2013-07-16 2017-07-14 中芯国际集成电路制造(上海)有限公司 晶体管及晶体管的形成方法

Also Published As

Publication number Publication date
CN109962112A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
CN109950316B (zh) 一种氧化铪基铁电栅场效应晶体管及其制备方法
CN109980014B (zh) 一种后栅极铁电栅场效应晶体管及其制备方法
TWI411107B (zh) 高效能金氧半場效電晶體
CN106409909A (zh) 制造集成电路器件的方法
KR102494684B1 (ko) 강유전성 반도체 소자 및 이의 제조 방법
CN109727870A (zh) 半导体器件及其制造方法
CN109962112B (zh) 一种铁电栅场效应晶体管及其制备方法
JP4465413B1 (ja) 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
TW200921913A (en) Recessed-gate transistor device and mehtod of making the same
CN102498569B (zh) 双电介质三栅极场效晶体管
CN1877797A (zh) 随机存取存储器及其制造方法
US11387149B2 (en) Semiconductor device and method for forming gate structure thereof
US20130307045A1 (en) Non-Volatile Memories and Methods of Fabrication Thereof
CN110459611B (zh) 一种铁电场效应晶体管及其制备方法
TW200921854A (en) Non-volatile memory and method of manufacturing thereof
CN111799265B (zh) 一种三维nand型铁电场效应晶体管存储器及其制备方法
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
CN102544096B (zh) 金属氧化物半导体器件及其形成方法
CN102479812B (zh) 半导体器件及其制造方法
KR20210033346A (ko) 전자 소자 및 그 제조방법
WO2024055389A1 (zh) 半导体结构/栅极结构制备方法、半导体结构及栅极结构
US11855221B2 (en) Ferroelectric semiconductor device and method
WO2022142166A1 (zh) 半导体结构的制造方法和半导体结构
JP3970539B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant