CN111799265B - 一种三维nand型铁电场效应晶体管存储器及其制备方法 - Google Patents

一种三维nand型铁电场效应晶体管存储器及其制备方法 Download PDF

Info

Publication number
CN111799265B
CN111799265B CN202010622412.4A CN202010622412A CN111799265B CN 111799265 B CN111799265 B CN 111799265B CN 202010622412 A CN202010622412 A CN 202010622412A CN 111799265 B CN111799265 B CN 111799265B
Authority
CN
China
Prior art keywords
layer
silicon
thin film
germanium
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010622412.4A
Other languages
English (en)
Other versions
CN111799265A (zh
Inventor
曾斌建
周益春
廖敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202010622412.4A priority Critical patent/CN111799265B/zh
Publication of CN111799265A publication Critical patent/CN111799265A/zh
Application granted granted Critical
Publication of CN111799265B publication Critical patent/CN111799265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Abstract

本发明公开了一种三维NAND型铁电场效应晶体管存储器,包括:依次层叠设置的基底层、公共源极层、多个选择晶体管、叠构层,及贯穿叠构层的多个通道;所述多个选择晶体管中的每一个选择晶体管由选择栅电极层的一部分以及栅介质层和第一沟道层组成;所述叠构层包括多层相互交叠排布的隔离层和栅电极层;多个通道设置在所述多个选择晶体管的正上方,每个所述通道的内壁上依次设置有缓冲层、铁电薄膜层、第二沟道层和填充层,第二沟道层的底部与第一沟道层的顶端紧密相连,所述栅电极层与缓冲层、铁电薄膜层和第二沟道层形成多个铁电场效应晶体管串联的存储单元串。该存储器可以提升器件的疲劳性能并改善器件之间的差异性。

Description

一种三维NAND型铁电场效应晶体管存储器及其制备方法
技术领域
本发明涉及存储器技术领域,尤其涉及一种三维NAND型铁电场效应晶体管存储器及其制备方法。
背景技术
铁电场效应晶体管(FeFET)是以铁电薄膜材料替代场效应晶体管(MOSFET)中的栅介质层,通过改变铁电薄膜材料的极化方向来控制沟道电流的导通和截止,从而实现信息的存储。FeFET存储器具有非易失性、低功耗、读写速度快等优点,且单元结构简单,理论存储密度大。特别地,FeFET可以实现三维(3D)集成,即3D NAND FeFET,被认为是最有潜力的高密度新型存储器之一。
但是,现有3D NAND FeFET存储器还存在下述不足:第一,铁电薄膜层与多晶硅栅电极直接接触,制备过程中易生成界面层,且较难控制界面层的质量,从而影响铁电薄膜层及其器件的均一性和电学性能;第二,铁电薄膜层与沟道直接接触,在制备过程中产生较多界面缺陷,使得器件的疲劳性能较差,器件之间的阈值电压和亚阈值摆幅差异较大,因而难以满足高可靠器件的应用要求。
发明内容
(一)发明目的
本发明的目的是提供一种三维NAND型铁电场效应晶体管存储器及其制备方法,以解决现有技术三维NAND型FeFET存储器存在疲劳性能差和器件之间性能差异性较大问题。
(二)技术方案
为解决上述问题,本发明的第一方面提供了一种三维NAND型铁电场效应晶体管存储器,包括:依次层叠设置的基底层、公共源极层、多个选择晶体管、叠构层,及贯穿所述叠构层的多个通道;所述多个选择晶体管中的每一个选择晶体管由选择栅电极层的一部分以及栅介质层和第一沟道层组成;所述叠构层包括多层相互交叠排布的隔离层和栅电极层;所述多个通道设置在所述多个选择晶体管的正上方,所述通道的内壁上依次设置有缓冲层、铁电薄膜层、第二沟道层和填充层,所述第二沟道层的底部与所述第一沟道层的顶端紧密相连,所述栅电极层与所述缓冲层、所述铁电薄膜层和所述第二沟道层形成多个铁电场效应晶体管串联的存储单元串。
进一步地,所述基底层为半导体衬底。
进一步地,所述半导体衬底的材料为硅、锗、硅锗或砷化镓。
进一步地,所述公共源极层为重掺杂的半导体材料,且与所述基底层形成pn结。
进一步地,所述隔离层为二氧化硅(SiO2)或介电常数比二氧化硅更小的绝缘材料。
进一步地,所述栅电极层为重掺杂的多晶硅,氮化物金属电极,钨(W)中的任一种。
进一步地,所述栅介质层的材料为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)及二氧化锗(GeO2)中的一种或多种的组合。
进一步地,所述缓冲层的材料为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)及二氧化锗(GeO2)中的一种或多种。
进一步地,所述铁电薄膜层为二氧化铪(HfO2)、掺杂的二氧化铪(HfO2)、二氧化锆(ZrO2)或掺杂的二氧化锆(ZrO2)。
进一步地,所述第一和第二沟道层的材料为多晶硅、多晶锗、多晶硅锗、掺杂的多晶硅、掺杂的多晶锗或掺杂的多晶硅锗。
进一步地,所述填充层的材料包括二氧化硅(SiO2)、氮化硅(Si3N4)和氮氧化硅(SiON)。
根据本发明的另一个方面,提供一种三维NAND型铁电场效应晶体管存储器制备方法,包括:提供具有多个选择晶体管的基底;在所述多个选择晶体管的上面形成由多层相互交叠排布的隔离层和栅电极层组成的叠构层;在所述多个选择晶体管的正上方刻蚀出多个通孔,所述多个通孔中的每个通孔均垂直贯穿所述叠构层;在所述通孔的内壁依次沉积缓冲层、铁电薄膜层和牺牲层;进行热处理,然后采用湿法刻蚀去除所述牺牲层;采用刻蚀的方法去除沉积在所述通孔底部的所述铁电薄膜层和所述缓冲层,然后在所述通孔中所述铁电薄膜层的内壁上依次沉积第二沟道层和填充层以充满所述通孔,得到三维NAND型铁电场效应晶体管存储器。
进一步地,所述牺牲层为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化铪(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、二氧化锗(GeO2)、非晶硅、多晶硅、氮化铪(HfN)、氮化钛(TiN)、氮化钽(TaN)、氮化锆(ZrN)中的一种或多种,牺牲层的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
进一步地,热处理方式为快速热退火(RTA)。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果:
本发明的存储器在铁电薄膜层与控制栅电极层之间设置缓冲层可以避免铁电薄膜层与控制栅电极层的直接接触、元素扩散和化学反应;并且,设置的缓冲层可以作为铁电薄膜层生长的种子层或应力调控层,促进铁电薄膜层结晶、生成铁电相,从而提升铁电薄膜层的性能,而且还可以有效地降低漏电流,提升FeFET存储器的保持性能;另外,本发明在多晶沟道层中增加了填充层,相当于减少了器件中多晶沟道层的体积,这可以减少多晶沟道层中的缺陷,有助于提升器件的疲劳性能和改善器件之间的差异性;
本发明提供的制备方法,引入牺牲层工艺,可以避免制备过程中铁电薄膜层与多晶沟道层的直接接触、元素扩散和化学反应,还可以作为铁电薄膜层生长的种子层或应力调控层,促进铁电薄膜层结晶、生成铁电相,从而保障铁电薄膜层及其存储器的质量和性能。并且,本发明提供的FeFET存储器结构较简单,且制备方法中涉及到的都是现有非常成熟的工艺,可以实现低成本制造。
附图说明
图1是根据本发明第一实施方式的三维NAND型铁电场效应晶体管存储器结构示意图;
图2-图8是根据本发明另一方面提供一可选实施方式的三维NAND型铁电场效应晶体管存储器制作过程结构变化的示意图。
附图标记:
1:基底层;2:公共源极层;3a:选择隔离层;3b-3h:隔离层;4a:选择栅电极;4b-4g:栅电极层;5:存储单元串;6:选择晶体管;7:栅介质层;8:第一沟道层;9:缓冲层;10:铁电薄膜层;11:第二沟道层;12:填充层;13:通孔;14:牺牲层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1所示,在本发明实施例的第一方面,提供了一种三维NAND型铁电场效应晶体管存储器,包括:
依次层叠设置的基底层1、公共源极层2、多个选择晶体管6、叠构层,及贯穿所述叠构层的多个通道;
所述多个选择晶体管6中的每一个选择晶体管由选择栅电极层4a的一部分以及栅介质层7和第一沟道层8组成,图1中仅展示2个选择晶体管6;
所述叠构层包括多层相互交叠排布的隔离层和栅电极层,图1中仅展示7层隔离层3b-3h和6层栅电极层4b-4g,相邻两个隔离层之间都设有栅电极,比如隔离层3b和3c之间设有栅电极层4b,相邻两个栅电极之间都设有隔离层,比如栅电极4b和4c之间设有隔离层3c;
所述多个通道设置在所述多个选择晶体管6的正上方,所述通道的内壁上依次设置有缓冲层9、铁电薄膜层10、第二沟道层11和填充层12,所述第二沟道层11的底部与所述第一沟道层8的顶端紧密相连,所述栅电极层4b-4g与所述缓冲层9、所述铁电薄膜层10和所述第二沟道层11形成多个铁电场效应晶体管串联的存储单元串5,图1中仅展示2个存储单元串5。
上述实施例的存储器在铁电薄膜层10与栅电极层4b-4g之间设置缓冲层9可以避免铁电薄膜层10与栅电极层4b-4g的直接接触、元素扩散和化学反应;并且,设置的缓冲层9可以作为铁电薄膜层10生长的种子层或应力调控层,促进铁电薄膜层10结晶、生成铁电相,从而提升铁电薄膜层10的性能,而且还可以有效地降低漏电流,提升FeFET存储器的保持性能;另外,本发明在第二沟道层11中增加了填充层12,相当于减少了第二沟道层11的体积,这可以减少第二沟道层11中的缺陷,有助于提升存储器的疲劳性能和改善存储单元之间的差异性。
可选的,基底层1为半导体衬底。
可选的,半导体衬底的材料为硅、锗、硅锗或砷化镓。
可选的,公共源极层2与基底层1形成pn结。可选的,若基底为p型半导体,则公共源极为重掺杂n型半导体。
可选的,选择隔离层3a和隔离层3b-3h的材料相同,为二氧化硅(SiO2)或介电常数比二氧化硅(SiO2)更小的绝缘材料。
可选的,选择栅电极4a和栅电极层4b-4g的材料相同,为重掺杂的多晶硅,氮化物金属电极,钨(W)中的任一种。
可选的,栅介质层7的材料为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)及二氧化锗(GeO2)中的一种或多种的组合。
可选的,缓冲层9的材料为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)及二氧化锗(GeO2)中的一种或多种。
可选的,铁电薄膜层10为二氧化铪(HfO2)、掺杂的二氧化铪(HfO2)、二氧化锆(ZrO2)或掺杂的二氧化锆(ZrO2)。其中,掺杂元素为硅、铝、锆、镧、铈、锶、镥、钆、钪、钕、锗、氮中的一种或多种的组合。
可选的,第一沟道层8和第二沟道层11相同或不同,为多晶硅、多晶锗、多晶硅锗、掺杂的多晶硅、掺杂的多晶锗或掺杂的多晶硅锗。掺杂元素为硼、磷和砷中的一种或多种。
可选的,填充层12的材料包括二氧化硅(SiO2)、氮化硅(Si3N4)和氮氧化硅(SiON)。
如图2-8所示,在本发明实施例的另一个方面,提供一种三维NAND型铁电场效应晶体管存储器制备方法,包括:
S1:提供具有多个选择晶体管6的基底1;即首先通过离子注入方式在基底1上形成公共源极2;然后通过沉积和刻蚀工艺在公共源极2上形成多个选择晶体管6;
S2:在所述多个选择晶体管6的上面形成由多层相互交叠排布的隔离层3b-3h和栅电极层4b-4g组成的叠构层;即在选择晶体管6上方依此交叠沉积所述隔离层(3b-3h)和所述栅电极层4b-4g形成叠构层;
S3:在所述多个选择晶体管6的正上方刻蚀出多个通孔13,所述多个通孔13中的每个通孔均贯穿所述叠构层;即采用干法刻蚀工艺在所述隔离层3b-3h和所述栅电极层4b-4g刻蚀出第一通孔13;
S4:在所述通孔13的内壁依次沉积缓冲层9、铁电薄膜层10和牺牲层14;
S5:进行热处理,然后采用湿法刻蚀去除所述牺牲层14;
S6:采用刻蚀的方法去除沉积在所述通孔13底部的所述铁电薄膜层10和所述缓冲层9,然后在所述通孔13中所述铁电薄膜层10的内壁上依次沉积第二沟道层11和填充层12以充满所述通孔13,得到三维NAND型铁电场效应晶体管存储器。
上述实施例制备方法,引入牺牲层14工艺,可以避免制备过程中铁电薄膜层10与第二沟道层12的直接接触、元素扩散和化学反应,还可以作为铁电薄膜层10生长的种子层或应力调控层,促进铁电薄膜层10结晶、生成铁电相,从而保障铁电薄膜层10及其存储器的质量和性能。并且,本发明提供的FeFET存储器结构较简单,且制备方法中涉及到的都是现有非常成熟的工艺,可以实现低成本制造。
可选的,所述牺牲层14为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)、非晶硅、多晶硅、氮化铪(HfN)、氮化钛(TiN)、氮化钽(TaN)、氮化锆(ZrN)中的一种或多种,牺牲层14的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
可选的,热处理方式为快速热退火(RTA),退火温度为400℃-1000℃,热处理的作用是使铁电薄膜层10形成铁电相,具有铁电性能;铁电相为正交相Pca21
可选的,通过沉积和刻蚀工艺在公共源极2上形成多个选择晶体管6包括:
在公共源极2上依次沉积选择隔离层3a和选择栅电极层4a;
在选择隔离层3a和选择栅电极层4a上刻蚀出第三通孔,第三通孔贯穿选择隔离层3a和选择栅电极层4a;
在第三通孔的内壁上沉积栅介质层7、第一沟道层8,以充满第三通孔形成选择晶体管6。
优选的,选择隔离层3a为SiO2或介电常数比SiO2更小的绝缘材料,选择隔离层3a的沉积工艺为化学气相沉积法、溅射法、原子层沉积法中的任意一种。
优选的,选择栅电极层4a为重掺杂的多晶硅、氮化物金属电极和钨中的任一种。其中,选择栅电极层4a的沉积工艺为化学气相沉积法、溅射法、原子层沉积法和金属有机物气相沉积法中的任意一种。
优选的,栅介质层7为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、二氧化锗(GeO2)中的一种或多种,栅介质层7的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
优选的,第一沟道层8为多晶硅(Si)、多晶锗(Ge)、多晶硅锗(SiGe),或掺杂的多晶硅(Si)、掺杂的多晶锗(Ge)、掺杂的多晶硅锗(SiGe),掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。第一沟道层8的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
优选的,第一沟道层8的制备工艺为:首先沉积第一沟道层材料使其与选择隔离层3a的上表面齐平;然后采用离子注入的方法向第一沟道层材料中注入离子,所注入离子根据公共源极2确定;最后沉积第一沟道层材料使其充满通孔。
优选的,去除沉积在选择栅电极层4a上的栅介质层7和第一沟道层8的刻蚀方法为湿法刻蚀、干法刻蚀和化学机械抛光法(CMP)中的一种或多种。
优选的,隔离层3b-3h为SiO2或介电常数比SiO2更小的绝缘材料,隔离层3b-3h的沉积工艺为化学气相沉积法(CVD)、溅射法(sputtering)、原子层沉积法(ALD)中的任一种。
优选的,栅电极层4b-4g为重掺杂的多晶硅,氮化物金属电极,钨(W)中的任一种,栅电极层4b-4g的沉积工艺为化学气相沉积法(CVD)、溅射法(sputtering)、原子层沉积法(ALD)和金属有机物化学气相沉积法(MOCVD)中的任一种。
优先的,铁电薄膜层10可以为二氧化铪(HfO2)或掺杂的HfO2,掺杂元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)等中的一种或多种,还可以为二氧化锆(ZrO2)以及掺杂的ZrO2,铁电薄膜层10的沉积工艺为化学气相沉积法(CVD)或原子层沉积(ALD)。
优选的,缓冲层9为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、二氧化锗(GeO2)中的一种或多种,缓冲层9的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
优选的,牺牲层14为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、二氧化锗(GeO2)、非晶硅、多晶硅、氮化铪(HfN)、氮化钛(TiN)、氮化钽(TaN)、氮化锆(ZrN)等中的一种或多种,牺牲层14的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
优选的,热处理为快速热退火(RTA),退火温度为400℃-1000℃,热处理的作用是使铁电薄膜层10形成铁电相,具有铁电性能;铁电相为正交相Pca21
优选的,第二沟道层11为多晶硅(Si)、多晶锗(Ge)、多晶硅锗(SiGe),或掺杂的多晶硅(Si)、掺杂的多晶锗(Ge)、掺杂的多晶硅锗(SiGe),掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种,第二沟道层11的沉积方法为化学气相沉积法(CVD)或原子层沉积法(ALD)。
优选的,填充层12包括但不限于SiO2、SiON和Si3N4,填充层12的沉积方法为化学气相沉积法(CVD)或原子层沉积法(ALD)。
本发明旨在保护一种三维NAND型铁电场效应晶体管存储器及其制备方法,包括:依次层叠设置的基底层1、公共源极层2、多个选择晶体管6、叠构层,及贯穿所述叠构层的多个通道;所述多个选择晶体管6中的每一个选择晶体管由选择栅电极层4a的一部分以及栅介质层7和第一沟道层8组成;所述叠构层包括多层相互交叠排布的隔离层和栅电极层;所述多个通道设置在所述多个选择晶体管6的正上方,所述通道的内壁上依次设置有缓冲层9、铁电薄膜层10、第二沟道层11和填充层12,所述第二沟道层11的底部与所述第一沟道层8的顶端紧密相连,所述栅电极层与所述缓冲层9、所述铁电薄膜层10和所述第二沟道层11形成多个铁电场效应晶体管串联的存储单元串5。该存储器在铁电薄膜层10与栅电极层之间设置缓冲层9可以避免铁电薄膜层10与栅电极层的直接接触、元素扩散和化学反应;并且,设置的缓冲层9可以作为铁电薄膜层10生长的种子层或应力调控层,从而提升铁电薄膜层10的性能,而且还可以有效地降低漏电流,提升FeFET存储器的保持性能;另外,本发明在所述三维NAND型铁电场效应晶体管存储器的制备方法中引入牺牲层14工艺,可以避免制备过程中铁电薄膜层10与第二沟道层12的直接接触、元素扩散和化学反应,从而保障铁电薄膜层10及其存储器的质量和性能。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种三维NAND型铁电场效应晶体管存储器,其特征在于,包括:
依次层叠设置的基底层(1)、公共源极层(2)、多个选择晶体管(6)、叠构层,及垂直贯穿所述叠构层的多个通道;
所述多个选择晶体管(6)中的每一个选择晶体管由选择栅电极层(4a)的一部分以及栅介质层(7)和第一沟道层(8)组成;
所述叠构层包括多层相互交叠排布的隔离层和栅电极层;
所述多个通道设置在所述多个选择晶体管(6)的正上方,所述通道的内壁上依次设置有缓冲层(9)、铁电薄膜层(10)、第二沟道层(11)和填充层(12),所述第二沟道层(11)的底部与所述第一沟道层(8)的顶端紧密相连,所述栅电极层与所述缓冲层(9)、所述铁电薄膜层(10)和所述第二沟道层(11)形成多个铁电场效应晶体管串联的存储单元串(5)。
2.根据权利要求1所述的三维NAND型铁电场效应晶体管存储器,其特征在于,所述基底层(1)的材料为硅、锗、硅锗或砷化镓。
3.根据权利要求1所述的三维NAND型铁电场效应晶体管存储器,其特征在于,所述隔离层为二氧化硅或介电常数比二氧化硅更小的绝缘材料,所述栅电极层;为重掺杂的多晶硅,氮化物金属电极和钨中的任一种。
4.根据权利要求1所述的三维NAND型铁电场效应晶体管存储器,其特征在于,所述缓冲层(9)的材料为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)及二氧化锗(GeO2)中的一种或多种。
5.根据权利要求1所述的三维NAND型铁电场效应晶体管存储器,其特征在于,所述铁电薄膜层(10)为二氧化铪(HfO2)、掺杂的二氧化铪(HfO2)、二氧化锆(ZrO2)或掺杂的二氧化锆(ZrO2),其中,掺杂的二氧化铪(HfO2)中掺杂元素包括硅、铝、锆、镧、铈、锶、镥、钆、钪、钕、锗和氮中的一种或多种。
6.根据权利要求1所述的三维NAND型铁电场效应晶体管存储器,其特征在于,所述第一沟道层(8)和所述第二沟道层(11)的材料为多晶硅、多晶锗、多晶硅锗、掺杂的多晶硅、掺杂的多晶锗和掺杂的多晶硅锗中的任一种,掺杂元素为硼、磷和砷中的一种或多种。
7.根据权利要求1所述的三维NAND型铁电场效应晶体管存储器,其特征在于,所述填充层(12)的材料为二氧化硅(SiO2)、氮化硅(Si3N4)和氮氧化硅(SiON)中的任一种。
8.一种如权利要求1-7任一项所述的三维NAND型铁电场效应晶体管存储器的制备方法,其特征在于,包括:
S1,提供具有多个选择晶体管(6)的基底层 (1);
S2,在所述多个选择晶体管(6)的上面形成由多层相互交叠排布的隔离层和栅电极层组成的叠构层;
S3,在所述多个选择晶体管(6)的正上方刻蚀出多个通孔,所述多个通孔中的每个通孔均垂直贯穿所述叠构层;
S4,在所述通孔的内壁依次沉积缓冲层(9)、铁电薄膜层(10)和牺牲层(14);
S5,进行热处理,然后采用湿法刻蚀去除所述牺牲层(14);
S6,采用刻蚀的方法去除沉积在所述通孔底部的所述铁电薄膜层(10)和所述缓冲层(9),然后在所述通孔中所述铁电薄膜层(10)的内壁上依次沉积第二沟道层(11)和填充层(12)以充满所述通孔,得到三维NAND型铁电场效应晶体管存储器。
9.根据权利要求8所述的三维NAND型铁电场效应晶体管存储器的制备方法,其特征在于,所述牺牲层(14)为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)、非晶硅、多晶硅、氮化铪(HfN)、氮化钛(TiN)、氮化钽(TaN)、氮化锆(ZrN)中的一种或多种,牺牲层(14)的沉积工艺为化学气相沉积法(CVD)或原子层沉积法(ALD)。
10.根据权利要求8所述的三维NAND型铁电场效应晶体管存储器的制备方法,其特征在于,热处理方式为快速热退火(RTA),退火温度为400℃~1000℃。
CN202010622412.4A 2020-06-30 2020-06-30 一种三维nand型铁电场效应晶体管存储器及其制备方法 Active CN111799265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010622412.4A CN111799265B (zh) 2020-06-30 2020-06-30 一种三维nand型铁电场效应晶体管存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010622412.4A CN111799265B (zh) 2020-06-30 2020-06-30 一种三维nand型铁电场效应晶体管存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111799265A CN111799265A (zh) 2020-10-20
CN111799265B true CN111799265B (zh) 2021-06-04

Family

ID=72810845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010622412.4A Active CN111799265B (zh) 2020-06-30 2020-06-30 一种三维nand型铁电场效应晶体管存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111799265B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490248B (zh) * 2020-12-03 2022-10-21 中国科学院微电子研究所 铁电浮栅存储器单元串及制备方法
KR20230137467A (ko) * 2021-03-22 2023-10-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711522B2 (en) * 2014-10-03 2017-07-18 Sandisk Technologies Llc Memory hole structure in three dimensional memory
KR102239596B1 (ko) * 2017-06-13 2021-04-12 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
CN114050162A (zh) * 2018-03-05 2022-02-15 湘潭大学 一种铁电存储器及其制备方法

Also Published As

Publication number Publication date
CN111799265A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
JP7097952B2 (ja) 高バンド・ギャップ材料を含むストリング・ドライバを備えたデバイス及びシステム、並びに形成の方法
US20200227727A1 (en) High Power Lithium Ion Battery and the Method to Form
US8304823B2 (en) Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US20200357822A1 (en) Three-dimensional ferroelectric random-access memory (feram)
KR102494684B1 (ko) 강유전성 반도체 소자 및 이의 제조 방법
US20230147421A1 (en) Three-Dimensional Ferroelectric Random-Access Memory (FeRAM)
CN111799263A (zh) 一种三维nand铁电存储器及其制备方法
CN106169472A (zh) 具有多个栅结构的半导体器件
US20180350940A1 (en) Ferroelectric memory device
US11410813B2 (en) Semiconductor device with a booster layer and method for fabricating the same
US20130256777A1 (en) Three dimensional floating gate nand memory
CN105374757B (zh) 半导体器件及其制造方法
CN111799265B (zh) 一种三维nand型铁电场效应晶体管存储器及其制备方法
CN110911417B (zh) 三维存储器及其制造方法
KR20210082262A (ko) 에피택셜 강유전성 메모리 요소들을 포함하는 3차원 메모리 디바이스 및 그 형성 방법
US11056580B2 (en) Semiconductor device and manufacturing method thereof
WO2022000843A1 (zh) U形铁电场效应晶体管存储单元串、存储器及制备方法
US20230062718A1 (en) Three-dimensional ferroelectric random-access memory (feram)
CN109962112B (zh) 一种铁电栅场效应晶体管及其制备方法
US11469232B2 (en) Epitaxial silicon within horizontal access devices in vertical three dimensional (3D) memory
WO2022000842A1 (zh) 一种存储单元、存储器及存储器的制备方法
CN111799278B (zh) 一种三维铁电存储器及其制备方法
CN111799264B (zh) 一种三维沟槽型铁电存储器及其制备方法
CN112164699B (zh) 一种三维结构的nand铁电存储单元及其制备方法
WO2023040140A1 (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant