CN112164699B - 一种三维结构的nand铁电存储单元及其制备方法 - Google Patents
一种三维结构的nand铁电存储单元及其制备方法 Download PDFInfo
- Publication number
- CN112164699B CN112164699B CN202011027562.7A CN202011027562A CN112164699B CN 112164699 B CN112164699 B CN 112164699B CN 202011027562 A CN202011027562 A CN 202011027562A CN 112164699 B CN112164699 B CN 112164699B
- Authority
- CN
- China
- Prior art keywords
- layer
- ferroelectric
- buffer layer
- channel
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000002425 crystallisation Methods 0.000 claims abstract description 11
- 230000008025 crystallization Effects 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 196
- 239000000463 material Substances 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 12
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 8
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 42
- 239000010408 film Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种三维结构的NAND铁电存储单元及其制备方法，其中，铁电存储单元包括：由内至外依次设置的氧化物绝缘层、沟道层、沟道缓冲层、铁电层和栅极缓冲层和栅极；沟道层和铁电层之间设置有沟道缓冲层；和/或，铁电层和栅极之间设置有栅极缓冲层。本发明的存储单元，缓冲层具有以下作用：1.可诱导铁电薄膜结晶生成铁电相；2.可减小统一退火结晶时沟道层和铁电层不同结晶特性造成的不利影响，提高沉积薄膜的质量和均一性；3.缓冲层可以提高沟道层的界面性能，并减小漏电流，提高器件抗疲劳性能。故，缓冲层可整体提高三维结构中存储单元的存储性能和均一性，增大存储单元的存储窗口、提高存储单元的疲劳性能并提升多个晶体管存储性能的均一性。
Description
技术领域
本发明设计半导体存储器和集成技术领域，特别涉及一种三维结构的NAND铁电存储单元及其制备方法。
背景技术
新型氧化铪基铁电场效应晶体管(FeFET)是一种利用氧化铪基铁电材料两种极化状态实现沟道调控的新型非易失性存储器。相比于其他传统铁电材料，如PZT和SBT等，氧化铪材料具有CMOS工艺兼容性、high-K特性和更高的集成度。自2011年有报道称在氧化铪基材料中发现了铁电性，多个国家的组织和单位陆续进入此项研究工作。然而，目前所制备出来的器件主要是平面结构，三维结构的氧化铪基FeFET还鲜有报道。随着器件尺寸的进一步缩小所带来的集成问题及材料可靠性问题，三维集成已经成为提高存储器存储密度的一个重要途径。对于现有报道三维结构的氧化铪基FeFET，研究发现，对于同一批制备出来的存储单元，其存储性能具有较大差异，具体表现为：低阈值电压状态下的阈值电压分布不均匀、器件的疲劳和保持性能差异大。电学表征表明，这种存储单元的不均匀性可能来源于铁电层与多晶硅沟道统一退火结晶时结晶生长动力学、界面缺陷产生及分布和电荷捕获差异的共同作用。另一个问题是，当前器件的一个主要短板是其疲劳性能≤105cycling，目前主流的观点是其沟道与铁电材料的界面在循环电场下存在着一个界面层退化问题。当在栅极施加交替写入和擦除脉冲时，这种三维存储单元的不均匀性随工作循环次数的增加将变得更加明显。
发明内容
(一)发明目的
本发明的目的是提供一种提高三维结构中NAND铁电存储单元存储性能和均一性的方法，并提供制备方法。
(二)技术方案
为解决上述问题，本发明的第一方面提供了一种三维结构的NAND铁电存储单元，包括：由内至外依次设置的氧化物绝缘层、沟道层、沟道缓冲层、铁电层和栅极；所述沟道层和所述铁电层之间设置有沟道缓冲层；和/或，所述铁电层和所述栅极之间设置有栅极缓冲层。
进一步地，所述栅极沿所述栅极缓冲层或所述铁电层的长度方向设置有多个；相邻所述栅极之间设置有绝缘层。
进一步地，所述栅极缓冲层的长度方向上一端的所述栅极的远离所述绝缘层的一侧设置有保护层。
进一步地，所述保护层设置有一层或多层。
进一步地，所述沟道缓冲层和所述栅极缓冲层(6)由high-K材料或其它绝缘氧化物材料制成；优选的，所述绝缘氧化物材料为high-K材料。
进一步地，所述沟道缓冲层和所述栅极缓冲层为单层结构或者双层结构；所述单层结构为非晶或多晶制成；所述双层结构的为一层非晶，一层多晶，或两层不同材料的多晶层。
进一步地，所述铁电层由铁电材料制成；所述铁电材料包括Hf0.5Zr0.5O2材料或掺杂氧化铪材料；所述掺杂元素包括Zr、Y、Al、Gd和Si。
本发明的第二方面提供了一种NAND铁电存储单元的制备方法，包括：基底上依次交替沉积多层绝缘层和栅极；在所述交替沉积多层绝缘层和栅极上沉积氧化硅保护层和氧化铝保护层，完成堆叠栅；在所述堆叠栅上刻蚀预设尺寸的通孔直达所述基底；在所述通孔的内壁上依次沉积栅极缓冲层、铁电层、沟道缓冲层、沟道层和氧化物绝缘层；或，栅极缓冲层、铁电层、沟道层和氧化物绝缘层；或，铁电层、沟道缓冲层、沟道层和氧化物绝缘层。
进一步地，制备方法还包括：在所述通孔远离所述基底的一端上沉积源极。
进一步地，在沉积栅极缓冲层、铁电层和沟道缓冲层后，沉积刻蚀保护层。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果：
通过本发明的存储单元，在铁电层的一侧或两侧设置沟道缓冲层或栅极缓冲层或沟道缓冲层和栅极缓冲层，第一方面可以诱导铁电薄膜结晶生成铁电相；第二方面可以减小统一退火结晶时沟道层和铁电层不同结晶特性造成的不利影响，提高沉积薄膜的质量和均一性；第三方面缓冲层可以提高沟道层的界面性能，并减小漏电流，提高器件抗疲劳性能。因此，缓冲层可以整体提高三维结构中存储单元的存储性能和均一性，具体是增大了存储单元的存储窗口、提高存储单元的疲劳性能并提升多个晶体管存储性能的均一性。
附图说明
图1是本发明实施例1提供的三维结构的NAND铁电存储单元的剖面结构示意图；
图2是是发明实施例2提供的三维结构的NAND铁电存储单元的制作方法的流程图；
图3～图11是发明实施例2提供的三维结构的NAND铁电存储单元的制作示意图。
附图标记：
1：基底；2：绝缘层；3：栅极；4：氧化硅保护层；5：氧化铝保护层；6：栅极缓冲层；7：刻蚀保护层；8：铁电层；9：沟道缓冲层；10：沟道；11：氧化物绝缘层；12：漏极；13：金属线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
图1是本发明实施例1提供的三维结构的NAND铁电存储单元的剖面结构示意图。
如图1所示，本实施例提供了一种NAND铁电存储单元，包括：由内至外依次设置的氧化物绝缘层、沟道层、沟道缓冲层、铁电层和栅极；所述沟道层和所述铁电层之间设置有沟道缓冲层；和/或，所述铁电层和所述栅极之间设置有栅极缓冲层。具体是氧化物绝缘层、沟道层、沟道缓冲层、铁电层和栅极缓冲层；或，氧化物绝缘层、沟道层、铁电层和栅极缓冲层；或，氧化物绝缘层、沟道层、沟道缓冲层和铁电层。
本实施例的存储单元，设置沟道缓冲层或栅极缓冲层或沟道缓冲层和栅极缓冲层，第一方面可以诱导铁电薄膜结晶生成铁电相；第二方面可以减小统一退火结晶时沟道层和铁电层不同结晶特性造成的不利影响，提高沉积薄膜的质量和均一性；第三方面缓冲层可以提高沟道层的界面性能，并减小漏电流，提高器件抗疲劳性能。因此，缓冲层可以整体提高三维结构中存储单元的存储性能和均一性，具体是增大了存储单元的存储窗口、提高存储单元的疲劳性能并提升多个晶体管存储性能的均一性。
具体的，可选择n型Si基底充当源极；漏极与柱状环形结构和绝缘层的另一侧连接，可选择重掺杂n型多晶硅当做漏极。
可选的，所述栅极沿所述栅极缓冲层的长度方向设置有多个；相邻所述栅极之间设置有绝缘层。其中，栅极和绝缘层设置有n+2个，与柱状环形结构形成TOP选择晶体管、n个控制晶体管和Bottom选择晶体管。每个栅极连接一跟金属线。栅极可为50nm-1μm的掺杂多晶硅栅极，绝缘层可为30nm的SiO2绝缘层。其中，n个中间控制晶体管用于存储信息。
可选的，所述栅极缓冲层的长度方向上一端的所述栅极的远离所述绝缘层的一侧设置有保护层。保护层充当绝缘和阻挡的作用，减小源极掺杂元素扩散至堆叠栅极。可选的，所述保护层可设置有两层，包括氧化硅保护层和氧化铝保护层。具体来说，氧化硅保护层为20nm、氧化铝保护层也为为20nm。
可选的，所述沟道缓冲层和所述栅极缓冲层由绝缘氧化物材料制成，优选为由high-K材料制成。
进一步可选的，所述沟道缓冲层和所述栅极缓冲层为单层结构或者双层结构；所述单层结构为非晶或多晶制成；所述双层结构的为一层非晶，一层多晶，或两层不同材料的多晶层。其中，缓冲层材料为Al2O3、ZrO2、HfO2、La2O3、Y2O3或者是N、Si、Al、Ti、Ta和La单一元素掺杂或两种以上元素掺杂的HfO2，或者是其它氧化物绝缘层，厚度为0.5-3nm；优选为2nm，如果缓冲层是结晶层，薄膜太薄不能充分结晶导致无法发挥其作用，且无论是结晶或非晶，太薄的薄膜易受元素扩散的影响，导致无法发挥充分作用：太厚，薄膜内部形成退极化场，降低存储窗口，中等厚度2nm能充分发挥作用。
可选的，所述铁电层由铁电材料制成；所述铁电材料包括Hf0.5Zr0.5O2材料或掺杂氧化铪材料；所述掺杂元素包括Zr、Y、Al、Gd和Si等；所述铁电层的厚度为3-30nm。优选为10nm，薄膜铁电性受表面能影响，厚度为10nm有利于薄膜产生铁电性。
在本实施例中，采用硅基材料为漏极、源极、栅极、沟道，改善多次退火产生的热收支，消除应力，其中，热收支即表示冷却时因热膨胀系数差异带来的内应力。
需要说明的是，本发明实施例提出的一种垂直结构的NAND铁电存储单元是基于Flash三维存储结构和氧化铪基铁电材料的CMOS工艺兼容特性基础上，提出的一种非易失性铁电存储单元。且仅以一个铁电存储串列做出示范性说明，三维结构中的其他存储单元可在空间中平移得到。单元的金属连接和Flash三维存储结构相似。
实施例2
图2是是发明实施例2提供的三维结构的NAND铁电存储单元的制作方法的流程图。
如图2所知，本实施例提供了一种NAND铁电存储单元的制备方法，包括：基底上依次交替沉积多层绝缘层和栅极；在所述交替沉积多层绝缘层和栅极上沉积氧化硅绝缘层和氧化铝绝缘层，完成堆叠栅；在所述堆叠栅上刻蚀预设尺寸的通孔直达所述基底；在所述通孔的内壁上依次沉积栅极缓冲层、铁电层、沟道缓冲层、沟道层和氧化物绝缘层；或，栅极缓冲层、铁电层、沟道层和氧化物绝缘层；或，铁电层、沟道缓冲层、沟道层和氧化物绝缘层。
可选地，制备方法还包括：在所述通孔远离所述基底的一端上沉积源极。
可选地，在沉积栅极缓冲层、铁电层和沟道缓冲层后，沉积一层极薄Si层作为刻蚀保护层，并在刻蚀沟槽底部沉积薄膜后进行清除处理后进行下一步沉积。
下面结合附图具体说明本实施例提供了一种NAND铁电存储单元的制备方法。
图3～图11是发明实施例2提供的NAND铁电存储单元的制作示意图。
如图3～图11所示，主要包括以下步骤：
步骤一：清洗水平硅衬底，除去表面氧化物。利用离子注入的工艺形成漏极，注入离子的能量为30eV，剂量为2×1015cm-2的P+。之后在1050℃下进行掺杂退火处理。
步骤二：依次沉积n组30nm的氧化硅层和50nm-1μm的掺杂多晶硅栅层，之后再沉积一层20nm的氧化硅绝缘层和20nm的氧化铝绝缘层。并在1000℃下进行掺杂退火激活，如图3所示。
需要说明的是，通过CVD、ALD或者其他薄膜沉积方法沉积保护层氧化硅和氧化铝；使用低压CVD工艺沉积多晶硅栅，在沉积反应中引入杂质气体进行原位掺杂。
步骤三：通过光刻工艺刻蚀出垂直环形沟槽的窗口，再通过干法刻蚀工艺，在步骤二沉积的多层膜上刻蚀出垂直环形沟槽形成柱状环形通孔，作为填充区，沟槽底部延伸至硅基底。柱状环形区俯视图如图4所示，单个柱状环形区的剖面图如图5所示。
步骤四：通过ALD方法沉积第一层0.5-3nm的栅极缓冲层，沉积完成后再在其上沉积一层1nm的刻蚀保护层(Si)，步骤四完成后的效果图如图6所示。
需要说明的是，缓冲层材料如Al2O3、ZrO2、HfO2、La2O3、Y2O3或者是N、Si、Al、Ti、Ta和La单一元素掺杂或两种以上元素掺杂的HfO2，或者是其它氧化物绝缘层等，厚度约为0.5-3nm；
需要说明的是，由于ALD方法良好的保形性，沟槽底部也会覆盖一层沉积薄膜，因此每沉积一层后都需要另沉积一层刻蚀保护层(薄Si层)，并在后续中清除。
步骤五：通过光刻工艺和干法刻蚀工艺将沟底沉积的薄膜除去，保证沟道与硅基底能够充分接触，如图7所示。刻蚀完成后，使用HF去除残余的薄硅层，同时，HF也会腐蚀掉硅基底的一部分留下一个小台阶，效果图如图8所示。
步骤六：通过ALD方法沉积氧化铪基铁电层。
需要说明的是所述的铁电材料为Hf0.5Zr0.5O2(HZO)材料或其它掺杂氧化铪材料，厚度约为3-30nm。
步骤七：通过ALD方法依次沉积沟道缓冲层和刻蚀保护层，清除如步骤五所示，完成步骤四至步骤七薄膜沉积后的剖面图如图9所示。
步骤八：通过ALD方法沉积掺杂多晶硅沟道层，掺杂元素为P等施主掺杂元素，形成n型沟道。完成步骤八薄膜沉积后的剖面图如图10所示。
步骤九：为使铁电层和多晶硅沟道结晶，在氮气和氧气的混合气氛下进行统一结晶退火，退火温度850℃，30min。
步骤十：通过ALD方法沉积绝缘层氧化物，以氧化硅等作为绝缘层氧化物。柱状环形区结构如图11所示。
步骤十一：通过CVD、ALD或者其他薄膜沉积方法沉积重掺杂的多晶硅漏极，沉积完成后进行退火。步骤十沉积完成后的剖面图如图11所示。
步骤十二：金属化连接。效果图如图1所示。
需要说明的是本发明提出的存储单元是建立在Flash三维存储构架上提出的一种铁电存储单元，其金属化连接和Flash三维存储构架相似，这里不做详细描述。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种三维结构的NAND铁电存储单元，其特征在于，包括：由内至外依次设置的氧化物绝缘层(11)、沟道层(10)、铁电层(8)和栅极(3)，所述沟道层(10)为多晶硅沟道，所述栅极(3)为多晶硅栅极；
所述沟道层(10)和所述铁电层(8)之间设置有沟道缓冲层(9)；所述铁电层(8)和所述栅极(3)之间设置有栅极缓冲层(6)；
所述沟道缓冲层(9)和所述栅极缓冲层(6)由绝缘氧化物材料制成；
所述绝缘氧化物材料为high-K材料。
2.根据权利要求1所述的NAND铁电存储单元，其特征在于，
所述栅极(3)沿所述栅极缓冲层(6)或所述铁电层(8)的长度方向设置有多个；
相邻所述栅极(3)之间设置有绝缘层(2)。
3.根据权利要求2所述的NAND铁电存储单元，其特征在于，所述栅极缓冲层(6)的长度方向上一端的所述栅极(3)的远离所述绝缘层(2)的一侧设置有保护层。
4.根据权利要求3所述的NAND铁电存储单元，其特征在于，所述保护层设置有一层或多层。
5.根据权利要求1所述的NAND铁电存储单元，其特征在于，
所述沟道缓冲层(9)和所述栅极缓冲层(6)为单层结构或者双层结构；
所述单层结构为非晶或多晶制成；
所述双层结构的为一层非晶，一层多晶，或两层不同材料的多晶层。
6.根据权利要求1所述的NAND铁电存储单元，其特征在于，
所述铁电层由铁电材料制成；
所述铁电材料包括Hf0.5Zr0.5O2材料或掺杂氧化铪材料；
所述掺杂元素包括Zr、Y、Al、Gd和Si。
7.一种三维结构的NAND铁电存储单元的制备方法，其特征在于，包括：
基底(1)上依次交替沉积多层绝缘层(2)和栅极(3)；
在所述交替沉积多层绝缘层(2)和栅极(3)上沉积保护层，完成堆叠栅；
在所述堆叠栅上刻蚀预设尺寸的通孔直达所述基底(1)；
在所述通孔的内壁上依次沉积栅极缓冲层(6)、铁电层(8)、沟道缓冲层(9)、沟道层(10)和氧化物绝缘层(11)，所述沟道层(10)为多晶硅沟道，所述栅极(3)为多晶硅栅极；
所述沟道缓冲层(9)和所述栅极缓冲层(6)由绝缘氧化物材料制成；
所述绝缘氧化物材料为high-K材料。
8.根据权利要求7所述的制备方法，其特征在于，在氧化物绝缘层(11)沉积完成后，还包括：
退火结晶，所述退火结晶的退火工艺为：在氮气和氧气的混合气氛下进行统一结晶退火，退火温度为850℃，退火时间为30min。
9.根据权利要求7所述的制备方法，其特征在于，还包括：在所述通孔远离所述基底(1)的一端上沉积源极。
10.根据权利要求7所述的制备方法，其特征在于，在沉积栅极缓冲层(6)、铁电层(8)和沟道缓冲层(9)后，沉积刻蚀保护层(7)。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011027562.7A CN112164699B (zh) | 2020-09-25 | 2020-09-25 | 一种三维结构的nand铁电存储单元及其制备方法 |
| US17/464,109 US11917830B2 (en) | 2020-09-25 | 2021-09-01 | NAND ferroelectric memory cell with three-dimensional structure and preparation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011027562.7A CN112164699B (zh) | 2020-09-25 | 2020-09-25 | 一种三维结构的nand铁电存储单元及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112164699A CN112164699A (zh) | 2021-01-01 |
| CN112164699B true CN112164699B (zh) | 2022-02-08 |
Family
ID=73864124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011027562.7A Active CN112164699B (zh) | 2020-09-25 | 2020-09-25 | 一种三维结构的nand铁电存储单元及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11917830B2 (zh) |
| CN (1) | CN112164699B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117016050A (zh) * | 2021-08-27 | 2023-11-07 | 华为技术有限公司 | 铁电存储器及其形成方法、电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071116A (zh) * | 2019-04-28 | 2019-07-30 | 中国科学院微电子研究所 | 一种三维nand型铁电存储器、制作方法及操作方法 |
| CN110211960A (zh) * | 2019-06-20 | 2019-09-06 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210143076A (ko) * | 2020-05-19 | 2021-11-26 | 에스케이하이닉스 주식회사 | 강유전층을 구비하는 3차원 구조의 반도체 장치 |
| US11647635B2 (en) * | 2020-05-29 | 2023-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric memory device and method of forming the same |
| US11417683B2 (en) * | 2020-10-22 | 2022-08-16 | Macronix International Co., Ltd. | Flash memory and method of fabricating the same |
| US20220352197A1 (en) * | 2021-04-29 | 2022-11-03 | Sandisk Technologies Llc | Three-dimensional memory device with multiple types of support pillar structures and method of forming the same |
| JP2023001408A (ja) * | 2021-06-17 | 2023-01-06 | キオクシア株式会社 | 半導体記憶装置 |
-
2020
- 2020-09-25 CN CN202011027562.7A patent/CN112164699B/zh active Active
-
2021
- 2021-09-01 US US17/464,109 patent/US11917830B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071116A (zh) * | 2019-04-28 | 2019-07-30 | 中国科学院微电子研究所 | 一种三维nand型铁电存储器、制作方法及操作方法 |
| CN110211960A (zh) * | 2019-06-20 | 2019-09-06 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112164699A (zh) | 2021-01-01 |
| US20220102379A1 (en) | 2022-03-31 |
| US11917830B2 (en) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100949227B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9231086B2 (en) | Three dimensional floating gate NAND memory | |
| US8722484B2 (en) | High-K dielectric stack and method of fabricating same | |
| US20230147421A1 (en) | Three-Dimensional Ferroelectric Random-Access Memory (FeRAM) | |
| KR101652879B1 (ko) | 비휘발성 메모리 소자 및 이의 제조방법 | |
| US20070042548A1 (en) | Methods of forming floating gates in non-volatile memory devices including alternating layers of amorphous silicon and ALD dopant layers and floating gates so formed | |
| JP2014053571A (ja) | 強誘電体メモリ及びその製造方法 | |
| TWI424571B (zh) | 包含在不同高度之通道區域之電子裝置及其形成方法 | |
| US8987804B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| KR20080047996A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| CN114050162A (zh) | 一种铁电存储器及其制备方法 | |
| US10672916B2 (en) | Semiconductor device having a memory and manufacturing method thereof | |
| CN112164699B (zh) | 一种三维结构的nand铁电存储单元及其制备方法 | |
| CN111799265B (zh) | 一种三维nand型铁电场效应晶体管存储器及其制备方法 | |
| WO2022000843A1 (zh) | U形铁电场效应晶体管存储单元串、存储器及制备方法 | |
| US11824118B2 (en) | Electronic device and method of manufacturing the same | |
| US20060134856A1 (en) | Method for manufacturing capacitor of semiconductor element | |
| CN111799278B (zh) | 一种三维铁电存储器及其制备方法 | |
| CN113871395A (zh) | 三维铁电场效应晶体管存储单元、存储器及制备方法 | |
| KR101002477B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| TWI847735B (zh) | 半導體結構及其製作方法 | |
| US11855221B2 (en) | Ferroelectric semiconductor device and method | |
| US20230413557A1 (en) | Semiconductor devices | |
| EP4203038A1 (en) | Ferroelectric device | |
| KR100879746B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |