CN110459611B - 一种铁电场效应晶体管及其制备方法 - Google Patents

一种铁电场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN110459611B
CN110459611B CN201910764404.0A CN201910764404A CN110459611B CN 110459611 B CN110459611 B CN 110459611B CN 201910764404 A CN201910764404 A CN 201910764404A CN 110459611 B CN110459611 B CN 110459611B
Authority
CN
China
Prior art keywords
layer
buffer layer
region
electrode
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910764404.0A
Other languages
English (en)
Other versions
CN110459611A (zh
Inventor
廖敏
郇延伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201910764404.0A priority Critical patent/CN110459611B/zh
Publication of CN110459611A publication Critical patent/CN110459611A/zh
Application granted granted Critical
Publication of CN110459611B publication Critical patent/CN110459611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种铁电场效应晶体管,包括:衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极;衬底层设置有源极区、漏极区和绝缘覆盖区,其中源极区与漏极区间隔设置;源极区上设置有源电极,漏极区上设置有漏电极,且绝缘覆盖区由下至上依次层叠设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层。该晶体管通过增加第一缓冲层和第二缓冲层,一方面缓冲层的沉积可起到界面诱导作用,并且由于晶格匹配度相当,可避免引起较大的晶格畸变;另一方面在第一缓冲层和第二缓冲层的加持作用,有利于生成元素掺杂的铁电薄膜并对铁电薄膜的铁电性起到促进作用。

Description

一种铁电场效应晶体管及其制备方法
技术领域
本发明属于电子器件技术领域,尤其涉及一种铁电场效应晶体管及其制备方法。
背景技术
电子信息产业作为高新技术产业,在扩大社会就业、推动经济转型升级、增强国际竞争力和维护国家安全等方面扮演着更加重要的角色。近年来,随着现代信息技术的不断突破和发展,以内存(DRAM)和闪存(Flash)为代表的半导体存储器引领着集成电路技术的发展,对信息技术产业发展、社会的进步和人类生活方式的转变产生了重要的影响。迄今,高密度、低成本DRAM和NAND Flash等主流存储器已经越来越难以满足高速计算和低功耗的需求,发展新型存储器技术已成为必然趋势。2016年发布的国际器件与系统路线图(IRDS)指出,铁电栅场效应晶体管(FeFET)存储器是目前最具有前景的新型存储器技术之一,因其具有非易失性、低功耗、耐疲劳、读写速度快、抗辐射等优点,被称为下一代存储器中最有潜力的存储器之一。FeFET与传统的场效应晶体管(MOSFET)结构类似,以铁电薄膜材料替代栅氧介质层作为存储介质时,形成与NAND Flash类似的存储单元结构,即铁电栅场效应晶体管(FeFET),可大幅提升集成密度、降低工艺难度,且可利用NAND Flash的制造基础。
目前,FeFET存储器的结构主要分为两种,一是浮栅型FeFET,其栅结构为金属电极(M)/铁电薄膜(F)/金属电极(M)/缓冲层(I)/半导体(S),即MFMIS。另一种是MFIS-FET,即栅结构为金属电极(M)/铁电薄膜(F)/缓冲层(I)/半导体(S),即MFIS。由于工艺简单以MFIS-FET结构成为了主流的方案,其中以氧化铪基FeFET已成为工业届和学术界广泛关注的研究对象。除了优异的CMOS工艺兼容性和工艺成熟性,HfO2基FeFET还具有以下几个优势:
(1)HfO2基铁电薄膜与Si衬底具有较好的界面相容性;
(2)HfO2基铁电薄膜的相对介电常数较大(~30),且厚度小于10nm时仍具有优异的铁电性能,可满足高集成密度要求;
(3)矫顽场约为1MV/cm,HfO2基铁电薄膜厚度较小时仍可使其FeFET具有较大的存储窗口,还可保证较好的保持性能;
(4)HfO2基铁电薄膜的禁带宽度大(~5.7ev),漏电流较小;
(5)结晶退火温度范围较宽(400℃-1000℃),可满足前栅和后栅工艺;
(6)性能稳定,无氢致损伤,后端工艺影响较小;
(7)可实现三维集成。
但是,基于氧化铪基铁电场效应晶体管仍然存在如下主要问题:
(1)“唤醒效应”表现为:初始时,HfO2基FeFET的存储窗口较小,需要一定的交替的编程和擦除循环次数后,才能实现较大、稳定的存储窗口,增大了器件工作的不稳定性。
(2)疲劳失效是指随着编程/擦除循环次数的增加,HfO2基FeFET的存储窗口减小,难以区分“开”、“关”状态,目前疲劳性能基本小于106次,尚难满足高可靠性的应用需求。
发明内容
(一)发明目的
本发明的目的是提供一种铁电场效应晶体管及其制备方法以解决现有的氧化铪基铁电场效应晶体管中铁电薄膜制备中存在的可靠性问题,以及工艺方面的不足等问题。
(二)技术方案
为解决上述问题,本发明的第一方面,提供了一种铁电场效应晶体管,包括:衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极;所述衬底层设置有源极区、漏极区和绝缘覆盖区,其中所述源极区与所述漏极区间隔设置;所述源极区上设置有源电极,所述漏极区上设置有漏电极,且所述绝缘覆盖区由下至上依次层叠设置所述栅绝缘层、所述第一缓冲层、所述中间介质层、所述第二缓冲层及所述栅电极层。
进一步地,所述衬底层的材料由硅或锗组成。
进一步地,所述栅绝缘层的材料为SiO2
进一步地,所述栅绝缘层的厚度为0.1~2nm。
进一步地,所述第一缓冲层的材料包括ZrO2、HfO2和Al2O3其中一种或多种;和/或所述第二缓冲层的材料包括ZrO2、HfO2和Al2O3其中的一种或多种。
进一步地,所述第一缓冲层的厚度为0.3~5nm;和/或所述第二缓冲层的厚度为0.3~5nm。
进一步地,所述中间介质层的材料为HfO2或ZrO2
进一步地,所述中间介质层的厚度为0.3~3nm。
进一步地,所述栅电极的材料为TaN、TiN或HfNx(0<x≤1.1)。
进一步地,所述栅电极的厚度为20~100nm。
进一步地,所述源电极的材料为钨、镍、铜、铝或金;和/或所述漏电极的材料为钨、镍、铜、铝或金。
进一步地,所述源电极和所述漏电极的厚度均为30~100nm。
根据本发明的另一个方面,提供一种铁电场效应晶体管的制备方法,包括:将衬底层划分源区、漏区和绝缘区;在所述源区和所述漏区进行注离子处理并对注离子区域进行激活处理;在所述绝缘区上依次设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层;在所说源区和所述漏区均刻蚀接触孔,并在所述接触孔填充电极,得到带电极半成品;对所述带电极半成品采用高温退火激活中间介质层、第一缓冲层及第二缓冲层之间充分发生元素扩散和界面反应,得到元素掺杂的氧化铪基铁电薄膜;采用退火处理激活所述铁电薄膜,形成铁电场效应晶体管。
进一步地,所述注离子处理的条件为:注入能量为30~35KeV、剂量为1015~1016cm-2的P+离子。
进一步地,所述激活处理为采用快速热退火处理,退火速度为1000℃/1min。
进一步地,所述栅绝缘层是通过采用干氧氧化工艺制备的。
进一步地,所述第一缓冲层和所述第二缓冲层均采用下述工艺中的一种或多种制成的:化学气相沉积法、磁控溅射法和原子层沉积法。
进一步地,所述中间介质层采用下述工艺中的一种或多种制成的:脉冲激光沉积、原子层沉积和磁控溅射。
进一步地,所述在所述接触孔填充电极是采用磁控溅射或化学气相沉积工艺。
进一步地,所述退火处理的退火温度为400~1000℃,退火时间为1~60秒。
进一步地,所述退火处理在真空或惰性气体中进行。
进一步地,所述退火处理在惰性气体中进行,所述惰性气体为N2或Ar。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果:
(1)本发明的氧化铪基铁电场效应晶体管通过增加第一缓冲层和第二缓冲层,一方面缓冲层的沉积可起到界面诱导作用,并且由于晶格匹配度相当,可避免引起较大的晶格畸变;另一方面在第一缓冲层和第二缓冲层的加持作用,有利于生成元素掺杂的铁电薄膜并对铁电薄膜的铁电性起到促进作用。
(2)本发明的制备方法,在缓冲层上沉积一层薄的中间介质层,作为制备铁电薄膜的一个过渡态;目的是为了打破界面与界面的限制,使之交融为一体实现界面处的自然过渡;中间介质层与缓冲层材料的结构性质相似,通过高温退火操作过程可使第一缓冲层和第二缓冲层与中间介质层之间所形成的界面充分发生元素扩散和界面反应作用,得到目标产物经元素掺杂的铁电薄膜。
附图说明
图1是本发明一可选实施例激活处理后源极区和漏极区的结构示意图;
图2是本发明一可选实施例干氧氧化后得到栅绝缘层的结构示意图;
图3是本发明一可选实施例沉积第一缓冲层后的结构示意图;
图4是本发明一可选实施例沉积中间介质层后的结构示意图;
图5是本发明一可选实施例沉积第二缓冲层后的结构示意图;
图6是本发明一可选实施例沉积控制栅电极后的结构示意图;
图7是本发明一可选实施例刻蚀栅电极图形化后的结构示意图;
图8是本发明一可选实施例经两次退火形成铁电薄膜后的结构示意图。
附图标记:
1:衬底层;2:源极区;3:漏极区;4:栅绝缘层;5:第一缓冲层;6:中间介质层;7:第二缓冲层;8:栅电极层;9:源电极;10:漏电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在本发明实施例的第一方面,提供了一种铁电场效应晶体管,包括:衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极;衬底层设置有源极区、漏极区和绝缘覆盖区,其中源极区与漏极区间隔设置;源极区上设置有源电极,漏极区上设置有漏电极,且绝缘覆盖区由下至上依次层叠设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层。晶体管通过增加第一缓冲层和第二缓冲层,一方面缓冲层的沉积可起到界面诱导作用,并且由于晶格匹配度相当,可避免引起较大的晶格畸变;另一方面在第一缓冲层和第二缓冲层的加持作用,有利于生成元素掺杂的铁电薄膜并对铁电薄膜的铁电性起到促进作用。
可选的,衬底层的材料由硅或锗组成。
可选的,栅绝缘层的材料为SiO2
可选的,栅绝缘层的厚度为0.1~2nm。
可选的,第一缓冲层的材料包括ZrO2、HfO2和Al2O3其中一种或多种;和/或第二缓冲层的材料包括ZrO2、HfO2和Al2O3其中的一种或多种。
可选的,第一缓冲层的厚度为0.3~5nm;和/或第二缓冲层的厚度为0.3~5nm。
可选的,中间介质层的材料为HfO2或ZrO2
可选的,中间介质层的厚度为0.3~3nm。
可选的,栅电极的材料为TaN、TiN或HfNx(0<x≤1.1)。
可选的,栅电极的厚度为20~100nm。
可选的,源电极的材料为钨、镍、铜、铝或金;和/或漏电极的材料为钨、镍、铜、铝或金。
可选的,源电极和漏电极的厚度均为30~100nm。
根据本发明的另一个方面,提供一种铁电场效应晶体管的制备方法,包括:
S1:将衬底层划分源区、漏区和绝缘区;
S2:在源区和漏区进行注离子处理并对注离子区域进行激活处理;
S3:在绝缘区上依次设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层;
S4:在所说源区和漏区均刻蚀接触孔,并在接触孔填充电极,得到带电极半成品;
S5:对带电极半成品采用高温退火激活中间介质层、第一缓冲层及第二缓冲层之间充分发生元素扩散和界面反应,得到元素掺杂的氧化铪基铁电薄膜;
S6:采用退火处理激活铁电薄膜,形成铁电场效应晶体管。
上述制备方法,在缓冲层上沉积一层薄的中间介质层,作为制备铁电薄膜的一个过渡态;目的是为了打破界面与界面的限制,使之交融为一体实现界面处的自然过渡;中间介质层与缓冲层材料的结构性质相似,通过高温退火操作过程可使第一缓冲层和第二缓冲层与中间介质层之间所形成的界面充分发生元素扩散和界面反应作用,得到目标产物经元素掺杂的铁电薄膜。
可选的,还包括:对带电极半成品进行光刻处理和刻蚀处理形成栅电极区、源极区和漏极区的测试pad。即对带电极半成品进行光刻并刻蚀栅及源/漏pad。目的是把源漏电极周围的填充物给刻蚀掉。其中,Pad的中文解释为垫子、填充物。
可选的,注离子处理的条件为:注入能量为30~35KeV、剂量为1015~1016cm-2的P+离子。
可选的,激活处理为采用快速热退火处理,退火速度为1000℃/1min。
可选的,栅绝缘层是通过采用干氧氧化工艺制备的。
可选的,第一缓冲层和第二缓冲层均采用下述工艺中的一种或多种制成的:化学气相沉积法、磁控溅射法和原子层沉积法。
可选的,中间介质层采用下述工艺中的一种或多种制成的:脉冲激光沉积、原子层沉积和磁控溅射。
可选的,在接触孔填充电极是采用磁控溅射或化学气相沉积工艺。
可选的,退火处理的退火温度为400~1000℃,退火时间为1~60秒。
可选的,退火处理在真空或惰性气体中进行。
可选的,退火处理在惰性气体中进行,惰性气体为N2或Ar。
可选的,衬底层的材料由硅或锗组成。可选的,栅绝缘层的材料为SiO2。可选的,栅绝缘层的厚度为0.1~2nm。可选的,第一缓冲层的材料包括ZrO2、HfO2和Al2O3其中一种或多种;和/或第二缓冲层的材料包括ZrO2、HfO2和Al2O3其中的一种或多种。可选的,第一缓冲层的厚度为0.3~5nm;和/或第二缓冲层的厚度为0.3~5nm。可选的,中间介质层的材料为HfO2或ZrO2。可选的,中间介质层的厚度为0.3~3nm。可选的,栅电极的材料为TaN、TiN或HfNx(0<x≤1.1)。可选的,栅电极的厚度为20~100nm。可选的,源电极的材料为钨、镍、铜、铝或金;和/或漏电极的材料为钨、镍、铜、铝或金。可选的,源电极和漏电极的厚度均为30~100nm。
实施例1
本发明一可选实施例,提供的一种铁电场效应晶体管是充分利用元素扩散和界面反应作用来制备氧化铪基,在本实施例的氧化铪基铁电场效应晶体管,包括:水平设置的衬底层1、位于衬底层1上且分离设置的源极区2与漏极区3、位于源极区2与漏极区3之间的栅绝缘层4、第一缓冲层5、在第一缓冲层5上的中间介质层6、第二缓冲层7、栅电极层8,以及在源极区2与漏极区3上形成源电极9与漏电极10。
水平设置的衬底层1由p型掺杂Si(p-Si)材料组成;
栅绝缘层4由二氧化硅(SiO2)材料组成,栅绝缘层4的厚度为0.8nm;
第一缓冲层5和第二缓冲层7由氧化锆(ZrO2)材料组成,第一缓冲层5和第二缓冲层7的厚度均为5nm;
中间介质层6由氧化铪(HfO2)材料组成,中间介质层6的厚度为2nm;
栅电极层8由氮化钽(TaN)材料组成,栅电极层8的厚度为20nm;
源电极9和漏电极10由镍(Ni)材料组成,源电极9和漏电极10的厚度为50nm;
在本实施例中,该铁电场效应晶体管的制备步骤为:
步骤一:利用光刻工艺形成窗口,然后采用离子注入工艺在有源区制备了器件的源/漏区,注入条件:注入能量为20KeV、剂量为5×1015cm-2的p+离子,形成源极区和漏极区;
步骤二:在1000℃条件下对源极区和漏极区热退火1min完成离子激活处理,得到含有源/漏区的晶体管衬底,图1为激活处理后源极区和漏极区的结构示意图;
步骤三:采用干氧工艺在800℃下生长0.8nm的SiO2薄绝缘层,图2为干氧氧化后得到栅绝缘层的结构示意图;
步骤四:在温度为300℃下,采用原子层沉积工艺在步骤三形成的薄栅绝缘层上沉积5nm的第一缓冲层,第一缓冲层5的材料为ZrO2,图3为沉积第一缓冲层后的结构示意图;
步骤五:在温度为280℃下,采用原子层沉积工艺在步骤四形成的缓冲层上沉积2nm的HfO2中间介质层,图4为沉积中间介质层后的结构示意图;
步骤六:在温度为300℃下,采用原子层沉积工艺在步骤五形成的中间介质层上沉积5nm的ZrO2第二缓冲层,图5为沉积第二缓冲层后的结构示意图;
步骤七:再利用磁控溅射工艺,在温度为300℃,压强为0.28Pa,溅射功率为112W的条件下,采用磁控溅射工艺在第二缓冲层上淀积20nm的栅电极TaN,图6为沉积控制栅电极后的结构示意图;
步骤八:通过光刻工艺定义源/漏极区的接触通孔,采用湿法刻蚀工艺刻蚀出源/漏极区的接触通孔,完成接触通孔的刻蚀后,可通过磁控溅射工艺沉积Ni电极填充通孔形成引线层。紧接着进行光刻并刻蚀栅及源/漏pad,图7为刻蚀栅电极图形化后的结构示意图。
步骤九:在步骤八形成源/漏极电极后,通过两次退火得到Zr元素掺杂的HfO2基铁电薄膜(Zr:HfO2);第一次通过高温退火,达到最高设定温度600℃时,保温一段时间后再退火,目的是使界面与界面之间充分发生界面反应和元素扩散作用;第二次通过快速退火,退火温度为550℃,退火时间为1min,退火在N2气氛中,目的是为了使Zr元素掺杂下HfO2基铁电薄膜结晶使其具备铁电性,图8为经两次退火形成铁电薄膜后的结构示意图。
实施例2
本发明一可选实施例,提供的一种铁电场效应晶体管是充分利用元素扩散和界面反应作用来制备氧化铪基,在本实施例的氧化铪基铁电场效应晶体管,包括:水平设置的衬底层1、位于衬底层1上且分离设置的源极区2与漏极区3、位于源极区2与漏极区3之间的栅绝缘层4、第一缓冲层5、在第一缓冲层5上的中间介质层6、第二缓冲层7、栅电极层8,以及在源极区2与漏极区3上形成源电极9与漏电极10。
水平设置的衬底层1为p型掺杂Si(p-Si)材料组成;
栅绝缘层4由二氧化硅材料组成,栅绝缘层4的厚度为0.8nm;
第一缓冲层5和第二缓冲层7由Al2O3材料组成,第一缓冲层5和第二缓冲层7的厚度均为5nm;
中间介质层6由氧化铪(HfO2)材料组成,中间介质层6的厚度为3nm;
栅电极层8由氮化钛(TiN)材料组成,栅电极层8的厚度为20nm;
源电极9和漏电极10由铝(Al)材料组成,源电极9和漏电极10的厚度均为50nm;
在本实施例中,该铁电场效应晶体管的制备步骤为:
步骤一:利用光刻工艺形成窗口,然后采用离子注入工艺在有源区制备了器件的源/漏区,注入条件:注入能量为20KeV、剂量为5×1015cm-2的p+离子,形成源极区和漏极区;
步骤二:在1000℃条件下对源极区和漏极区热退火1min完成离子激活处理,得到含有源/漏区的晶体管,图1为激活处理得到源极区和漏极区的结构示意图;
步骤三:采用干氧工艺在800℃下生长0.8nm的SiO2薄绝缘层,图2为干氧氧化后得到栅绝缘层的结构示意图;
步骤四:在温度为300℃下,采用原子层沉积工艺在步骤三形成的薄绝缘层上沉积5nm的第一缓冲层5,第一缓冲层5的材料为Al2O3,图3为沉积缓冲层后的结构示意图;
步骤五:在温度为280℃下,采用原子层沉积工艺在步骤四形成的第一缓冲层5上沉积3nm的HfO2中间介质层,图4为沉积中间介质层后的结构示意图;
步骤六:在温度为300℃下,采用原子层沉积工艺在步骤五形成的中间介质层上沉积5nm的Al2O3第二缓冲层7,图5为沉积第二缓冲层7后的结构示意图;
步骤七:再利用磁控溅射工艺,在温度为300℃,压强为0.28Pa,溅射功率为112W的条件下,采用磁控溅射工艺在第二缓冲层7上淀积20nm的栅电极TiN,图6为沉积控制栅电极后的结构示意图;
步骤八:通过光刻工艺定义源/漏极区的接触通孔,采用湿法刻蚀工艺刻蚀出源/漏极区的接触通孔,完成接触通孔的刻蚀后,可通过热蒸发沉积Al电极填充通孔形成引线层。紧接着进行光刻并刻蚀栅及源/漏pad,图7为刻蚀栅电极图形化后的结构示意图。
步骤九:在步骤八形成源漏电极后,通过两次退火得到Al元素掺杂的HfO2基铁电薄膜(Al:HfO2);第一次通过高温退火,达到最高设定温度600℃时,保温一段时间后再退火,目的是使界面与界面之间充分发生界面反应和元素扩散作用;第二次通过快速退火,退火温度为550℃,退火时间为1min,退火在N2气氛中,目的是为了使Al元素掺杂下HfO2基铁电薄膜结晶使其具备铁电性,图8为经两次退火形成铁电薄膜后的结构示意图。
实施例3
本发明一可选实施例,提供的一种铁电场效应晶体管是充分利用元素扩散和界面反应作用来制备氧化铪基,在本实施例的氧化铪基铁电场效应晶体管,包括:水平设置的衬底层1、位于衬底层1上且分离设置的源极区2与漏极区3、位于源极区2与漏极区3之间的栅绝缘层4、第一缓冲层5、在第一缓冲层5上的中间介质层6、第二缓冲层7、栅电极层8,以及在源极区2与漏极区3上形成源电极9与漏电极10。
衬底层1为p型掺杂Si(p-Si)材料组成;
栅绝缘层4由二氧化硅材料组成,栅绝缘层4的厚度为0.8nm;
第一缓冲层5和第二缓冲层7由HfO2材料组成,第一缓冲层5和第二缓冲层7的厚度均为5nm;
中间介质层6由氧化锆(ZrO2)材料组成,中间介质层6的厚度为2nm;
栅电极层8由氮化铪(HfN)材料组成,栅电极层8的厚度为20nm;
源电极9、漏电极10由镍(Ni)材料组成,源电极9、漏电极10的厚度为50nm;
在本实施例中,该铁电场效应晶体管的制备步骤为:
步骤一:利用光刻工艺形成窗口,然后采用离子注入工艺在有源区制备了器件的源/漏区,注入条件:注入能量为20KeV、剂量为5×1015cm-2的p+离子,形成源极区和漏极区;
步骤二:在1000℃条件下对源极区和漏极区热退火1min完成离子激活处理,得到含有源/漏区的晶体管衬底,图1为激活处理得到源极区和漏极区的结构示意图;
步骤三:采用干氧工艺在800℃下生长0.8nm的SiO2薄绝缘层,图2为干氧氧化后得到栅绝缘层的结构示意图;
步骤四:在温度为300℃下,采用原子层沉积工艺在步骤三形成的薄绝缘层上沉积5nm的第一缓冲层,第一缓冲层5的材料为HfO2,图3为沉积缓冲层后的结构示意图;
步骤五:在温度为280℃下,采用原子层沉积工艺在步骤四形成的第一缓冲层5上沉积2nm的ZrO2中间介质层,图4为沉积中间介质层后的结构示意图;
步骤六:在温度为300℃下,采用原子层沉积工艺在步骤五形成的中间介质层上沉积5nm的HfO2第二缓冲层7,图5为沉积第二缓冲层7后的结构示意图;
步骤七:再利用磁控溅射工艺,在温度为300℃,压强为0.28Pa,溅射功率为112W的条件下,采用磁控溅射工艺在第二缓冲层7上淀积20nm的栅电极HfN,图6为沉积控制栅电极后的结构示意图;
步骤八:通过光刻工艺定义源/漏极区的接触通孔,采用湿法刻蚀工艺刻蚀出源/漏极区的接触通孔,完成接触通孔的刻蚀后,可通过磁控溅射工艺沉积Ni电极填充通孔形成引线层。紧接着进行光刻并刻蚀栅及源/漏pad,图7为刻蚀栅电极图形化后的结构示意图。
步骤九:在步骤八形成源漏电极后,通过两次退火得到Hf元素掺杂的ZrO2基铁电薄膜(Hf:ZrO2);第一次通过高温退火,达到最高设定温度600℃时,保温一段时间后再退火,目的是使界面与界面之间充分发生界面反应和元素扩散作用;第二次通过快速退火,退火温度为550℃,退火时间为1min,退火在N2气氛中,目的是为了使Hf元素掺杂下ZrO2基铁电薄膜结晶使其具备铁电性,图8为经两次退火形成铁电薄膜后的结构示意图。
本发明旨在保护一种铁电场效应晶体管,包括:衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极;所述衬底层设置有源极区、漏极区和绝缘覆盖区,其中所述源极区与所述漏极区间隔设置;所述源极区上设置有源电极,所述漏极区上设置有漏电极,且所述绝缘覆盖区由下至上依次层叠设置所述栅绝缘层、所述第一缓冲层、所述中间介质层、所述第二缓冲层及所述栅电极层。该晶体管通过增加第一缓冲层和第二缓冲层,一方面缓冲层的沉积可起到界面诱导作用,并且由于晶格匹配度相当,可避免引起较大的晶格畸变;另一方面在第一缓冲层和第二缓冲层的加持作用,有利于生成元素掺杂的铁电薄膜并对铁电薄膜的铁电性起到促进作用。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (9)

1.一种铁电场效应晶体管,其特征在于,包括:衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极;
所述衬底层设置有源极区、漏极区和绝缘覆盖区,其中所述源极区与所述漏极区间隔设置;所述源极区上设置有源电极,所述漏极区上设置有漏电极,且所述绝缘覆盖区由下至上依次层叠设置所述栅绝缘层、所述第一缓冲层、所述中间介质层、所述第二缓冲层及所述栅电极层;
其中,所述栅绝缘层的材料为SiO2,且所述栅绝缘层是通过干氧氧化后得到的,所述源电极的材料为钨、镍、铜、铝或金,所述漏电极的材料为钨、镍、铜、铝或金;
所述第一缓冲层的材料包括ZrO2、HfO2和Al2O3其中一种或多种;和/或
所述第二缓冲层的材料包括ZrO2、HfO2和Al2O3其中的一种或多种;
所述中间介质层的材料为HfO2或ZrO2
2.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,所述衬底层的材料由硅或锗组成。
3.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,所述栅绝缘层的厚度为0.1~2nm。
4.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,
所述第一缓冲层的厚度为0.3~5nm;和/或
所述第二缓冲层的厚度为0.3~5nm。
5.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,所述中间介质层的厚度为0.3~3nm。
6.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,所述栅电极的材料为TaN、TiN或HfNx(0<x≤1.1)。
7.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,所述栅电极的厚度为20~100nm。
8.根据权利要求1所述的一种铁电场效应晶体管,其特征在于,所述源电极和所述漏电极的厚度均为30~100nm。
9.一种铁电场效应晶体管的制备方法,其特征在于,包括:
将衬底层划分源区、漏区和绝缘区;
在所述源区和所述漏区进行注离子处理并对注离子区域进行激活处理;
在所述绝缘区上依次设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层,其中,所述栅绝缘层的材料为SiO2,且所述栅绝缘层是通过干氧氧化后得到的;
在所述源区和所述漏区均刻蚀接触孔,并在所述接触孔填充电极,得到带电极半成品;
对所述带电极半成品采用高温退火激活中间介质层、第一缓冲层及第二缓冲层之间充分发生元素扩散和界面反应,得到元素掺杂的铁电薄膜;
采用退火处理激活所述铁电薄膜,形成铁电场效应晶体管。
CN201910764404.0A 2019-08-19 2019-08-19 一种铁电场效应晶体管及其制备方法 Active CN110459611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910764404.0A CN110459611B (zh) 2019-08-19 2019-08-19 一种铁电场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910764404.0A CN110459611B (zh) 2019-08-19 2019-08-19 一种铁电场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110459611A CN110459611A (zh) 2019-11-15
CN110459611B true CN110459611B (zh) 2022-05-24

Family

ID=68487610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910764404.0A Active CN110459611B (zh) 2019-08-19 2019-08-19 一种铁电场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110459611B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN113241373B (zh) * 2021-05-08 2023-12-19 西安电子科技大学 基于铁电掺杂的场效应晶体管及其制备方法
CN114284361B (zh) * 2021-12-29 2023-03-24 湘潭大学 半导体存储器、铁电场效应晶体管和铁电薄膜电容器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1618123A (zh) * 2001-11-29 2005-05-18 塞姆特里克斯公司 用于集成电路应用的镧系分层超晶格材料

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857038A1 (de) * 1998-12-10 2000-06-29 Siemens Ag FEMFET-Vorrichtung und Verfahren zu deren Herstellung
CN100423266C (zh) * 2002-08-20 2008-10-01 独立行政法人产业技术综合研究所 半导体-铁电体存储器设备以及制造该设备的工艺
US8227701B2 (en) * 2009-01-26 2012-07-24 Seagate Technology Llc Reconfigurable electric circuitry and method of making same
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
CN109950316B (zh) * 2019-03-26 2020-03-20 湘潭大学 一种氧化铪基铁电栅场效应晶体管及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1618123A (zh) * 2001-11-29 2005-05-18 塞姆特里克斯公司 用于集成电路应用的镧系分层超晶格材料

Also Published As

Publication number Publication date
CN110459611A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
JP6765562B2 (ja) 半導体装置
CN110459611B (zh) 一种铁电场效应晶体管及其制备方法
CN109950316B (zh) 一种氧化铪基铁电栅场效应晶体管及其制备方法
CN109980014B (zh) 一种后栅极铁电栅场效应晶体管及其制备方法
CN103180952B (zh) 存储器电荷存储结构中的吸气剂
CN110061007A (zh) 半导体结构及其形成方法
WO2021253527A1 (zh) 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
JP5160751B2 (ja) フラッシュメモリ素子及びその製造方法
CN107170828A (zh) 一种铁电场效应晶体管及其制备方法
CN102104110A (zh) 一种阻变特性优化的阻变存储器及其制备方法
CN112151602A (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
CN109962112B (zh) 一种铁电栅场效应晶体管及其制备方法
CN102231365B (zh) 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用
CN111627920A (zh) 一种铁电存储单元
CN106298677B (zh) 半导体存储器及其制造方法
US20210184108A1 (en) Semiconductor structure and fabrication method thereof
CN111799265B (zh) 一种三维nand型铁电场效应晶体管存储器及其制备方法
CN108807393A (zh) 存储器及其形成方法
CN113363384B (zh) 一种HfO2基铁电隧道结器件及其制备方法
CN102456746B (zh) 非挥发性半导体存储单元、器件及制备方法
CN111446254A (zh) 一种基于金属氧化物半导体的半浮栅存储器及其制备方法
CN109920848A (zh) 无界面层的ZrO2基反铁电存储器
CN114664940A (zh) 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
CN112164699B (zh) 一种三维结构的nand铁电存储单元及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant